DE3022757A1 - Leiterplatte mit zweischichtigem leiterbanaufbau und verfahren zur herstellung - Google Patents

Leiterplatte mit zweischichtigem leiterbanaufbau und verfahren zur herstellung

Info

Publication number
DE3022757A1
DE3022757A1 DE19803022757 DE3022757A DE3022757A1 DE 3022757 A1 DE3022757 A1 DE 3022757A1 DE 19803022757 DE19803022757 DE 19803022757 DE 3022757 A DE3022757 A DE 3022757A DE 3022757 A1 DE3022757 A1 DE 3022757A1
Authority
DE
Germany
Prior art keywords
circuit board
layer
top layer
parts
tin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19803022757
Other languages
English (en)
Other versions
DE3022757C2 (de
Inventor
Klaus-Michael 1000 Berlin Busch
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Licentia Patent Verwaltungs GmbH
Original Assignee
Licentia Patent Verwaltungs GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Licentia Patent Verwaltungs GmbH filed Critical Licentia Patent Verwaltungs GmbH
Priority to DE19803022757 priority Critical patent/DE3022757C2/de
Publication of DE3022757A1 publication Critical patent/DE3022757A1/de
Application granted granted Critical
Publication of DE3022757C2 publication Critical patent/DE3022757C2/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/384Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061Etching masks
    • H05K3/062Etching masks consisting of metals or alloys or metallic inorganic compounds
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0302Properties and characteristics in general
    • H05K2201/0305Solder used for other purposes than connections between PCB or components, e.g. for filling vias or for programmable patterns
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/0989Coating free areas, e.g. areas other than pads or lands free of solder resist
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • H05K3/3473Plating of solder

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Metallurgy (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

  • Leiterplatte mit zweischichtigern Leiterbahnaufbau
  • und Verfahren zur Herstellung Die Erfindung betrifft eine Leiterplatte, wie im Oberbegriff des Patentanspruches 1 angegeben, und ein Verfahren zur Herstellung nach dem Oberbegriff des Patentanspruches 11.
  • Bei der Herstellung einerLeiterpla , die auf einer nicht leitenden Grundplatte einseitig oder beidseitig Leiterbahnen aufweisen kann, wird im allgemeinen folgendermaßen vorgegangen: Entweder werden von einer kupferkaschierten Grundplatte Kupferteile weggeätzt, so daß die verbleibenden Kupferteile Leiterbahnen bilden, oder es wird nach dem gewünschten Leiterbahnenmuster von vorneherein nur auf diejenigen Stellen der Grundplatte Kupfer aufgebracht, wo sich später Leiterbahnen befinden sollen.
  • Als Ätzresist und wenn die auf eine dieser beiden Weisen entstandenen Kupferbahnen in ihrer Lötbarkeit und/oder Lagerfähigkeit verbessert werde sollen, können sie noch mit einer zweiten Schicht (Oberschicht) eines elektrisch leitfähigen Materials, beispielsweise Zinn oder Bleizinn versehen werden, wobei verfahrenstechnisch im Grunde die gleichen beiden Möglichkeiten wie bei der Aufbringung der Kupferbahnen (Unterschicht) bestehen. Dabei kann die Oberschicht entweder chemisch oder galvanisch aufgebracht werden. Das chemische Aufbringen läßt sicht technisch schwerer beherrschen. Zinn wird als Oberschicht bevorzugt, weil es als besser lötbar gilf Es hat sich nun bei den immer geringer werdenden Abständen zwischen einander benachbarten Leiterbahnen und auch bei der Verwendung von Grundplattenmaterialien, die das Material der Oberschicht oder den bei der Bestückung der Leiterplatte verwendeten Lötzinn nicht von sich aus ausreichend abweisen, gezeigt, daß es unkontrollierbar zu unerwünschten elektrischen Verbindungen zwischen einander benachbarten Leiterbahnen kommt. Die Folge solcher Fehler ist, daß hohe Kosten für die Fehlerbeseitigung und/oder für die Prüfung unbestückter oder bestückter Leiterplatten aufgewendet werden müssen. Es ist auch versucht worden, durch veränderte Herstellungsverfahren die Fehlerquote zu reduzieren. Diese Versuche führten aber zu Ergebnisson, die mit erhöhten Materialkosten und/oder Arbeitskosten verbunden waren, sei es infolge zusätzlicher Verfahrensschritte oder kostspieligerer Verfahrensschritte, beispielsweise aufgrund aron Mehrkosten für die Handhabung umweltfeindlicher Chemikalien.
  • Grundsätzlich hat sich zunächst einmal herausgestellt, daß bei geringen Leiterbahnabständen und/oder nicht ausreichend gegenüber Lötzinn abstoßend wirkendem Gründplattenmaterial die Verwendung einer Schicht aus sogenanntem Lötstopplack über den Leiterbahnen unbedingt nötig ist, wenn die Leiterplatte nach dem Bestücken über eine sogenannte Lötwelle geführt wird, mit welcher die erforderlichen Lötstellen auf der nach unten gerichteten Seite (Lötseite), der Leiterplatte hergestellt werden. Die Lötwelle ist ein ständiger Schwall von flüssigem Lötzinn, über den die Unterseite der bestückten Leiterplatte streifend bewegt wird.
  • Obwohl der Lötstopplack verhindern soll, daß es zu unerwünschten elektrischen Verbindungen durch Lötzinn zwischen einander benachbarten Leiterbahnen kommt, so hat sich in der Praxis doch herausgestellt, daß solche unerwünschten Verbindungen immer wieder auftraten.
  • Es ist Aufgabe der Erfindung, solche unerwünschten Verbindungen bei Leiterplatten zu vermeiden, wobei die Herstellung kostengünstig, mit billigen Materialien und einfachen Herstellungsmitteln durchführbar sein soll.
  • Diese Aufgabe wird gelöst durch die Leiterplatte mit den Merkmalen des Patentanspruches 1 bzw. das Herstellungsverfahren nach Patentanspruch 11.Vorteilhafte Weiterbildungen sind in den Unteransprüchen angegeben. Damit kann u.a. erreicht werden, daß eine Leiterplatte gut weiter verarbeitbar ist, also beispielsweise sichere Lötverbindungen ermöglicht.
  • Dabei wurde von folgenden Erkenntnissen Gebrauch gemacht: Um eine gute Weiterverarbeitbarkeit einer Leiterplatte zu gewährleisten, muß das Oberschichtmaterial gut lötbar und fließfähig sein. Die Materialkosten sollen gering sein. Als besonders geeignet galt bisher eher als Bleizinn Zinn (Glanzzinn), das sich am einfachsten galvanisch auf die Unterschicht aufbringen läßt. Bisher sind dabei Schichtdicken von 15 bis 30 suffl verwendet worden, damit überall eine ausreichende Ätzresistdicke gewShrleistet ist. Es hat sich nun aber gezeigt, daß eine über eine aufschmelzbare Oberschicht aufgebrachte Schicht aus Lötstopplack über der Lötwelle zum Aufreißen neigt. Die geschlossene Oberfläche des Lötstopplackes wird also zerstört, so daß über der Lötwelle dann in unerwünschter Weise leitende Verbindungen hergestellt werden können. Außerdem wird durch das Aufreißen des Lötstopplackes dessen Funktion als Korrisionsschutzschicht gestört. Als Ausweg könnte man an andere Oberschichtmaterialien denken, die nicht aufschmelzbar sind, die aber (wie z.B. Silber) teurer sind und/oder (wie Nickel) bei der Weiterverarbeitung Nachteile zeigen.
  • Überraschenderweise ist nun festgestellt worden, daß man bei der galvanischen Aufbringungsmethode für die Oberschicht bleiben kann (aber nicht muß), ohne daß es spater zu einem Einreißen des Lötstopplackes kommt, wenn die Oberschicht als sogenannte Dünnschicht ausgebildet wird, die wesentlich dünner als 20 /um ist, wobei die Schichtdicke sich zwischen ungef.3und 10 /um bewegen soll, insbesondere zwischen 3 und 6 /um. Je geringer die Schichtdicke ist, desto besser mit Rücksicht auf die Aufreißgefahr des Lötstopplackes. Auf der anderen Seite muß die Oberschicht doch so dick gewählt werden, daß sie mit Sicherheit nirgends unterbrochen ist, damit ihre Funktion als Ätzresist erhalten bleibt. Es wird also die Mindestschichtdicke angestrebt, die sich galvanisch oder aber auch chemisch noch sauber herstellen läßt Es hat sich weiter gezeigt, daß noch eine andere Ursache für unerwünschte elektrische Verbindungen zwischen einander benachbarten Leiterbahnen besteht: Bei Zinn als Oberschichtmaterial konnte nämlich beobachtet werden, daß dieÄtzflan bängskantenwder Oberschicht dazu neigen, einzureißen, wobei sich Splittedteilweise abschälen, welche elektrische Verbindungen zu einer benachbarten Leiterbahn herstellen können.
  • Zur Beseitigung dieser Gefahr sollte man ein Oterschichtmaterial vorsehen, das weniger zum Einreißen Atzflanken an neigt als Zinn, nämlich insbesondere Bleizinn.
  • Bei einer bevorzugten Ausführungsform der Erfindung wird die Splitterbildung zusätzlich dadurch vermieden, daß die Oberschicht nach ihrer Aufbringung zum Schmelzen gebracht wird (Aufschmelzen). Die Atzflanken der Obersicht verflüssigen sich dabei mitsamt evtl. entstandener Splitter und das Oberschichtmaterial fließt auch um die Seitenflanken der Unterschicht herum, so daß die Oberschicht schließlich die Unterschicht U-förmig von drei Seiten umgreift. Dabei hat sich t'lcizirtn als überlegen erwiesen.
  • Dadurch, daß die Oberschicht zum Schmelzen gebracht wird und zwar schon vor der Aufbringung des Lötstopplackes, wird zusätzlich erreicht, daß eine dabei und beim Wiedererstarren stattfindende kristalline Veränderung der Oberschicht schon zu einem Zeitpunkt bewirkt wird, an welchem der Lötstopplack die Oberschicht noch nicht abdeckt. Auf diese Weise wird zusätzlich das spätere Aufbrechen der Schicht aus Lötstopplack verhindert, das offenbar bisher durch die kristaline Umwandlung der Oberschicht während der Erwärmung über der Lötwelle mitverursacht worden ist.
  • Anhand der Zeichnung wird ein Ausführungsbeispiel der Erfindung dargestellt. Sie zeigt nicht maßstabsgerecht ein Bruchstück einer Leiterplatte mit einer elektrisch isolie- renden Grundplatte 1, Leiterbahnen 2, 3, 4, teilweise mit einer Unterschicht 2a bzw. 3a und einer Oberschicht 2b bzw.
  • 3b sowie mit einer Schicht aus Lötstopplack 5.
  • Für die Unterschicht 2a bzw. 3a wird Kupfer bevorzugt. In einem frühen Herstellungsstadium hat die darüber befindliche Oberschicht 2b bzw. 3b noch die gleiche Breite wie die Un-Oberschicht und scharfe Kanten. Würde nun in diesem Zustand die dargestellte Leiterplatte mit der sichtbaren Oberseite nach unten gekehrt über eine Lötwelle geführt, so würde es zu unerwünschten Verbindungen zwischen den Leiterbahnen 2 und 3 kommen, weil diese einander sehr dicht benachbart sind oder das Material der Grundplatte 1 Lötzinn nicht ausreichend abweist. Daher ist ur Vermeidung solcher unerwünschten elektrischen Kontakte der Lötstopplack 5 als Deckschicht vorgesehen, wobei nur diejenigen Stellen (Lötpunkte) der Leiterbahnen 2, 3 ausgespart sind, an denen mit Hilfe der Lö@welle Lötverbindungen mit Bauelementen oder anderen Lötpunkten hergestellt werden sollen. Am Lötstopplack 5 haftet Lötzinn nicht:. Er muli gut an der Grundplatte 1 und den Leiterbahnen 2, 3 haften und gegenüber den Temperaturen der Lötwelle temperaturfest sein. Bevorzugt wird ein Zweikomponenten-Lötstopplack. Ohne die Erfindung besteht nun die Gefahr, daß der Lötstopplack 5 unter der Wärmeeinwirkung der Lötwelle über den dargestellten Leiterbahnen 2, 3 aufreißt und auch Blasen bildet, durch welche Zwischenräume zwischen der Grundplatte 1 und dem Lötstopplack 5 entstehen, in welche Lö@zinn von der Lö@wlle oder verflüssigte Teile der Oberschicht eindringen und unerwünschte Verbindungen zwischen d@n Leiterbahnen 2, 3 und 4 herstellen können. Es muß vermutet werden, daß das Aufreißen und die Blasenbildung mitverursacht sind durch Veränderungen, die in der Oberschicht 2b bzw. 3b stattfinden während der Erwärmung durch die Lötwelle.
  • Bei dem gezeigten Ausführungsbeispiel wird das dadurch verhindert, daß möglichst wenig Material für die Oberschicht 2b bzw. 3b benutzt ist, indem die Oberschicht als Dünnschicht ausgebildet ist. Es hat sich gezeigt, daß die Gefahr des Aufreißens und der Blasenbildung abhängig ist von der Breite der Leiterbahnen und zwar nimmt die Gefahr mit der Leiterbahnbreite zu. Je breiter die Leiterbahnen sind, desto dünner sollte also die Oberschicht sein, soweit sich eine ununterbrochene Oberschicht galvanisch oder chemisch noch herstellen läßt. Erprobt ist eine Schichtdicke, die zwischen 3 und 6 /um streut. Wie schon weiter oben betont wurde, wird als Oberschichtmaterial Bleizinn, beispielsweise mit 40 % Bleigehalt und 60 % Zinngehalt bevorzugt.
  • Wenn die Oberschicht 2b bzw. 3b rechteckiges Profil von der Breite der Unterschicht hätte, könnte sich unter Umständen noch eine weitere Fehlerquelle dadurch ergeben, daß vor der Aufbringung des Lötstopplackes 5 sich an den Kanten der Oberschicht Späne teilweise ablösen, die sich in Richtung auf die jeweils benachbarte Leiterbahn biegen und eine ungewollte elektrische Verbindung verursachen. Diese Fehlerquelle tritt insbesondere bei Verwendung von Zinn als Oberschichtmaterial auf. Es wird daher Bleizinn bevorzugt, das weniger leicht einreißt, weil es anscteinend weniger spröde ist. Als weitere Maßnahme kann die Leiterplatte vor Aufbringung des Lötstopplackes 5 soweit erhitzt werden (Aufschmelzen, daß die zuvor noch ein rechteckiges Profil aurweisende Oberschicht schmilzt und sich nun im Profil U-förmig um drei Seiten der Unterschicht herumlegt Dabei schmelzen auch evtl. entstandene Späne der Kanten, ohne daß es zu einer ungewollten elektrischen Verbindung zwischen einander benachbarten Leiterbahnen kommt.
  • *) wie in der Figur dargestell Es hat sich herausgestellt, daß bei besonders breiten Leiterbahnen, insbesondere bei einer Breite von mehr als 1 mm selbst bei einer sehr dünnen Oberschicht immer noch die Gefahr einer Blasenbildung des darüberliegenden Lötstopplackes besteht. Es wird daher empfohlen, statt Leiterbahnen von mehr als 1 mm Breite mehrere zueinander parallel verlaufende Leiterbahnen 2, 3 von weniger als 1 mm Breite zu verwenden. Ein anderer Ausweg besteht darin, eine Leiterbahn viel größerer Breite nur an den Rändern ca. 1 mm übergreifend, also en einem Randstreifen 6 mit Lötstopplack 5 zu beschichten, so daß dieser sich auch nicht von der Leiterbahn lösen und daher auch nicht von Lötzinn unterwandert werden kann, der sonst zu einer unbeabsichtigten elektrischen Verbindung mit der Leiterbahn 3 führen könnte.
  • Gegenüber bisher verwendeten Verfahren bzw. Leiterplatten besteht der Hauptvorteil des Ausführungsbeispiels darin, daß auf einfachste und billigste Weise Bleizinn (Oberschicht) sowohl als ätzresiste Schutzschicht für das darunter liegende Kupfer als auch als Korrosionsschutzschicht dienen kann, ohne daß gleichzeitig die Gefahr der Beschädigung des später aufgetragenen Lötzstopplackes besteht beim zwangsläufigen Erhitzen über den Lötwelle. Dieser Vorteil ergibt sich, wenn sich dem Aufbringen der Oberschicht noch ein Wegätzen von Kupfer stattfindet.

Claims (17)

  1. Patentansprüche Leiterplatte mit zweischichtigem Leiterbahnaufbau, mit einem Oberschichtmaterial als Korronionsschutz und/oder Ätzresist und mit Oberflächenteilen, welche mit Lötstopplack überzogen sind, gekennzeichnet durch folgende Merkmale: a) Oberschichtteile (2b, 3b) sind dünnschichtig gegenüber den bisher üblicherweise galvanisch aufgebrachten Oberschichten b) Leiterplattenteile mit diesen Oberschichtteilen (2b, 3b) sind mit einem Lötstopplack (5) überzogen.
  2. 2. Leiterplatte nach Anspruch 1, dadurch gekennzeichnet, daß die Oberschichtteile (2b, 3b) aus einem Material bestehen, das schon bei einer niedrigeren Temperatur als Zinn auf der Unterschicht (2a, 3a) fließfähig ist.
  3. 3. Leiterplatte nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Oberschichtteile (2b, 3b) aus einem Material bestehen, das an Ätzflanken weniger zu Kantenabbrüchen neigt als Zinn.
  4. 4. Leiterplatte nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß die Oberschichtteile (2b, 3b) aus Bleizinn bestehen.
  5. 5. Leiterplatte nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß das Profil von Oberschichtteilen (2b, 3b) dasjenige einer Unterschicht (2a, 3a) dreiseitig umgibt.
  6. 6. Leiterplatte nach Anspruch 5, dadurch gekennzeichnet, daß die in Längsrichtung der Leiterbahnen verlaufenden Kanten an der Profil-Außenseite der Oberschichtteile t2b, 3b) abgerundet sind.
  7. 7. Leiterplatte nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die Schichtdicke einer Oberschicht (2b, 3b) ca. 3 bis 6 /um beträgt.
  8. 8. Leiterplatte nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß eine Oberschicht (2b, 3b) bis ca. 1 mm breit ist.
  9. 9. Leiterplatte nach Anspruch 8, dadurch gekennzeichnet, daß sie Leiterbahnabschnitte enthält, die mehrere galvanisch einander parallel geschaltete Leiterbahnen (2, 3) von bis ca. 1 mm Breite aufweist.
  10. 10. Leiterplatte nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß eine Oberschicht (Leiterbahn 4), die breiter als etwa 1 mm ist, nicht mit teitstopp lack (5) überzogen ist, abgesehen allenfalls von einem bis ca. 1 mm breiten Randstreifen (6).
  11. 11. Verfahren zur Herstellung einer Leiterplatte mit zweischichtigem teiterbahnaufbau, bei der eine Leiterbahn mit einem Oberschichtmaterial (2b, 3b) versehen ist, das als Korrosionsschutz und/oder Ätzresist dient, wobei ein Teil der Leiterplatte mit einem Lötstopplack (5) überzogen ist, gekennzeichnet durch folgende Verfahrensschritte: a) Oberschichtteile (2b, 3h) werden auf die Unterschicht (2a, 3a) aufgebracht als Dünnschicht, die wesentlich dünner ist als bisher üblicherweise galvanisch aufgebrachte Ober schichten, b) Oberschichtteile werden mit Lötstopplack (5) überzogen.
  12. 12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß die Oberschicht (2b, 3b) vor dem Aufbringen des Lötstopplackes (j) zum Schmelzen gebracht wird.
  13. 13. Verfahren nach Anspruch 11 oder 12, dadurch gekennzeichnet, daß als Oberschichtmaterial ein Material aufgebracht wird, das schon bei einer niedrigeren Temperatur als Zinn auf der Unterschicht (2a, 3a) fließfähig ist.
  14. 14. Verfahren nach Anspruch 1, 2 oder 3, dadurzh gekennzeichnet, daß als Oberschichtmaterial ein Material aufgebracht wird, das arl Atzflanken weniger zu Kantenabbrüchen neigt als Zinn.
  15. 15. Verfahren nach Anspruch 13 oder 14, dadurch gekennzeichnet, daß als Oberschichtmaterial (2b, 3b) Bleizinn aufgebracht wird.
  16. 16. Verfahren nach Anspruch 15, dadurch gekennzeichnet, daß das Bleizinn in einer Schichtdicke von ca 3 bis 6 um aufgebracht wird.
  17. 17. Verfahren nach einem der Ansprüche 11 bis 16, dadurch gekennzeichnet, daß beim Überziehen von Oberschichtteilen (2b, 3b) mit Lötstopplack (5) solche Oberschichtteile, die breiter als etwa 1 mm sind (Leiterbahn 4), bis auf einen ca. 1 mm breiten Randstreifen ausgenommen werden.
DE19803022757 1980-06-13 1980-06-13 Leiterplatte mit zweischichtigem Leiterbahnaufbau und Verfahren zur Herstellung Expired DE3022757C2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19803022757 DE3022757C2 (de) 1980-06-13 1980-06-13 Leiterplatte mit zweischichtigem Leiterbahnaufbau und Verfahren zur Herstellung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19803022757 DE3022757C2 (de) 1980-06-13 1980-06-13 Leiterplatte mit zweischichtigem Leiterbahnaufbau und Verfahren zur Herstellung

Publications (2)

Publication Number Publication Date
DE3022757A1 true DE3022757A1 (de) 1981-12-17
DE3022757C2 DE3022757C2 (de) 1982-12-16

Family

ID=6104858

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19803022757 Expired DE3022757C2 (de) 1980-06-13 1980-06-13 Leiterplatte mit zweischichtigem Leiterbahnaufbau und Verfahren zur Herstellung

Country Status (1)

Country Link
DE (1) DE3022757C2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AT398675B (de) * 1989-08-29 1995-01-25 Austria Tech & System Tech Verfahren zum partiellen galvanisieren von metallischen oberflächen von gedruckten schaltungen

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2215623A1 (de) * 1972-03-30 1973-10-11 Bosch Gmbh Robert Verfahren zum aufbringen von weichlot auf eine metallisierte leiterplatte
DE2433820B2 (de) * 1973-07-24 1977-04-28 Kollmorgen Corp., Hartford, Conn. (V.St.A.) Waessriges bad zum stromlosen verzinnen

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2215623A1 (de) * 1972-03-30 1973-10-11 Bosch Gmbh Robert Verfahren zum aufbringen von weichlot auf eine metallisierte leiterplatte
DE2433820B2 (de) * 1973-07-24 1977-04-28 Kollmorgen Corp., Hartford, Conn. (V.St.A.) Waessriges bad zum stromlosen verzinnen

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AT398675B (de) * 1989-08-29 1995-01-25 Austria Tech & System Tech Verfahren zum partiellen galvanisieren von metallischen oberflächen von gedruckten schaltungen

Also Published As

Publication number Publication date
DE3022757C2 (de) 1982-12-16

Similar Documents

Publication Publication Date Title
DE69512519T2 (de) Oberflächenmontierte sicherungsvorrichtung
DE3635800C2 (de)
EP0605800A1 (de) Verfahren zum Herstellen von Widerständen aus Verbundmaterial und insbesondere nach diesem Verfahren hergestellte Widerstände
EP0016925B1 (de) Verfahren zum Aufbringen von Metall auf Metallmuster auf dielektrischen Substraten
DE3824008A1 (de) Elektronische schaltung sowie verfahren zu deren herstellung
DE3502744C2 (de)
DE2055377A1 (de) Anschlußklemme mit Lotabdeckung
DE2920028A1 (de) Elektrischer kontakt fuer einen schalter sowie verfahren zur herstellung eines solchen kontaktes
DE3013667C2 (de) Leiterplatte und Verfahren zu deren Herstellung
DE3524301A1 (de) Verfahren zum herstellen von halbleiterelementen
DE2118375B2 (de) Verfahren zum herstellen einer gedruckten schaltungskarte
DE1915148C3 (de) Verfahren zur Herstellung metallischer Höcker bei Halbleiteranordnungen
DE69803664T2 (de) Verfahren zur herstellung von gedruckten leiterplatten und so hergestellte gedruckte leiterplatten
DE3508806C2 (de)
DE3022757A1 (de) Leiterplatte mit zweischichtigem leiterbanaufbau und verfahren zur herstellung
DE2251997C3 (de) Verfahren zur Reparatur von schmalen Leiterbahnen elektrischer Schaltungsplatten
DE2107591A1 (de) Verfahren zur Durchkontaktierung von beidseitig mit Leiterbahnen beschichteten Folien
DE2948319C2 (de) Verfahren zum Anbringen und Befestigen von Stromzuführungsdrähten an elektrischen Bauelementen
AT515446B1 (de) Strukturierung der Lötstoppmaske von Leiterplatten zur Verbesserung der Lötergebnisse
DE10017036C2 (de) Verfahren und Vorrichtung zum partiellen Freilegen der Leiterbahnen in Flachleiter-Bandkabeln
DE2953899C1 (de)
DE2543674B2 (de) Verfahren zum Verzinnen von Leiterplatten
EP2219426A1 (de) Verfahren zum Herstellen von Kontaktstellen
DE3035717C2 (de) Verfahren zur serienmäßigen Herstellung von Folienwiderständen oder Netzwerken von Folienwiderständen
DE1900591A1 (de) Verfahren zum Anloeten von Anschlussleitungen an gedruckte Schaltungen

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
OP8 Request for examination as to paragraph 44 patent law
8120 Willingness to grant licences paragraph 23
D2 Grant after examination
8363 Opposition against the patent
8331 Complete revocation