DE3021021C2 - Verfahren zum selektiven Aufwachsen einer Flüssigphasen-Epitaxieschicht auf einem Halbleitersubstrat - Google Patents
Verfahren zum selektiven Aufwachsen einer Flüssigphasen-Epitaxieschicht auf einem HalbleitersubstratInfo
- Publication number
- DE3021021C2 DE3021021C2 DE3021021A DE3021021A DE3021021C2 DE 3021021 C2 DE3021021 C2 DE 3021021C2 DE 3021021 A DE3021021 A DE 3021021A DE 3021021 A DE3021021 A DE 3021021A DE 3021021 C2 DE3021021 C2 DE 3021021C2
- Authority
- DE
- Germany
- Prior art keywords
- substrate
- solution
- semiconductor substrate
- insulating layer
- liquid phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B19/00—Liquid-phase epitaxial-layer growth
- C30B19/12—Liquid-phase epitaxial-layer growth characterised by the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02387—Group 13/15 materials
- H01L21/02392—Phosphides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02387—Group 13/15 materials
- H01L21/02395—Arsenides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/02543—Phosphides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/0257—Doping during depositing
- H01L21/02573—Conductivity type
- H01L21/02579—P-type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02623—Liquid deposition
- H01L21/02625—Liquid deposition using melted materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02623—Liquid deposition
- H01L21/02628—Liquid deposition using solutions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02639—Preparation of substrate for selective deposition
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/928—Front and rear surface processing
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Organic Chemistry (AREA)
- Metallurgy (AREA)
- Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
- Led Devices (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Description
30
Die Erfindung betrifft ein Verfahren zum selektiven Aufwachsen einer Flüssigphasen-Epitaxie-Schicht auf
einem Halbleitersubstrat, bei dem eine Schmelzlösung mit dem selektiv mit einer Isolierschicht versehenen
Substrat bei einer vorbestimmten Temperatur in Kontakt gebracht wird, die Schmelzlösung und das
Substrat mit konstanter Geschwindigkeit abgekühlt und die über der Isolierschicht überstehende Schmelzlösung
entfernt werden.
Beim selektiven Züchten bzw. Aufwachsen einer Flüssigphasen-Epitaxieschicht auf einem Halbleitersubstrat
in einem entsprechenden Flüssigphasen-Epitaxiesystem wird eine Vorrichtung benutzt, die einen oberen
Gehäuseteil mit einer Kammer zur Aufnahme einer Flüssigkeitslösung und einen unteren Gehäuseteil mit
einer Ausnehmnung zur Aufnahme eines Halbleitersubstrats aufweist, welches selektiv mit einer Isolierschicht
beschichtet ist. Der untere Gehäuseteil bildet den Boden der Vorrichtung, die ihrerseits so ausgelegt ist, daß
oberer und unterer Gehäuseteil relativ zueinander verschiebbar sind. Beim bisherigen Verfahren kommen
die Aufwachslösung und das Halbleitersubstrat bei der relativen Gleitbewegung zwischen oberem und unterem
Gehäuseteil in Berührung miteinander. Die Gehäuseteile werden während einer bestimmten Zeitspanne auf
hoher Temperatur gehalten und zum Aufwachsen der Epitaxieschicht abgekühlt. Da während dieses Aufwachsvorgangs
die freigelegte Oberfläche des Halbleitersubstrats und die Isolierschicht mit einer großen
Menge der darüber befindlichen Aufwachslösung in Berührung stehen, ist die Steuerung von Dicke und
Breite der gezüchteten Epitaxieschicht schwierig.
Aus der Zeitschrift »Solid-State Electronics«, 1975,
Bandl8, Seiten 859 bis 861, ist ein Verfahren zum
selektiven epitaktischen Aufwachsen von Galliumarsenit aus der flüssigen Phase bekannt. Dabei wird ebenfalls
ein sogenanntes Schiebersystem verwendet, bei dem mittels eines Quarzstabes die Epitaxielösung zusammen
mit dem Substrat in einen Ofen eingeschoben wird. Die Justierung im Ofen erfolgt mittels einer Spule, die auf
ein ferromagnetisches Material einwirkt, das in den Quarzstab eingebettet ist, und miuels eines Anschlages
am Quarzrohr selbst. Das Substrat kann vor dem eigentlichen Epitaxievorgang selektiv mit einer Siliziumdioxidschicht
bedeckt werden. Auch bei diesem bekannten Verfahren erfolgt der Epitaxiervorgang in
der Weise, daß das gesamte Halbleitersubstrat mit der Epitaxielösung bedeckt ist während die Abkühlung und
damit das Aufwachsen der Epitxieschicht erfolgt. Auch hier ist somit die Menge der Epitaxielösung, die sich
während des Aufwachsens über dem Halbleitersubstrat befindet, relativ groß, so daß ebenfalls der Nachteil
besteht, daß die Steuerung von Dicke und Breite der gezüchteten Epitaxieschicht Schwierigkeiten bereitet.
Weiterhin ist aus der DE-OS 22 57 834 ein Verfahren zur Herstellung sines Halbleiterbauelementes bekannt,
bei dem ein Bruchteil einer Epitaxielösung aus einem Vorrat abgetrennt und anschließend mit einem Substrat
in Berührung gebrach! wird. Die Menge dieses
Bruchteiles ist dabei so ausgewählt, daß auf der Oberfläche des Substrates eine dünne Lösungsschicht
mit einer bestimmten Schichtdicke entsteht. Auch hier ist wiederum das ganze Halbleitersubstrat mit der
Epitaxielösung bedeckt. Diese Maßnahme erfolgt unabhängig von einer etwaigen Maskierung der
Halbleiteroberfläche durch eine selektiv aufgebrachte Isolierschicht. Die Höhe der Epitaxielösungschicht auf
dem Halbleitersubstrat wird bestimmt durch die Dicke eines sogenannten Gleitteils das eine der Größe des
Halbleitersubstrats entsprechende Öffnung besitzt. Aus Gründen der mechanischen Festigkeit kann dieses
Gleitteil nicht beliebig dünn gemacht werden, so daß auch hier die Menge der das Halbleitersubstrat
bedeckenden Epitaxielösung relativ groß ist. Somit ist es auch bei diesem Verfahren schwierig, extrem dünne
Epitaxieschichten herzustellen sowie die Dicke und Breite dieser Schicht zu steuern.
Aufgabe der Erfindung ist damit insbesondere die Ausschaltung der geschilderten Mängel des Standes der
Technik durch Schaffung eines verbesserten Verfahrens der angegebenen Art, bei dem das Abkühlen für das
Aufwachsen der Epitaxieschicht erfolgt nachdem nur die erforderliche Menge der Epitaxielösung auf der
freien Oberfläche des Halbleitersubstrats verblieben ist.
Diese Aufgabe wird bei dem anfangs genannten Verfahren zum selektiven Aufwachsen einer Flüssigphasen-Epitaxie-Schicht
auf einem Halbleitersubstrat erfindungsgemäß dadurch gelöst, daß das Abkühlen nach der Entfernung der über der Isolierschicht
überstehenden Schmelzlösung durchgeführt wird.
Im folgenden sind bevorzugte Ausführungsbeispiele der Erfindung anhand der Zeichnung näher erläutert. Es
zeigen
Fig. IA bis IC Schnittansichten zur Verdeutlichung
der Arbeitsgänge beim erfindungsgemäßen Verfahren,
F i g. 2 und 3 Schnittansichten zur Veranschaulichung des Aufbaus eines nach dem erfindungsgemäßen
Verfahren hergestellten Halbleiterbereichs und
F i g. 4 eine Aufsicht auf eine nach dem erfindungsgemäßen Verfahren hergestellte Ziffernanzeigeeinheit.
Im Rahmen des Verfahrens kann eine Isolierschicht eine Einzelschicht aus einem Werkstoff, wie einem Glas
auf der Basis von SiO2, Si3N4, Al2O3 oder B2O3 ■ SiO2 ■
Al2O3, sein. Die Ausbildung der Isolierschicht auf einem
Halbleitersubstrat kann nach einem der folgenden Verfahren geschehen:
1. Aufdampfen von SiOj auf ein auf 450° C erwärmtes
Halbleitersubstrat durch Umsetzung von SiH4 mit O2 zu SiO2 in einer Ar-Atmosphäre;
2. Aufstreichen einer Si enthaltenden flüssigen Masse auf ein Substrat, Einbrennen der Masse bei 200°C
und Erhöhung ihrer Dichte bei 600—8000C;
3. Aufdampfen von S13N4 auf ein Substrat durch Umsetzung von SiH* mit NH3 zu S13N4;
4. Aufbringen von AI2O3 nach dem Aufsprüh- oder
Spritzverfahren; und
5. Elektroablagerung von feinem Glaspulver auf der Basis von B2O3 · S1O2 ■ AI2O3 auf ein Substrat in
einer Suspension dieses feinen Glaspulvers.
Zum Ätzen eines Teils dieser Isolierschicht zwecks selektiver Freilegung der Substratoberfläche wird im !5
Fall einer Isolierschicht aus Siliziumoxid ein Säuregemisch aus HF und HNO3, im Fall einer Isolierschicht aus
Siüziumnitrid oder Aluminiumoxid erwärmtes H3PO3
und irr. Fall einer Isolierschicht aus B2O3 · S1O2 · AI2O3-Glas
NH4F angewandt. Das Halbleitersubstrat Kann aus GaP, GaAsP, GaAs, InP, GaAlAs, InGaP, GaAlAsP. Si
ο. dgl. bestehen, und es kann ein polykristallines Gefüge oder ein Einkristallgefüge besitzen. Die Flüssigphasen-Aufwachslösung
ist im Fall eines Substrats aus GaAsP eine mit As und P gesättigte Ga-Lösung, im Fall eines
Substrats aus GaAlAs eine Ga-Lösung, die eine kleine, weniger als die Sättigungsmenge betragende Menge an
Al und eine Sättigungsmenge an As enthält, im Fall eines Substrats aus GaP eine mit P gesättigte Ga-Lösung oder
im Fall eines Substrats aus Si eine Sn- oder eine Al-l.ösung. Vorrichtungen zur Durchführung des
Flüssigphasen-Aufwachsens brauchen nur zwei Erfordernisse zu erfüllen:
Zum einen müssen obere und untere Gehäuseteil aus hochreinem Kohlenstoff bestehen, um die relative Gleit-
bzw. Verschiebebewegung zu erleichtern, bei welcher die Berührung zwischen Substrat und Lösung eingeleitet
und beendet wird; zum anderen muß die Vorrichtung bei Erwärmung in einem Ofen entsprechend einem
vorbestimmten Temperaturprogramm erwärmbar und/ oder abkühlbar sein. Die Flüssigphasen-Epitaxieschicht
kann eine solche sein, die einen auf einem Einkristall-Halbleitersubstrat gezüchteten Halbleiterbereich aufweist,
und sie kann polykristallin sein.
Im folgenden sind bevorzugte Ausführungsbeispiele der Erfindung im einzelnen erläutert. Gemäß Fig. IA
bestehen bei der verwendeten Vorrichtung sowohl ein oberer Gehäuseteil 1 als auch ein unterer Gehäuseteil 2
aus Kohlenstoff. Der obere Gehäuseteil 1 weist eine Kammer 4 zur Aufnahme einer Flüssigphasen-Auf- 5()
wachslösung 3 auf, und der untere Gehäuseteil 2, der unterhalb des oberen Gehäuseteils als Boden für diesen
angeordnet ist, ist relativ zum oberen Gehäuseteil 1 verschiebbar. Der untere Gehäuseteil 2 ist mi' einer
Ausnehmung 5 versehen, in welcher ein Halbleitersubstrat 6 angeordnet wird. Gemäß F i g. 1A sind obere und
untere Gehäuseteile 1 bzw. 2 so angeordnet, daß die Lösung 3 und das Halbleitersubstrat 6 einander nicht
berühren. Gemäß Fig. IB ist der untere Gehäuseteil 2
in eine Position unmittelbar unterhalb der Kammer 4 des oberen Gehäuseteils 1 verschoben worden. Gemäß
Fig. IC ist der untere Gehäuseteil 2 weiter verschoben
worden, so daß die Ausnehmung 5 die Kammer 4 passiert hat.
65
Ausführungsbeispiel 1
Bei diesem Ausführungsbeispiel wird als Halbleitersubstrat 6 ein GaP-Substrat benutzt, auf dessen
Oberfläche durch chemisches Aufdampfen eine S1O2-Schicht ausgebildet worden ist, in welcher Öffnungen
vorgesehen sind, die durch Formung einer Photomaske auf der SiO2-Schicht und anschließendes Auflösen der
freiliegenden Bereiche in einem Säuregemisch aus HF und HNO3 ausgebildet worden sind. Die SiO7-Schicht
dient als Isolierschicht 7. Die Öffnungen in dieser Isolierschicht sind kreisförmig mit einem Durchmesser
von jeweils 1 mm. Eine Anzahl dieser Öffnungen ist in einem Raster- bzw. Gittermuster verteilt. Die Aufwachslösung
ist eine Ga-Lösung, die Zn und O, welche von metallischem Zn bzw. GaiO3 geliefert werden, und
eine Sättigungsmenge an P enthält. Die Anordnung gemäß Fi g. IA wird 10 min lang auf einer Temperatur
von 10000C gehalten. Sodann wird der untere Gehäuseteil 2 bei dieser Temperatur in die Position
gemäß Wig. IB verschoben. Nach einer Zeitspanne von
10 bis 20 min wird der untere Gehäuseteil 2 weiter in die Position gemäß Fig. IC verschoben, worauf die
Anordnung mit einer Kühlgeschwindigkeit von 2°C/min auf 800°C abgekühlt wird. Dabei bildet sich eine etwa
2 μΐη dicke GaP-Epitaxieschicht 8 mit zugesetztem Zn
und O in den Öffnungen der Isolierschicht 7 auf dem Substrat (vgl. F i g. 2). Die überschüssige Lösung 9 wird
abgestreift.
Ausführungsbeispiel 2
Bei diesem Ausführungsbeispiel wird als Epitaxiebzw. Aufwachslösung eine stark gereinigte Ga-Lösung
verwendet. Die Vorrichtung ist im Zustand von Fig. IB
auf 30°C und wird im Zustand gemäß F i g. IC, in dem
die Lösung allein auf der freiliegenden Oberfläche des Substrates verbleibt, wobei die Isolierschicht im
wesentlichen nicht mit Lösung bedeckt ist, auf 1000°C
erwärmt. Nach einer Zeitspanne von 20 min bei dieser Temperatur wird sie mit einer Kühlgeschwindigkeit von
2°C/min auf 8000C abgekühlt, wobei ein Halbleiterelement
der Art gemäß Fig.3 erhalten wird. Im GaP-Substrat wird dabei unter den Öffnungen in der
Islolierschicht 7 ein Eindringbereich IO gebildet. Die überschüssige Ga-Lösung 9 wird wiederum abgestreift.
Ein p-Typ-Flüssigphasen-Epitaxiebereich kann auf einem n-Typ-GaP-Einkristallsubstrat nach dem gerade
beschriebenen Verfahren rückkristallisiert werden, wobei dieses Substrat nach dem Ziehverfahren hergestellt
worden ist. Die verwendete Aufwachslösung ist eine Ga-Lösung mit Zn- und O-Zusatz. Der im Substrat
gebildete pn-übergang wird als rote Leuchtdiode benutzt. Diese Leuchtdiode besitzt einen Lichtemissionswirkungsgrad
von etwa 4% und eine elektrische Stromdichte von 5 mA/mm2. Dies stellt etwa den
doppelten Wert wie bei den bisherigen Produkten dar, die einen Lichtemissionswirkungsgrad von nur etwa 2%
besitzen. Bei den bisherigen Verfahren werden außerdem pro 10 cm2 Plättchen-Fläche für gewöhnlich 8 g Ga
verbraucht. Bei diesem Ausführungsbeispiel werden dagegen nur etwa 3 g Ga verbraucht, so daß sich hieraus
wirtschaftliche Vorteile ergeben.
Mit dem oben beschriebenen Verfahren kann auch eine numerische bzw. Ziffernanzeigeeinheit hergestellt
werden, die in Fig.4 in Aufsicht veranschaulicht ist. Gemäu F i g. 4 umfaßt ein Ziffernanzeigebereich 11 eine
rückkristallisierte p-Typ-Schicht, und der Umgebungsbereich besieht aus einer Isolierschicht, z. B. der
Oxidschicht 7, während darunter ein n-Typ-Bereich eines nicht dargestellten Substrats angeordnet ist.
Ausführungsbeispiel 3
Bei diesem Ausführungsbeispiel werden die Aufwachslösung und das Halbleitersubstrat gemäß Ausführungsbeispiel
1 benutzt.
Die Vorrichtung wird 10 min lang auf 10000C
erwärmt. Nach einer Zeitspanne von 10 min im Zustand gemäß F i g. I B wird die Vorrichtung im Zustand gemäß
Fig. IC mit einer Geschwindigkeit von 2°C/min auf
1050°C erwärmt. Anschließend wird die Vorrichtung
mit einer Abkühlgeschwindigkeit von 2°C/m;n auf 800°C abgekühlt. Infolgedessen wird im Substrat ein
pn-Übergang geformt.
Hierzu 1 Blatt Zeichnungen
Claims (3)
1. Verfahren zum selektiven Aufwachsen einer Flüssigphasenepitaxie-Schicht auf einem Haltleitersubstrat,
bei dem eine Schmelzlösung mit dem selektiv mit einer Isolierschicht versehenen Substrat
bei einer vorbestimmten Temperatur in Kontakt gebracht wird, die Schmelzlösung und das Substrat
mit konstanter Geschwindigkeit abgekühlt und die über der Isolierschicht überstehende Schmelzlösung
entfernt werden, dadurch gekennzeichnet,
daß das Abkühlen nach der Entfernung der über der Isolierschicht (7) überstehenden Schmelzlösung (3)
(F i g. IC) durchgeführt wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Erwärmung von Substrat und
Schmelzlösung auf die vorbestimmte Temperatur vor deni Kontaktieren (Fig. !A) oder nach der
Entfernung der Schmelzlösung (Fig. IC) und vor der Abkühlung durchgeführt wird.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß Substrat und Schmelzlösung von dem
Kontaktieren (Fig. IA) auf eine vorbestimmte Temperatur erwärmt werden, und daß sie nach der
Entfernung der Schmelzlösung (Fig. IC) und vor der Abkühlung weiter erwärmt werden.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7014579A JPS55163835A (en) | 1979-06-06 | 1979-06-06 | Selective liquid phase growth of on semiconductor region |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3021021A1 DE3021021A1 (de) | 1980-12-11 |
DE3021021C2 true DE3021021C2 (de) | 1983-10-06 |
Family
ID=13423107
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE3021021A Expired DE3021021C2 (de) | 1979-06-06 | 1980-06-03 | Verfahren zum selektiven Aufwachsen einer Flüssigphasen-Epitaxieschicht auf einem Halbleitersubstrat |
Country Status (4)
Country | Link |
---|---|
US (1) | US4298410A (de) |
JP (1) | JPS55163835A (de) |
DE (1) | DE3021021C2 (de) |
GB (1) | GB2055055B (de) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4547230A (en) * | 1984-07-30 | 1985-10-15 | The United States Of America As Represented By The Secretary Of The Air Force | LPE Semiconductor material transfer method |
US5326716A (en) * | 1986-02-11 | 1994-07-05 | Max Planck-Gesellschaft Zur Foerderung Der Wissenschaften E.V. | Liquid phase epitaxial process for producing three-dimensional semiconductor structures by liquid phase expitaxy |
JP2693032B2 (ja) * | 1990-10-16 | 1997-12-17 | キヤノン株式会社 | 半導体層の形成方法及びこれを用いる太陽電池の製造方法 |
US5330855A (en) * | 1991-09-23 | 1994-07-19 | The United States Of America, As Represented By The Secretary Of Commerce | Planar epitaxial films of SnO2 |
US8193078B2 (en) | 2008-10-28 | 2012-06-05 | Athenaeum, Llc | Method of integrating epitaxial film onto assembly substrate |
US20100102419A1 (en) * | 2008-10-28 | 2010-04-29 | Eric Ting-Shan Pan | Epitaxy-Level Packaging (ELP) System |
US7905197B2 (en) | 2008-10-28 | 2011-03-15 | Athenaeum, Llc | Apparatus for making epitaxial film |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3697336A (en) * | 1966-05-02 | 1972-10-10 | Rca Corp | Method of making semiconductor devices |
US3549401A (en) * | 1966-12-20 | 1970-12-22 | Ibm | Method of making electroluminescent gallium phosphide diodes |
US3535772A (en) * | 1968-03-25 | 1970-10-27 | Bell Telephone Labor Inc | Semiconductor device fabrication processes |
US3647578A (en) * | 1970-04-30 | 1972-03-07 | Gen Electric | Selective uniform liquid phase epitaxial growth |
US3715245A (en) * | 1971-02-17 | 1973-02-06 | Gen Electric | Selective liquid phase epitaxial growth process |
BE791927A (fr) * | 1971-11-29 | 1973-03-16 | Western Electric Co | Procede de depot par croissance epitaxiale de couches de cristaux semi-conducteurs |
-
1979
- 1979-06-06 JP JP7014579A patent/JPS55163835A/ja active Pending
-
1980
- 1980-06-03 DE DE3021021A patent/DE3021021C2/de not_active Expired
- 1980-06-05 US US06/156,593 patent/US4298410A/en not_active Expired - Lifetime
- 1980-06-06 GB GB8018611A patent/GB2055055B/en not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS55163835A (en) | 1980-12-20 |
GB2055055A (en) | 1981-02-25 |
US4298410A (en) | 1981-11-03 |
DE3021021A1 (de) | 1980-12-11 |
GB2055055B (en) | 1983-09-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2039172C3 (de) | Vorrichtung zur Herstellung epitaktisch auf ein einkristallines Halbleitersubstrat aufgewachsener Schichten aus Halbleitermaterial | |
DE3224604C2 (de) | ||
DE2654063A1 (de) | Verfahren zum herstellen eines bandes aus polykristallinem halbleitermaterial | |
DE2257834A1 (de) | Verfahren zur herstellung eines halbleiterbauelementes | |
DE2215355C3 (de) | Verfahren zum Abscheiden einkristalliner Halbleiterepitaxialschichten | |
DE1223951B (de) | Verfahren zur Herstellung von Halbleiter-bauelementen mit einem oder mehreren PN-UEbergaengen | |
DE1444496A1 (de) | Epitaxialer Wachstumsprozess | |
DE2450907A1 (de) | Verfahren zum herstellen von tiefen dioden | |
DE3021021C2 (de) | Verfahren zum selektiven Aufwachsen einer Flüssigphasen-Epitaxieschicht auf einem Halbleitersubstrat | |
DE1185151B (de) | Verfahren und Vorrichtung zum Herstellen von einkristallinen, insbesondere duennen halbleitenden Schichten | |
DE4010133A1 (de) | Halbleiterbauteil mit zn-diffusionsschicht und verfahren zu dessen herstellung | |
DE69528051T2 (de) | Kristallwachstumsverfahren | |
DE3322685A1 (de) | Verfahren zur herstellung eines bandes aus polykristallinem silizium | |
DE3105786C2 (de) | ||
DE1696607C3 (de) | Verfahren zum Herstellen einer im wesentlichen aus Silicium und Stickstoff bestehenden Isolierschicht | |
DE2154386B2 (de) | Verfahren zum Herstellen einer epitaktischen Halbleiterschicht auf einem Halbleitersubstrat durch Abscheiden aus einem Reaktionsgas/Trägergas-Gemisch | |
DE2323211A1 (de) | Verfahren zur herstellung einer intermetallischen einkristall-halbleiterverbindung | |
DE2601652A1 (de) | Verfahren zur epitaxialen abscheidung einer a iii-b v-halbleiterschicht auf einem germaniumsubstrat | |
DE2110961B2 (de) | Verfahren zum epitaktischen Aufwachsen eines ternären HI-V-MischkristaUs | |
DE68908929T2 (de) | Verfahren und Tiegel zur Herstellung einer ternären, heteroepitaktischen Schicht auf einer binären Schicht. | |
DE2504815A1 (de) | Verfahren zur herstellung einer fluessigphase-epitaxialschicht aus galliumphosphid | |
DE968581C (de) | Verfahren zur Herstellung von fuer Gleichrichter, Richtleiter, Transistoren od. dgl. bestimmten Kristallen | |
DE2529484C3 (de) | Verfahren und Vorrichtung zum epitaktischen Abscheiden von Silicium auf einem Substrat | |
DE1302351B (de) | Verfahren zur Ausbildung dotierter Schichten in gegenüberliegenden Flächen einer Halbleiterscheibe | |
DE1186950C2 (de) | Verfahren zum entfernen von unerwuenschten metallen aus einem einen pn-uebergang aufweisenden silicium-halbleiterkoerper |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OAP | Request for examination filed | ||
OD | Request for examination | ||
8125 | Change of the main classification |
Ipc: C30B 19/02 |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8320 | Willingness to grant licences declared (paragraph 23) | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: KABUSHIKI KAISHA TOSHIBA, KAWASAKI, KANAGAWA, JP |
|
8328 | Change in the person/name/address of the agent |
Free format text: HENKEL, G., DR.PHIL. FEILER, L., DR.RER.NAT. HAENZEL, W., DIPL.-ING., PAT.-ANW., 8000 MUENCHEN |
|
8339 | Ceased/non-payment of the annual fee |