DE29701571U1 - Analog-Digital-Wandler - Google Patents

Analog-Digital-Wandler

Info

Publication number
DE29701571U1
DE29701571U1 DE29701571U DE29701571U DE29701571U1 DE 29701571 U1 DE29701571 U1 DE 29701571U1 DE 29701571 U DE29701571 U DE 29701571U DE 29701571 U DE29701571 U DE 29701571U DE 29701571 U1 DE29701571 U1 DE 29701571U1
Authority
DE
Germany
Prior art keywords
analog
digital
digital converter
signal processing
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE29701571U
Other languages
English (en)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE29701571U priority Critical patent/DE29701571U1/de
Publication of DE29701571U1 publication Critical patent/DE29701571U1/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0266—Arrangements for providing Galvanic isolation, e.g. by means of magnetic or capacitive coupling
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/368—Continuously compensating for, or preventing, undesired influence of physical parameters of noise other than the quantisation noise already being shaped inherently by delta-sigma modulators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H03M3/43—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a single bit one
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Analogue/Digital Conversion (AREA)

Description

GR 97 G 4404 DE
Beschreibung
Analog-Digital-Wandler
Die Erfindung betrifft einen nach dem Sigma-Delta-Verfahren betreibbaren Analog-Digital-Wandler mit einer analogen Eingabeeinheit, einem dieser Eingabeeinheit nachgeschalteten Modulator und taktgesteuerten Vergleicher, der über eine 1-Bit-Schnittstelle mit einer digitalen Signalverarbeitungsschaltung verbunden ist.
Analog-Digital-Wandler, welche nach einem sogenannten Sigma-Delta-Verfahren betreibbar sind, bestehen gewöhnlich aus einem analogen Frontend, einem taktgesteuerten Vergleicher und Modulator, einer nachgeschalteten digitalen Signalaufbereitung und einem digitalen Backend. Als interne Schnittstelle zwischen dem Modulator und der digitalen Signalverarbeitung ist eine 1-Bit-Schnittstelle zur Übertragung eines Taktsignals und eines 1-Bit-Datenstroms vorgesehen, der 0 bereits die Informationen des gewandelten Analogsignals aufweist. Derartige Analog-Digital-Wandler finden zunehmend Einsatz in der Prozeßverarbeitung für die Eingabe analoger Signale. Dabei ist es erforderlich, eine Potentialtrennung zwischen der Prozeßperipherie (analoge Seite) und der digitalen Signalverarbeitung vorzusehen. Darüber hinaus ist ein geeigneter Aufbau erforderlich, der eine störende Beeinflussung der analogen Signalaufbereitung durch die im allgemeinen schnellen und steilen digitalen Signale der weiteren Signalverarbeitung ausschließt.
GR 97 G 4404 DE
Man kann in der Art und Weise vorgehen, daß man vor dem Analog-Digital-Wandler eine Potentialtrennung mit Verfahren der potentialtrennenden Analogübertragung vorsieht, oder derart, daß nach dem Analog-Digital-Wandler eine Potentialtrennung aller digitalen Signale von und zum Analog-Digital-Wandler vorgenommen wird. Dabei zeigt sich allerdings, daß die Genauigkeit der Analog-Digital-Wandler vermindert wird bzw. daß im allgemeinen der Aufwand und Platzbedarf für zahlreiche und schnelle Optokoppler erheblich ist. Ferner kann zur Vermeidung der Störbeeinflussung des Analogteils durch Signale des Digitalteils die innere Aufteilung des Analog-Digital-Wandler-Chips durch eine geeignete Stiftbelegung des Analog-Digital-Wandler-Moduls sowie durch umfangreiche Entflechtungs- und Beschaltungsmaßnahmen vorgesehen werden.
Der vorliegenden Erfindung liegt die Aufgabe zugrunde, die Potentialtrennung in einem Analog-Digital-Wandler der eingangs genannten Art zu verbessern.
Diese Aufgabe wird dadurch gelöst, daß die 1-Bit-Schnittstelle mit Mitteln zur Potentialtrennung des taktgesteuerten Vergleichers und Modulators von der digitalen Signalverarbeitungsschaltung versehen ist.
Die Potentialtrennung erfolgt an der „schmälsten" Schnittstelle, bestehend aus einem Taktsignal in Richtung Analogteil und einem Datensignal in Richtung Digitalteil. Durch die räumliche und versorgungsmäßige Trennung wird eine Störbeeinflussung vermieden, wobei der Platzbedarf für die Potential-0 trennungsmaßnahmen erheblich verringert wird. Ferner kann für
GR 97 G 4404 DE
den Einsatz mehrerer Analog-Digital-Wandler eine gemeinsame Erzeugung und Übertragung eines Modulatortaktes vorgesehen werden. Dieser kann bei potentialtrennender Stromversorgung des Analogteils auch über einen Stromversorgungstransformator übertragen werden, wodurch der Platzbedarf weiter vermindert wird.
Die Erfindung wird nachfolgend anhand eines Ausführungsbeispiels unter Bezugnahme auf die einzige Figur der Zeichnung näher erläutert. Die Figur der Zeichnung zeigt in schematischer Darstellung Bestandteile eines Analog-Digital-Wandlers.
Wesentliche Bestandteile eines Analog-Digital-Wandlers 1, welcher nach einem sogenannten Sigma-Delta-Verfahren betreibbar ist, sind ein analoges Frontend 2, welchem ein analoges Signal AE zuführbar ist, ein diesem analogen Frontend nachgeschalteter Modulator 3a und taktgesteuerter Vergleicher 3b, der an einer 1-Bit-Schnittstelle 4 angeschlossen ist, eine der 1-Bit-Schnittstelle 4 nachgeschaltete digitale Signalaufbereitung 5 sowie ein digitales Backend 6, das ein digitales Signal DA einer digitalen Weiterverarbeitungseinheit zuführt. Zur Potentialtrennung der analogen Eingabeeinheit und der digitalen Signalaufbereitung 5 ist die 1-Bit-Schnittstelle 4 mit Mitteln in Form eines ersten und zweiten Optokopplers 7, 8 versehen. Der erste Optokoppler 7 dient zur Übertragung des 1-Bit-Datenstroms 9 vom Ausgang des taktgesteuerten Vergleichers 3b zur digitalen Signalaufbereitung Der zweite Optokoppler 8 ist für die Übertragung des Takt-
GR 97 G 4404 DE
signals 10 von der digitalen Signalverarbeitung 5 zum taktgesteuerten Vergleicher 3b vorgesehen.

Claims (1)

  1. GR 97 G 4404 DE
    Schutzanspruch
    Nach dem Sigma-Delta-Verfahren betreibbarer Analog-Digital-Wandler (1) mit einer analogen Eingabeeinheit (2), einem dieser Eingabeeinheit (2) nachgeschalteten Modulator (3a) und taktgesteuerten Vergleicher (3b), der über eine 1-Bit-Schnittstelle (4) mit einer digitalen Signalverarbeitungsschaltung (5) verbunden ist, dadurch gekennzeichnet, daß die 1-Bit-Schnittstelle (4) mit Mitteln (7, 8) zur Potentialtrennung des taktgesteuerten Vergleichers und Modulators (3a, 3b) von der digitalen Signalverarbeitungsschaltung (5) versehen ist.
DE29701571U 1997-01-30 1997-01-30 Analog-Digital-Wandler Expired - Lifetime DE29701571U1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE29701571U DE29701571U1 (de) 1997-01-30 1997-01-30 Analog-Digital-Wandler

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE29701571U DE29701571U1 (de) 1997-01-30 1997-01-30 Analog-Digital-Wandler

Publications (1)

Publication Number Publication Date
DE29701571U1 true DE29701571U1 (de) 1997-04-03

Family

ID=8035259

Family Applications (1)

Application Number Title Priority Date Filing Date
DE29701571U Expired - Lifetime DE29701571U1 (de) 1997-01-30 1997-01-30 Analog-Digital-Wandler

Country Status (1)

Country Link
DE (1) DE29701571U1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10357776A1 (de) * 2003-12-10 2005-07-14 Austriamicrosystems Ag Steueranordnung mit Leuchtdiode
WO2008000465A1 (en) * 2006-06-28 2008-01-03 Austriamicrosystems Ag Control circuit and method for controlling light emitting diodes
WO2019042701A1 (de) * 2017-08-30 2019-03-07 Ebm-Papst Mulfingen Gmbh & Co. Kg Anordnung zur übermittlung von sollwertsignalen für einen elektronisch kommutierten motor

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10357776A1 (de) * 2003-12-10 2005-07-14 Austriamicrosystems Ag Steueranordnung mit Leuchtdiode
DE10357776B4 (de) * 2003-12-10 2005-12-22 Austriamicrosystems Ag Steueranordnung mit Leuchtdioden
WO2008000465A1 (en) * 2006-06-28 2008-01-03 Austriamicrosystems Ag Control circuit and method for controlling light emitting diodes
GB2452439A (en) * 2006-06-28 2009-03-04 Austriamicrosystems Ag Control circuit and method for controlling light emitting diodes
US7768216B2 (en) 2006-06-28 2010-08-03 Austriamicrosystems Ag Control circuit and method for controlling light emitting diodes
WO2019042701A1 (de) * 2017-08-30 2019-03-07 Ebm-Papst Mulfingen Gmbh & Co. Kg Anordnung zur übermittlung von sollwertsignalen für einen elektronisch kommutierten motor
US11050369B2 (en) 2017-08-30 2021-06-29 Ebm-Papst Mulfingen Gmbh & Co. Kg Arrangement for transmitting desired value signals for an electronically commutated motor

Similar Documents

Publication Publication Date Title
DE68904976T2 (de) Verfahren und vorrichtung zur hinzufuegung und trennung eines digitalen kanales mit niedriger datenrate zum digitalen kanal mit hoher datenrate einer uebertragungsleitung.
EP1427086B2 (de) Elektrisches Gerät und Verfahren zum Betreiben eines elektrischen Geräts
DE19809189B4 (de) Paralleldatenzeitunsicherheitsdetektionsschaltung
DE69014414T2 (de) Abtast- und Halteanordnung.
EP0114268B1 (de) Schaltkreis-Baustein
DE19809334A1 (de) Verfahren zur Ansteuerung eines analogen Bauteils
DE3147578C2 (de)
DE3224664A1 (de) Schaltung zur erkennung von datenkollisionen in einem optischen datenbus und schaltung zur erkennung des datenfreien zustandes des busses
DE10054745B4 (de) Verfahren zur sicheren Übertragung von Sensorsignalen und Vorrichtung zum Ausführen des Verfahrens
DE29701571U1 (de) Analog-Digital-Wandler
DE4138065A1 (de) Einrichtung zum uebertragen von daten und energie ueber eine leitung
DE60312051T2 (de) Rein optischer wandler
DE3809972A1 (de) Verfahren zur uebertragung von informationssignalen zwischen baugruppen, insbesondere zwischen steckbaugruppen eines kommunikationssystems
EP0156315A2 (de) Schaltungsanordnung zum Prüfen der Funktionsfähigkeit einer Datenübertragunseinrichtung
DE1928986A1 (de) UEbertragungssystem mit einer Sende- und einer Empfangsvorrichtung zur UEbertragung von Informationen in einem vorgeschriebenen Frequenzband und dafuer geeignete Sende- und Empfangsvorrichtungen
EP0091546B1 (de) Verfahren und Einrichtung zur optischen Übertragung elektrischer Signale mit positiven und negativen Spannungswerten
EP1643650B1 (de) Verfahren und Anordnung zum Analog/Digital-Wandeln
DE3331572C2 (de) Hochintegrierter Baustein mit reduzierter Anzahl von Anschlüssen zur Signalverarbeitung und/oder -Speicherung
DE29718405U1 (de) Analogeingabeeinheit
DE10101196A1 (de) Interfaceschaltung und Verfahren für Digitalsignale
EP3841688B1 (de) Medienkonverter und verfahren zum betreiben eines medienkonverters
DE2158070C3 (de) Schaltung zur Übertragung der Amplitude einer Gleichspannung über eine frequenzumsetzende Übertragungsstrecke
DE3029517C2 (de) Schaltungsanordnung zum Übertragen von Analogsignalen
DE2532984C3 (de) Schaltungsanordnung zum Überwachen einer Nahtstelle zwischen Steuereinheiten
DE102022123352A1 (de) Signalübertragungssystem zur Übertragung einer Hauptprozessvariablen und weiteren Daten zwischen einem Feldgerät und einer übergeordneten Einheit sowie ein entsprechendes Verfahren

Legal Events

Date Code Title Description
R207 Utility model specification

Effective date: 19970515

R150 Utility model maintained after payment of first maintenance fee after three years

Effective date: 20000405

R157 Lapse of ip right after 6 years

Effective date: 20030801