DE2944245A1

DE2944245A1 - Verfahren und anordnung zur vermeidung der auswertung von pseudodatentelegrammen

Info

Publication number: DE2944245A1
Application number: DE19792944245
Authority: DE
Inventors: Ing.(grad.) Werner 7900 Ulm Kuehl
Original assignee: Licentia Patent Verwaltungs GmbH
Current assignee: AEG Mobile Communication GmbH
Priority date: 1979-11-02
Filing date: 1979-11-02
Publication date: 1981-05-14
Also published as: DE2944245C2

Description

Verfahren und Anordnung zur Vermeidung der Auswertung
von Pseudodatentelegrammen Die Erfindung betrifft ein Verfahren nach dem Oberbegriff des Anspruchs 1.
Es werden häufig digitale Datentelegramme, z. B. mit FSK- oder PSK-Modulation, über üblicherweise mit Sprachverkehr belegte Kanäle übertragen. Dabei kann es auf der Empfängerseite zur Auswertung von Pseudodatentelegrammen kommen, die durch Sprache oder Empfängerrauschen vorgetäuscht werden, selbst wenn die Berechnung einer Redundanz vorgesehen ist. Zur Vermeidung dieser Fehlauswertungen ist es bekannt, gewisse Parameter des zu erwartenden Datentelegramms zu überwachen, z. B. die Amplitude.
Die bekannten analogen Lösungen erfordern großen Volumenaufwand und einen Abgleich im Prüffeld. Außerdem kann durch Alterung von Bauelementen eine Datenänderung stattfinden.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren der eingangs genannten Art ansugeben, bei dem die aufgezeigten Mängel nicht auftreten, sondern eine vereinfachte und verbilligte Fertigung, sowie zuverlässige Funktion gegeben sind.
Die Erfindung ist im Anspruch 1 beschrieben. Die weiteren Ansprüche beinhalten Anordnungen zur Durchführung des erfindungsgemäßen Verfahrens.
Der Erfindung liegt die Erkenntnis zugrunde, daß bei der Übertragung von FSK- oder PSK-Signalen die Null-Durchgänge des empfangenen Signals die Information tragen und dabei nach der Regenerierung des Signals in den zeitlichen Abständen auftreten, die den festgelegten Frequenzen bzw.
den entstehenden Grundfrequenzen entsprechen, während bei Rauschen und Sprache die Null-Durchgänge im Empfangskanal annähernd statistisch verteilt sind über die gesamte Breite des Kanal.
Die Frequenzen eines echten Datentelegra sind e. B. auf einen Bereich zwischen 900 Hz und 2200 Hz beschränkt. Mit besonders geringem Material- und Volumenautwand erreicht die Erfindung, daß nur diese Frequenzen zu einer ausgewerteten Information führen können, obwohl das einer Übertragung mit Zufallstext entsprechende Frequenzspektrum breiter ist.
Sowohl im Rauschspektrum eines Empfängers, wie auch in der menschlichen Sprache sind die Null-Durchtänte der Modulation so oft vom erforderlichen Zeitfenster für das binäre Modulationssignal abweichend, daß z. B. innerhalb einer Telegrammlänge von 50 Bit eines Versuchsaufbaues mehr als 10 Störerkennungsimpulse gewonnen wurden. In diesem Fall wurde demnach im Mittel etwa jedes fünfte Bit einer Pseudoinformation erkannt.
Anhand der Figur soll mit einer vorteilhaften Anordnung zur Durchführung des erfindungsgemäßen Verfahrens die Wirkungsweise näher erläutert werden. Die Anordnung besteht aus einem Binärzähler 1, der z. B. mit 28,8 kHz getaktet wird. Der Binärzähler wird von jedem Null-Durchgang des empfangenen Signals über ein erstes Oder-Gatter 2 rückgesetzt. Die Ausgänge liegen an den Clock-, D-, und Setzeingängen eines D-Flipflops 3 sowie am einen Eingang eines zweiten Oder-Gatters 4. Außerdem ist der invertierte Ausgang Q des D-Flipflops mit dem zweiten Eingang des zweiten Oder-Gatters 4 verbunden. Das Exklusiv-Oder-Gatter 7 leitet aus jedem Null-Durchgang des empfangenen Signals einen Spike (sehr kurzer Impuls) ab.
Zu Beginn einer Zählperiode des Binärzählers 1 ist das D-Flipflop 3 noch nicht gesetzt, es steht also ai invertierten Ausgang Q "1"-Potential an, und somit auch über das zweite Oder-Gatter 4 am zweiten Eingang des ersten Und-Gatters 5. Trifft nun in der Zeit, bis das D-Flipflop 3 gesetzt wird, eine Signalflanke eines empfangenen Signals ein, so setzt der entsprechende Spike zuw einen den Binärzähler 1 zurück und erzeugt zum andern einen Fehlerimpuls am Ausgang des ersten Und-Gatters 5, weil an dessen Eingängen gleichzeitig "1"-Potential ansteht.
Mit dem sechsten Zählschritt, also nach ca. 0,2 isec, wird das D-Flipflop 3 gesetzt (wenn vorher kein Spike einem troffen ist), da sowohl der Clock-Eingang C als auch der D-Eingang §21"-Potential erhalten über den zweiten bzw.
dritten Zählausgang 2 bzw. 22 des Binärzählers. Bei der beschriebenen Anordnung muß noch der S-Eingang des D-Flipflops mit dem vierten Zählausgang 23 verbunden sein, der ab dem achten Zählschritt 1-Pot-ntial führt und so das D-Flipflop gesetzt hält; sonst würde mit dem zehnten Zählschritt unerwünscht zurückgesetzt, weil dann der D-Eingang "O"-Potential und der C-Eingang "1"-Potential erhält. Während der Setzzeit führt der invertierte Ausgang Q "O"-Potential, das somit auch am zweiten Eingang des ersten Und-Gatters 5 anliegt.
Echte Datentelegra./e liegen mit ihren Nulldurchgängen immer in de- gesetzten Zeit des D-Flipflops 3, können somit am Ausgang des Gatters 5 keinen Fehleriupuls erzeugen. Zwar setzt der entsprechende Spike auch das D-Flipflop zurück, so daß in der Folge wieder "1"-Potential am Ausgang Q ansteht; dieses kann aber wegen des Verzögerungsgliedes zwischen den Gattern 4 und 5 am ersten Und-Gatter 5 nicht mehr mit dem Spike zusa 'enfallen.
Mit dem sechzehnten Zählschritt, also nach ca. 0,55 isec, 4 führt der fünfte Zählausgang 2 des Binärzählers "1"-Potential, das über den ersten Eingang des Gatters 4 an das Gatter 5 weitergeleitet wird. Jetzt eintreffende Spikes von empfangenen Signalen erzeugen also wieder Fehlerimpulse. Trifft kein Spike ein, so wird die Schaltung dennoch zurückgesetzt: Weil der fünfte Zählausgang 24 des Binärzählers mit dem Zähltakt in dem Und-Gatter 6 verknüpft ist, gibt dessen Ausgang ca. 17,4 /us später einen internen Rücksetzimpuls1 der über das Oder-Gatter 2 wie ein Nulldurchgang des empfangenen Signals wirkt und damit einen Fehleriupuls, sowie das Rücksetzen der Schaltungsanordnung bewirkt.
Aufgrund des beschriebenen Verhaltens der Anordnung erzeugen nur empfangene Signale, die im Bereich zwischen ca. 900 Hz und 2400 Hz liegen, keine Fehlerimpulse. Bei Vorliegen eines Fehlerimpulses hingegen wird di. weiterverarbeitende Auswerteschaltung rückgesetzt, so daß die erneute Auswertung erst mit der Erkennung eines neuen Synchronzeichens beginnt.
Die Erfindung beinhaltet eine digitale Problemlösung, die in der Fertigung keinen Abgleich von Bauelementen erfordert. Fehlfunktionen durch Alterung von Bauelementen werden vermieden. Der Materialaufwand ist extrem niedrig.
Pseudodatentelegramme werden im Mittel nach 5 Bit erkannt.

Claims

Patentansprüche t. Verfahren zur Vermeidung der Auswertung von Pseudodatentelegrammen, die aus Sprache oder Empfängerrauschen vorgetäuscht werden beim Empfang von Datentelegrazmen und Sprache in einem gemeinsamen Kanal, dadurch gekennzeichnet, daß mittels einer Zählschaltung, die mit einer wesentlich höheren Frequenz als der höchsten eines echten Datentelegramms getaktet wird, die Taktintervalle zwischen den Nulldurchgängen eines empfangenen Signals gezählt werden, daß Fehlerimpulse erzeugt werden, wenn die Anzahl der Taktintervalle kleiner als die kleinstmögliche oder größer als die größtmögliche eines echten Datentelegramms ist, und daß bei Vorliegen eines Fehlerimpulses eine Auswertung des empfangenen Signals verhindert wird.
2. Anordnung zur Durchführung des Verfahrens nach Anspruch 1, gekennzeichnet durch eine Zählschaltung, die mit einer wesentlich höheren Frequenz als der höchsten eines echten Datentelegramis getaktet ist, sowie durch Mittel zur Erzeugung von Fehlerimpulsen, wenn die Anzahl der gezählten Taktintervalle zwischen den Nulldurchgängen eines empfangenen Signals kleiner als die kleinatmögliche oder größer als die größtmögliche eines echten Datentelegramms ist.
3. Anordnung nach Anspruch 2, gekennzeichnet durch folgende Merkmale: - Einen Binärzähler (1); - Ein D-Flipflop (3), dessen Clockeingang (C) mit dem zweiten Zählausgang (21), und dessen Dateneingang (D) mit dem dritten Zählausgang (22 , sowie dessen Setzeingang (S) mit dem vierten Zählausgang (23) des Binärzählers (1) verbunden ist; - Ein Exklusiv-Oder-Gatter (7), an dessen ersten Eingang das empfangene Signal direkt und an dessen zweiten Eingang das empfangene Signal über ein Verzögerungsglied gelegt ist; - Ein erstes Oder-Gatter (2), an dessen ersten Eingang der Ausgang des Exklusiv-Oder-Gatters (7) gelegt ist und dessen Ausgang mit den Rücksetzeingängen (R) des Binärzählers (1) sowie des D-Flipflops (3) verbunden ist; - Ein zweites Oder-Gatter (4), an dessen eratem Eingang 4 der fünfte Zählausgang (2 ) des Binärzählers (1) liegt, und an dessen zweitem Eingang der invertierte Ausgang (Q) des D-Flipflops (3) liegt; - Ein erstes Und-Gatter (5), dessen Ausgang die Fehlerimpulse abgibt, dessen erster Eingang mit dem Ausgang des ersten Oder-Gatters (2) und dessen zweiter Eingang über ein Yerzögerungsglied mit dem Ausgang des zweiten Oder-Gatters (4) verbunden ist; - Ein zweites Und-Gatter (6), dessen Ausgang mit dem zweiten Eingang des ersten Oder-Gatters (2) verbunden ist, dessen erster Eingang mit dem fünften Zählausgang (2 ) des Binärzählers (1) und dessen zweiter Eingang mit dem Zähltakt (28,8 kHz) verbunden ist.