DE2811009C2 - Schaltanordnung zum Ermitteln von Über-und Unterschreitungen von Meßwertbereichen eines Analogdigitalwandlers - Google Patents

Description

Die Erfindung betrifft eine Schaltanordnung zum Ermittein von Über- oder Unterschreitungen von Meßwertbereichen eines Analogdigitalwandlers der im Oberbegriff des Patentanspruchs 1 definierten Art.

Bei monolithischen ADC mit integrierter Ansteuerung einer LCD/LED-Anzeige ist der hohe Integrationsgrad vorteilhaft, jedoch eine rein digitale Decodierung bestimmter digitaler Anzeigewerte nur mit erhöhtem Schaltungsaufwand realisierbar, was sich insbesondere bei batteriegelriebenen Geräten nachteilig auswirkt. So ist es beispielsweise schwierig, bei

ίο Temperaturmessungen oder bei der Messung einer Batteriespannung in einfacher Weise eine Anzeige für die Über- oder Unterschreitung eines bestimmten Meßwerts zu erhalten. Die Analogmeßwerte können dabei auch Drucke, Strahlungsintensitäten, Gaskonzentrationen etc. sein. Grundsätzlich kann jeder von einem Meßfühler abgegebene Analogwert als Eingangsgröße Verwendung finden.

Aufgabe der Erfindung ist es, eine Schaltanordnung der im Oberbegriff des Patentanspruchs 1 genannten

Art zu schaffen, die in schaltungstechnisdi einfacher Weise eine zuverlässige Ermittlung von Über- oder Unterschreitungen eines vorbestimmten Meßwertbereichs

Cl IltUgllVfiU

Diese Aufgabe wird gelöst durch die Merkmale des Patentanspruchs 1.

Die Erfindung geht davon aus, daß bei bestimmten ICS für A/D-Wandler (vgl. zum Beispiel Intersil-Spezifikation ICL 7106/7107 »3 i/2-stelli£er monolithischer A/S-Wandler« vom Oktober 1977, herausgegeben von jo der Fa. Spezial-Electronic KG) der Integrationsteil über einen Kondensator gespeist wird, der wegen seiner verhältnismäßig hohen Kapazität nicht in den monolithischen Chip eingearbeitet werden kann und daher von außen angeschlossen werden muß.

Während der Deintegrationsphase des Analog-Digital-Wandlers wird dieser Kondensator über den Buffer-Verstärker mit einer konstanten Referenzspannunggeladen.

Das Zeitintervall, während dem diese Spannung auftritt, ist ein Maß für die zu integrierende Größe und wird bei der im folgenden zu beschreibenden Schaltung zur Erzielung der gewünschten Anzeige ausgenützt.

Die Erfindung wird im folgenden anhand der Zeichnung beschrieben. Es zeigt
F i g. 1 ein vereinfachtes Schaltschema,

F i g. 2 ein Schaltschema eines praktischen Ausführungsbeispiels,

F i g. 3a bis 3q Pulsdiagramme.

F i g. 1 zeigt nun das Grundschema einer solchen Schaltung, in der der Analogdigitalwandler A über die Eingangsklemme 1 mit dem Analogsignal versorgt wird.

Der Analogdigitalwandler enthält als wesentliche Elemente einen Trennverstärker, d. h. einen Buffer mit Verstärkung = 1, einen Integrationsteil mit Komparator und einen digitalen Steuer- und Decodierteil, einen Codierteil für die LED/LCD-Anzeige und einen Taktgeber. In der Zeichnung ist nur der Vorverstärker 2 angedeutet, da vom Ausgang dieses Vorverstärkers die für die weitere Schaltung benötigte Spannung abgenommen wird. Der Ausgang 3 führt einerseits über einen Widerstand und einen Kondensator wieder zu einer Eingangsklemme 4 des Analogdigitalwandlers, von wo aus er dem Integrationsteil zugeführt wird. Die so integrierte Spannung wird dann decodiert und einer LCD- oder LED-Anzeige zugeführt. Diese Teile sind nicht eingezeichnet, weil sie für die vorliegende Erfindung ohne Bedeutung sind. Die am Ausgang 3 abgenommene Spannung wird dann einem Komparator

K zugeführt, dem gleichzeitig am anderen Eingang eine Referenzspannung in vorbestimmter Höhe zugeleitet wird. Während der Deintegrationsphase erscheint am Ausgang des Komparators K ein Signal, das einem Zähler Z zugeführt wird. Auf diesem Zähler wird gleichzeitig ein Taktsignal gegeben. Wenn ein A/D-Wandler verwendet wird, der eine Ausgangsklemme für ein solches Taktsignal hat so kann es dort abgenommen werden, jedoch ist auch ein externer Taktgenerator verwendbar. Solange das vom Komparator K liegende Signal anliegt, werden von diesem Zähler die Taktimpulse gezählt Wird nun der vorbestimmte Wert erreicht dann treten an den Ausgängen des Zählers Z Signale auf, die auf ein NAND-Gatter gegeben werden, das dann bei vorbestimmtem Zählerstand ebenfalls ein Signal abgibt Dieses Signal wird unmittelbar zur Anzeige der Meßbereichüberschreitung verwandt

Im folgenden wird eine praktische Ausführungsform der erfindungsgemäßen Schaltanordnung beschrieben. In Fig.2 ist eh Analogdigitalwandler A gezeigt Als Anaiogdigitaiwandier eignen sieh z. B. die Typen ICL 7106 und ICL 1707 von Intersil. Der Buffe.-ausgang 28 dieses A/D-Wandlers liefert das Eingangssignal für die Schaltung. An diesem Bufferausgang 28 tritt während der Deintegrationszeit t_x ein positives Signal auf, wenn dem A/D-Wandler eine positive Eingangsspannung zugeführt wird. Die Signale am Eingang 27 des A/D 27, der zum Integrationsteil des A/D-Wandlers führt, sowie die Signale am Ausgang 28 sind aus F i g. 2a und b ersichtlich. Werden dem A/D-Wandler negative Eingangssignale zugeführt dann sind auch die am Ausgang 28 auftretenden Signale negativ, entsprechen jedoch in ihrer Zeitdauer ebenfalls der Deintegrationsphase t_x.

Die bei 28 abgenommenen Signale werden nun über einen Widerstand R] einem Komparator KA zugeführt. Dem anderen Eingang des Komparators KA wird über einen Spannungsteiler, der aus den Widerständen R₂ und Ri besteht, eine Spannung zugeführt, die die Ansprechschwdle des Komparators KA bestimmt. Wenn vom Ausgang 28 ein positives Signal abgegeben wird, dann erscheint am Ausgang des Komparators KA das Signal 0. Gleichzeitig wird auch vom Ausgang 28 dem Komparator KB über den Widerstand R₁ das . Buffersignal zugeführt Der Komparator KB spricht nur auf negative Signale an und solche Signale werden ihm vom Ausgang des Komparators KA über die Diode D zugeführt. Gleichzeitig erhält der Komparator KB zme Referenzspannung, die von einem Spannungsteiler abgenommen wird, der aus den Widerständen R^ und Ri, besteht. Diese Referenzspannung bestimmt das Ansprechverhaiien des Komparators KB. Die Ausgangsspannungen der Komparatoren KA und KB sind in der Fig.2 und 2 dargestellt. R₂ und /?₅ sind an die -, Common-Klemme 32 des A/D-Wandlers A angeschlossen, die den Bezugspunkt für analoge Null Volt darstellt. Da der Signaleingang des Komparators KB invertierend ist, so geht das Ausgangssignal dieses Komparators KB während der Zeiten t_x auf logisch 1 und triggert _h mit seiner positiven Flanke das Toggle-Flip-Flop FFA. Wenn das Eingangssignal zum A/D-Wandler negativ ist, was beispielsweise auftreten kann, wenn Temperaturen gemessen werden und die Temperaturen von positiven zu negativen Werten übergehen, dann wird, wie oben tv ausgeführt, die Polarität der am Ausgang 28 abgegebenen Signale negativ. In diesem Fall spricht nur der Komparator KB mit seiner., invertierenden Eingang an.

während der Komparator KA nicht mehr getriggert wird, so daß sein Ausgang ständig auf logisch 1 liegt

Für die Deintegrationszeit t_x gibt nun der Komparator KA den Clear-Eingang des Zählers Z beispielsweise eines 12-bit-ZähIers frei und der Zähler beginnt die Taktimpulse zu zählen, die von der Ausgangsklemme 38 des A/D-Wandlers abgegeben werden. Diese Ausgangsklemme ist an einen Oszillator angeschlossen, der beispielsweise 50-kH-PuIse liefert Sollte keine geeigne-ΐυ te Ausgangsklemme für eine solche Frequenz vorhanden sein, dann kann auch ein extern angeordneter Oszillator Verwendung finden.

Der in diesem Ausführungsbeispiel angenommene 12-bit-ZähIer ist mit drei Ausgängen an das NAN Οι 3 Gatter NANDA angeschlossen. Diese Ausgänge entsprechen den binären Wertigkeiten 2⁸, T? und 2¹⁰. Bei Überschreiten des Zählstandes 256+512+1024=1792 liefert der Ausgang des Gatters NANDA den Takteingang des Flip-Flops FFB einmal pro Integra- >i> tionsphase ein negativ gehendes Signal, das in Fig.3f dargestellt ist.

Wenn nun Meßwerte gemessen werden, die innerhalb der vorgeschriebenen Meßwertgrenzen liegen, die im vorliegenden Fall als zwischen Null und einem Wert !5 liegend angesehen werden, der dem oben angegebenen Zählerstand entspricht, dann sind die Signale, die an den Klemmen 20 und 21 (Back Plane und Polarity) des A/D-Wandl!ers abgegeben werden, gegenphasig. Die Klemme 21 ist mit einem Eingang eines Exklusiv-

ODER-Gatters EX-OR 1 verbunden, ar. dessen anderem Eingang eine positive Spannung liegt. Der Ausgang des EX-OR 1 führt zu einem Eingang des Exklusiv-ODER-Gatters EX-OR 2, dessen anderer Eingang mit der Klemme 20 verbunden ist. Der Ausgang von

-, EX-OR 2 ist schließlich mit dem RESET-Eingang R des Flip-Flops FFB verbunden. Da das Exklusiv-ODER-Gatter EX-ORA invertierend wirkt, so liegt der Rücksetzeingang Rdes FFBzuf logisch 0. Mit /?=0 wird das FFB mh dem ersten log. 1 Pegel des TOGGLE Taktes am Setzeingang 5 des FFB gesetzt. Da kein RESET-Signal mit 7?=log. 1 folgt, bleibt der Ausgang des F~B auf log. 1.

Die Pulse am RESET-Eingang R des FFB sind in den F i g. 21 und 2p, die am SET-Eingang Sin der F ig. 2n und

, die am Ausgang Q des FFB in den F i g. 2g, 2n und 2q gezeigt.

Das Ausgangssignal des Exklusiv-ODER-Gatters EX-OR 3 ist daher gegenphasig zum Ausgangssignal der Klemme 21 und mit dem Ausgang des EX-OR 3 ist

ι ein Eingang der LCD/LED-Anzeige für das C-Symbol (Symbol für ⁰C) verbunden und dieses Symbol bleibt ständig sichtbar.

Wird der vorgesehene Wertebereich des Meßwertes nach ob°n überschritten, dann sind die Eingänge R und D (Üateneingang) des FFB gleich 0 und die positive Flanke des negativgehenden Gatters NANDA(F i g. 3f) bringt zusammen mit dem logischen Nuil-Pegel des TOGGLE-Taktes am Setzeingang S des FFB dessen Ausgang Q auf logisch 0. Dieser Zustand wird so lange gehalten, bis der Eeginn der positiven Phase des Taktsignals arr. Setzeingang Sdes FFBden Ausgang des FFB auf log. 1 zwingt. Der Dateneingang Dwird vender »Test«-Klemme 37 des A/D-Wandlers A abgenommen, der Digital-0 bedeutet.

Mit der nächsten Integrationsperiode wird der Ausgang Q des FFB nieder auf log. 0 gebracht. Der oben beschriebene Vorgang wiederholt sich, so daß der Q Ausgang toggelt.

Der verhältnismäßig langsame Ausgangstakt des FFB führt in Verbindung mit dem von der Klemme 21 abgenommenen Signal zu einem pulsierenden Signal am Ausgang des EX-OR-Gatters EX-OR3, das auf das C-Symbol der Anzeige einwirkt, dieses Symbol blinken läßt und damit eine Meßwertüberschreitung über den vorbestimmten Bereich anzeigt.

Tritt eine Meßgröße auf, die unterhalb des vorbestimmten Bereichs liegt, dann werden die an den Klemmen 20 und 21 auftretenden Signale des A/D-Wandlers ausgenutzt, die bei negativen Eingangsspannungen gleichphasig werden. Der Ausgang des Exklusiv-ODER-Gatters EXOR 1 geht auf log. I und wenn der Takt am Setzeingang des FFB auf log. 0 liegt, zwingt dies den ζί-Ausgang auf log. 0. Die dabei auftretenden Impulse sind aus F i g. 3k bis 2q ersichtlich. Sobald der Setzeingang 5des FFB, der dominierend ist, wieder auf log. 1 geht, wird das Flip-Flop FFB erneut gesetzt, d.h. sein (^-Ausgang geht auf log. 1. Dieser Vorgang wiederholt sich und das C-Symbol der LCU beginnt wieder zu blinken.

Die hier beschriebene Schaltung kann leicht durch einen weiteren Schaltungsteil ergänzt werden, der z. B. zur Anzeige einer zu geringen Batteriespannung dient. Diese Batteriespannung wird über den Spannungsteiler R₇ und Rs gemessen und mit einer stabilisierten Spannung verglichen. Die beiden Spannungen werden dem Komparator KC zugeführt und wenn die Batteriespannung einen vorgegebenen Wert überschreitet, dann geht der Ausgang des Komparators KC auf log. 1 und schaltet den vom Flip-Flop FFA herrührenden TOGGLE-Ausgang über das NAND-Gatter NAND B auf den Eingang des Exklusiv-ODER-Gatters EX-ORA, dessen Ausgang auf den Doppelpunkt der LCD-Anzeige einwirkt. Da am zweiten Eingang dieses EX-OR 4 der durch EX-OR 1 invertierte Ausgang der Klemme 21 des A/D-Wandlers liegt, läßt sich am Ausgang dieses Gatters EX-OR 4 ein periodisches Signal gewinnen, das den Doppelpunkt zum Blinken bringt.

Die Vorteile der erfindungsgemäßen Schaltanordnung liegen einerseits im einfachen Schaltungsaufbau und andererseits im geringen Leistungsverbrauch, was sich besonders bei Batteriegeräten günstig bemerkbar macht. Die einzelnen Schaltelemente, wie beispielsweise die Komparatoren KA, KB und KC, die Flip-Flops FFA und FFB, die NAND-Gatter NANDA und NANDB sowie die Exklusiv-ODER-Verknüpfungsglieder EXOR 1 bis EXOR4 können jeweils zu integrierten Einheiten zusammengefaßt werden.

Für die Ziffernanzeige wird vorzugsweise eine LCD-Anzeige Verwendung finden.

Für die Eingänge zum A/D-Wandler können die zur Verarbeitung von Meßfühlersignalen üblichen Schaltungen verwendet werden ebenso wie für eine Spannungsstabiliserung.

Zusätzlich zum Komparator KC können weitere Komparatoren in sinngemäßer Schaltung verwendet werden, die Grenzwerte anzeigen.

Hierzu 4 Blatt Zeichnungen

Claims (9)

Patentansprüche:

1. Schaltanordnung zum Ermitteln von Ober- oder Unterschreitungen von MeBwertbereichen eines Analogdigitalwandlers durch Ausnutzung des impulsbreitengesteuerten Ausgangssignals seines Eingangsverstärkers, über den zeitweise ein Referenzsignal auf einen Integrationskondensator geführt wird, unter Verwendung mindestens eines !Comparators und einer Zähleinrichtung, dadurch gekennzeichnet, daß der Ausgang des Eingangsverstärkungsteils (2) des Analogdigitalwandlers (A) mit einem Eingang eines Komparator (KA) verbunden ist, dessen anderer Eingang an eine Referenzspannungsquelle (32) angeschlossen ist, und daß der Ausgang dieses !Comparators (KA) mit einem Eingang eines Zählers (Z) verbunden ist, an dessen anderem Eingang der Ausgang eines Taktfrequenzgenerators liegt, und daß an wenigstens einen Ausgang des Zählers (Z) ein NAND- oder NOR-Gatter angeschlossen ist, dessen Ausgangssignai das Signai für die Über- oder Unterschreitung des Meßwertbereichs darstellt.

2. Schaltanordnung nach Anspruch I, dadurch gekennzeichnet, daß mehrere Ausgänge des Zählers (Z), vorzugsweise drei Ausgänge, dem nachgeschalteten NAND- oder NOR-Gatter zugeführt werden.

3. Schaltanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Komparator (K) ein invertierender Schmitt-Trigger ist.

4. Schaltanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Komparator (K) ein nicht-invertierender Schmitt-Trigger ist.

5. Schaltanordnung nach Anspruch 3 oder 4, dadurch gekennzeichnet, daP der Schmitt-Trigger mit oder ohne Hysterese arbeuet.

6. Schaltanordnung nach Anspruch 1 bis 5, dadurch gekennzeichnet, daß der Zähler (Z) ein N-bit vor- oder rückwärts zählender Zähler ist.

7. Schaltanordnung nach Anspruch 6, dadurch gekennzeichnet, daß das Zähltakttor des Zählers (Z) integriert ist.

8. Schaltanordnung nach Anspruch 6, dadurch gekennzeichnet, daß das Zähltakttor des Zählers (Z) ein externes Zähltakttor ist.

9. Schaltanordnung nach einem der vorhergehenden Ansprüche, gekennzeichnet durch einen weiteren Komparator (KC), dessen einer Eingang mit einem die Batteriespannung teilenden Spannungsteiler (Ri, Rt) und dessen anderer Eingang mit einer stabilisierten Spannungsquelle verbunden ist, während der Aurgang dieses Komparators (KC) mit einem NAND-Gatter NANDB verbunden ist, dessen anderer Eingang vom Ausgang des Flip-Flops FFA versorgt wird und der Ausgang des NAND-Gatters NANDB mit dem Eingang eines Exklusiv-ODER-Gatters EX-OR 4 verbunden ist, dessen anderer Eingang mit dem Ausgang des Exklusiv-ODER-Gatters EX-OR1 verbunden ist und der Ausgang des EX-OR 4 mit einem Eingang einer Leuchtanzeigeeinrichtung verbunden ist.