DE2804525A1 - Verfahren zur herstellung eines transistors im verband einer monolithisch integrierten halbleiterschaltung - Google Patents

Verfahren zur herstellung eines transistors im verband einer monolithisch integrierten halbleiterschaltung

Info

Publication number
DE2804525A1
DE2804525A1 DE19782804525 DE2804525A DE2804525A1 DE 2804525 A1 DE2804525 A1 DE 2804525A1 DE 19782804525 DE19782804525 DE 19782804525 DE 2804525 A DE2804525 A DE 2804525A DE 2804525 A1 DE2804525 A1 DE 2804525A1
Authority
DE
Germany
Prior art keywords
doping
zone
transistor
mask
base zone
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19782804525
Other languages
German (de)
English (en)
Other versions
DE2804525C2 (https=
Inventor
Wolfgang Dr Werner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens Corp
Original Assignee
Siemens Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Corp filed Critical Siemens Corp
Priority to DE19782804525 priority Critical patent/DE2804525A1/de
Publication of DE2804525A1 publication Critical patent/DE2804525A1/de
Application granted granted Critical
Publication of DE2804525C2 publication Critical patent/DE2804525C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/60—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of BJTs
    • H10D84/65—Integrated injection logic
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/40—Vertical BJTs
    • H10D10/421—Vertical BJTs having both emitter-base and base-collector junctions ending at the same surface of the body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/125—Shapes of junctions between the regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P76/00—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
    • H10P76/40—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials

Landscapes

  • Bipolar Transistors (AREA)
DE19782804525 1978-02-02 1978-02-02 Verfahren zur herstellung eines transistors im verband einer monolithisch integrierten halbleiterschaltung Granted DE2804525A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19782804525 DE2804525A1 (de) 1978-02-02 1978-02-02 Verfahren zur herstellung eines transistors im verband einer monolithisch integrierten halbleiterschaltung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19782804525 DE2804525A1 (de) 1978-02-02 1978-02-02 Verfahren zur herstellung eines transistors im verband einer monolithisch integrierten halbleiterschaltung

Publications (2)

Publication Number Publication Date
DE2804525A1 true DE2804525A1 (de) 1979-08-16
DE2804525C2 DE2804525C2 (https=) 1989-09-14

Family

ID=6031016

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19782804525 Granted DE2804525A1 (de) 1978-02-02 1978-02-02 Verfahren zur herstellung eines transistors im verband einer monolithisch integrierten halbleiterschaltung

Country Status (1)

Country Link
DE (1) DE2804525A1 (https=)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0107851A1 (en) * 1982-10-29 1984-05-09 Tektronix, Inc. Manufacture of semiconductor devices by the planar method

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4067037A (en) * 1976-04-12 1978-01-03 Massachusetts Institute Of Technology Transistor having high ft at low currents

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4067037A (en) * 1976-04-12 1978-01-03 Massachusetts Institute Of Technology Transistor having high ft at low currents

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0107851A1 (en) * 1982-10-29 1984-05-09 Tektronix, Inc. Manufacture of semiconductor devices by the planar method

Also Published As

Publication number Publication date
DE2804525C2 (https=) 1989-09-14

Similar Documents

Publication Publication Date Title
DE3780369T2 (de) Verfahren zum herstellen einer halbleiterstruktur.
DE3587231T2 (de) Verfahren zum herstellen einer dmos-halbleiteranordnung.
EP0036634B1 (de) Verfahren zur Herstellung einer bipolaren Transistorstruktur
DE1589810C3 (de) Passiviertes Halbleiterbauelement und Verfahren zu seiner Herstellung
EP0010633B1 (de) Verfahren zur Herstellung sehr schmaler Dosierungsgebiete in einem Halbleiterkörper sowie Verwendung dieses Verfahrens bei der Erzeugung von voneinander isolierten Halbleiterkörperbereichen, Bipolar-Halbleiteranordnungen, integrieten Injektionslogikschaltungen und doppelt diffundierten FET-Halbleiteranordnungen
DE2317577C2 (de) Verfahren zur Herstellung dielektrisch isolierter Halbleiteranordnungen
DE3245064C2 (https=)
DE69020708T2 (de) Verfahren zur Herstellung von biMOS-Halbleiterbauelementen mit verbesserter Schnelligkeit und Zuverlässigkeit.
DE3334337A1 (de) Verfahren zur herstellung einer integrierten halbleitereinrichtung
DE2744059A1 (de) Verfahren zur gemeinsamen integrierten herstellung von feldeffekt- und bipolar-transistoren
DE4116690A1 (de) Elementisolationsaufbau einer halbleitereinrichtung und verfahren zur herstellung derselben
DE68917434T2 (de) Halbleiteranordnung mit veminderter parasitischer Kapazität und Verfahren zu ihrer Herstellung.
DE2928923A1 (de) Halbleitervorrichtung
DE2729973C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE3788120T2 (de) Verfahren zur herstellung gestapelter mos-strukturen.
DE2420239A1 (de) Verfahren zur herstellung doppelt diffundierter lateraler transistoren
DE69924338T2 (de) Verfahren zur herstellung von halbleiterbauelementen mit einem graben-gate
DE2510593C3 (de) Integrierte Halbleiter-Schaltungsanordnung
DE2615754A1 (de) Aus einem substrat und einer maske gebildete struktur und verfahren zu ihrer herstellung
DE2449012A1 (de) Verfahren zur herstellung von dielektrisch isolierten halbleiterbereichen
DE19900610A1 (de) Leistungshalbleiterbauelement mit halbisolierendem polykristallinem Silicium und Herstellungsverfahren hierfür
DE3688711T2 (de) Integrierte Halbleiterschaltungsanordnung und Verfahren zu ihrer Herstellung.
DE3133548C2 (https=)
DE10138648A1 (de) Verfahren zum parallelen Herstellen eines MOS-Transistors und eines Bipolartransistors
DE3915634C2 (de) Verfahren zur Herstellung eines Bipolar-Transistors mit einer miniaturisierten Emitterschicht

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee