DE2731221A1 - METHOD FOR MANUFACTURING SEMICONDUCTOR BODIES - Google Patents
METHOD FOR MANUFACTURING SEMICONDUCTOR BODIESInfo
- Publication number
- DE2731221A1 DE2731221A1 DE19772731221 DE2731221A DE2731221A1 DE 2731221 A1 DE2731221 A1 DE 2731221A1 DE 19772731221 DE19772731221 DE 19772731221 DE 2731221 A DE2731221 A DE 2731221A DE 2731221 A1 DE2731221 A1 DE 2731221A1
- Authority
- DE
- Germany
- Prior art keywords
- depressions
- output disk
- nickel
- chromium
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims description 61
- 238000000034 method Methods 0.000 title claims description 43
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 238000005530 etching Methods 0.000 claims description 14
- 238000005275 alloying Methods 0.000 claims description 11
- 229910052751 metal Inorganic materials 0.000 claims description 11
- 239000002184 metal Substances 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 8
- 238000000576 coating method Methods 0.000 claims description 6
- 239000011248 coating agent Substances 0.000 claims description 5
- 239000000126 substance Substances 0.000 claims description 5
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 4
- 229910052750 molybdenum Inorganic materials 0.000 claims description 4
- 239000011733 molybdenum Substances 0.000 claims description 4
- 230000000087 stabilizing effect Effects 0.000 claims description 4
- 230000008021 deposition Effects 0.000 claims description 3
- 238000007496 glass forming Methods 0.000 claims description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 239000010931 gold Substances 0.000 claims description 3
- 230000001681 protective effect Effects 0.000 claims description 3
- 230000005855 radiation Effects 0.000 claims description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 239000010937 tungsten Substances 0.000 claims description 3
- 238000007740 vapor deposition Methods 0.000 claims description 3
- 229910000531 Co alloy Inorganic materials 0.000 claims description 2
- KGWWEXORQXHJJQ-UHFFFAOYSA-N [Fe].[Co].[Ni] Chemical compound [Fe].[Co].[Ni] KGWWEXORQXHJJQ-UHFFFAOYSA-N 0.000 claims description 2
- 238000005553 drilling Methods 0.000 claims description 2
- 239000004922 lacquer Substances 0.000 claims description 2
- 229910052715 tantalum Inorganic materials 0.000 claims description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 2
- -1 Aluminum-silver Chemical compound 0.000 claims 3
- 230000007704 transition Effects 0.000 claims 2
- 229910018487 Ni—Cr Inorganic materials 0.000 claims 1
- QRRWWGNBSQSBAM-UHFFFAOYSA-N alumane;chromium Chemical compound [AlH3].[Cr] QRRWWGNBSQSBAM-UHFFFAOYSA-N 0.000 claims 1
- PBKYWJHTOHRLDS-UHFFFAOYSA-N chromium nickel Chemical compound [Cr].[Ni].[Ni] PBKYWJHTOHRLDS-UHFFFAOYSA-N 0.000 claims 1
- VNNRSPGTAMTISX-UHFFFAOYSA-N chromium nickel Chemical compound [Cr].[Ni] VNNRSPGTAMTISX-UHFFFAOYSA-N 0.000 claims 1
- GHZFPSVXDWJLSD-UHFFFAOYSA-N chromium silver Chemical compound [Cr].[Ag] GHZFPSVXDWJLSD-UHFFFAOYSA-N 0.000 claims 1
- 238000010276 construction Methods 0.000 claims 1
- 238000013467 fragmentation Methods 0.000 claims 1
- 238000006062 fragmentation reaction Methods 0.000 claims 1
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 12
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 6
- 229910052759 nickel Inorganic materials 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 4
- 230000000873 masking effect Effects 0.000 description 4
- 238000004381 surface treatment Methods 0.000 description 4
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000002679 ablation Methods 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000007373 indentation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
- G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Description
Die Erfindung betrifft ein Verfahren zum Herstellen von Halbleiterkörpern mit den Merkmalen des Oberbegriffs des Anspruchs 1.The invention relates to a method for producing semiconductor bodies with the features of the preamble of claim 1.
Es ist ein Verfahren bekannt, bei dem eine Ausgangsscheibe aus halbleitendem Material, in der durch wenigstens einen Diffusionsprozess eine Schichtenfolge mit mindestens einem pn-Ubergang erzeugt wurde, durch Aufdampfen oder Abscheiden metallischer Schichten mit Überzügen zur Kontaktierung versehen und anschließend z.B. durch Ätzen in tablettenfö'rmige Halbleiterkörper kleinerer Flächenausdehnung zerteilt wird, und bei dem danach an den erzielten Halbleiterkörpern in Einzelbehandlung weitere Verfahrensschritte, z.B. in der Folge Anlegieren einer Trägerplatte beispielsweise aus Molybdän oder Wolfram, als Facettieren bezeichnetes Abschrägen der Randzone der Scheibe beispielsweise durch Schleifen und/oder Ätzen und Passivieren der Halbleiteroberfläche im Bereich der abgeschrägten Randzone, durchgeführt werden.A method is known in which an output disk made of semiconducting Material in which a layer sequence with at least one pn junction was produced by at least one diffusion process Vapor deposition or deposition of metallic layers with coatings for contacting and is then divided into tablet-shaped semiconductor bodies with a smaller surface area, e.g. by etching, and in the subsequent individual treatment of the semiconductor bodies obtained, e.g. subsequent alloying of a carrier plate for example made of molybdenum or tungsten, beveling the edge zone of the disk, for example by grinding and / or etching and passivating the semiconductor surface in the area of beveled edge zone.
Dieses Verfahren zeigt verschiedene Nachteile. So beginnt mit dem Legieren der Trägerplatte eine aufwendige Einzelbehandlung. Weiter hat das Facettieren der Halbleiterkörper einen unerwünscht hohen Verlust an aktiver Fläche zur Folge. Die kegeistumpfförmige Ausbildung der Halbleiterkörper bringt es ferner mit sich, daß bei deren Weiterverarbeitung die Facettenkante an der Scheibenfläche mit größerer Ausdehnung ausbricht. Außerdem entstehen durch das Ätzen der mit Kontaktmetallschichten versehenen Halbleiterkörper Rückstände, die sich als Verunreinigungen auf der Halbleiteroberfläche ablagern und die elektrischen Eigenschaften beeinträchtigen. Auch ist beim Schleifen der Fa-This method has several disadvantages. This is how alloying begins the carrier plate requires a complex individual treatment. Furthermore, the faceting of the semiconductor body has an undesirably high loss in the active area. The frustoconical formation of the Semiconductor bodies also mean that, when they are further processed, the facet edge on the wafer surface is larger breaks out. In addition, the etching of the semiconductor body provided with contact metal layers results in residues that turn out to be Deposit impurities on the semiconductor surface and impair the electrical properties. When sanding the fa-
809885/0028809885/0028
cette eine gleichmäßige Ausbildung der Randabschrägung längs des gesamten Umfangs nicht gewährleistet. Schließlich können, wenn das Facettieren durch Schleifen erfolgt, nur Halbleiterkörper mit runder Flächenform hergestellt werden, weil das Schleifen der Facette bei Halbleiterkörpern mit vieleckförmiger Fläche nicht in gewünschter Weise durchfuhrbar ist. Dadurch wird aber die Halbleiterausgangsscheibe nicht optimal genutzt.cette a uniform formation of the bevel along the entire length Scope not guaranteed. After all, if that can Faceting is done by grinding, only semiconductor bodies with a round surface shape can be produced because the facet is ground at Semiconductor bodies with a polygonal area not in the desired manner is feasible. As a result, however, the semiconductor output slice is not used optimally.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zum Herstellen von Halbleiterkörpern zu schaffen, bei dem die verfügbare Fläche der . Halbleiterausgangsscheibe bei größter Ausbeute in günstigste Flächenformen der vorgesehenen Halbleiterkörper zerteilt wird, bei dem der Verlust an aktiver Fläche bei jedem der vorgesehenen Halbleiterkörper minimal ist, bei dem weiter eine an allen Stellen der Randzone jedes Halbleiterkörpers gleichmäßige Ausbildung der Abschrägung gewährleistet ist, und bei dem es möglich ist, die nach der bisherigen Methode vorgesehenen Verfahrensschritte der Einzelbehandlung der Halbleiterkörper bereits an der Ausgangsscheibe durchzufuhren.The invention is based on the object of a method for manufacturing of semiconductor bodies in which the available area of the. Semiconductor output slice with the highest yield in the most favorable surface shapes the intended semiconductor body is divided, in the case of which the loss of active area in each of the intended semiconductor bodies is minimal, in which further a uniform formation of the bevel is ensured at all points of the edge zone of each semiconductor body is, and in which it is possible to use the method steps of the individual treatment of the semiconductor bodies provided according to the previous method to be carried out on the output disc.
Die Lösung der Aufgabe besteht in einem Verfahren der eingangs erwähnten Art mit den im Anspruch 1 genannten kennzeichnenden Merkmalen. Weitere kennzeichnende Merkmale sind in den Ansprüchen 2 bis 16 aufgeführt.The object is achieved in a method of the type mentioned at the beginning Kind with the characterizing features mentioned in claim 1. Further characterizing features are listed in claims 2 to 16.
Anhand der in den Figuren 1 bis 4 dargestellten Ausfuhrungsbeispiele wird das Verfahren nach der Erfindung aufgezeigt und erläutert. Figur zeigt ein Schema des Verfahrensablaufs, Figur 2 im Querschnitt einen Ausschnitt aus einer Ausgangsscheibe mit einer einen pn-übergang aufweisenden Schichtenfolge sowie mit der Anordnung und dem Verlauf der Vertiefungen zur Oberflächenbehandlung und der Trennkerben, Figur 3 in gleicher Darstellung zwei durch spezielle Maskierungs- und Diffusionsprozesse in der Ausgangsscheibe nebeneinander angeordnete Schichtenfol- On the basis of the exemplary embodiments shown in FIGS the method according to the invention is shown and explained. Figure shows a scheme of the process sequence, Figure 2 in cross section one Section from an output slice with a layer sequence having a pn junction and with the arrangement and the course of the Depressions for surface treatment and the separating notches, FIG. 3 shows two layers of layers arranged next to one another in the starting sheet by means of special masking and diffusion processes.
809886/0021809886/0021
gen unterschiedlicher Struktur, ebenfalls mit Vertiefungen und Trennkerben, und Figur 4 ein Zerteilungsmuster fUr eine Ausgangsscheibe zur Erzielung von Halbleiterkörpern unterschiedlicher Flächenform bei optimaler Flächennutzung. FUr gleiche Teile sind in entsprechenden Figuren jeweils gleiche Bezeichnungen gewählt.different structures, also with indentations and separating notches, and FIG. 4 shows a division pattern for an output slice to achieve semiconductor bodies of different surface shapes with an optimal one Land use. The same designations are chosen for the same parts in the corresponding figures.
Entsprechend dem Schema nach Figur 1 wird eine großflächige Ausgangsscheibe aus Halbleitermaterial mit wenigstens einen pn-Übergang einschließenden, schichtförmigen Zonen unterschiedlicher Leitfähigkeit verwendet, wie sie in den Figuren 2 und 3 im Querschnitt gezeigt ist. Auf einer weiterhin als Oberseite bezeichneten Scheibenseite werden in sich geschlossene, grabenförmige Vertiefungen 5 angebracht, wie sie z.B. in Figur 2 dargestellt sind. Jede der Vertiefungen 5 dient zur Oberflächenbehandlung eines der vorgesehenen Halbleiterkörper. Die Vertiefungen 5 sind z.B. nuten- oder keilförmig ausgebildet und erstrecken sich wenigstens durch die äußere Leitfähigkeitszone und die angrenzende pn-Übergangsfläche S hindurch, so daß der pn-Übergang jeweils innerhalb jeder Vertiefung 5 freiliegt und mit einem isolierenden und stabilisierenden Überzug abgedeckt werden kann. Bei entsprechender Schichtenfolge nimmt mit der Neigung der zum Zentrum der umschlossenen Fläche gerichteten Seite jeder Vertiefung 5 unter der Wirkung einer Sperrspannung die Ausdehnung der Raumladungszone im Bereich des Austritts des pn-Übergangs an die Oberfläche und dadurch die Sperrfähigkeit zu.According to the scheme of Figure 1, a large-area output disk made of semiconductor material with at least one pn junction including, layered zones of different conductivity are used, as shown in FIGS. 2 and 3 in cross section. Closed, trench-shaped depressions 5, like them, are made on a side of the disk, which is also referred to as the upper side are shown in Figure 2, for example. Each of the depressions 5 is used for surface treatment one of the intended semiconductor bodies. The recesses 5 are, for example, groove-shaped or wedge-shaped and extend at least through the outer conductivity zone and the adjacent pn junction area S through, so that the pn junction within each recess 5 is exposed and can be covered with an insulating and stabilizing coating. With a corresponding sequence of layers increases with the inclination of the side facing the center of the enclosed area of each recess 5 under the action of a reverse voltage the expansion of the space charge zone in the area of the exit of the pn junction to the surface and thereby the blocking capability.
Die Vertiefungen 5 werden so angebracht, daß jede, als in sich geschlossene Rille, jeweils die aktive Fläche eines vorgesehenen Halbleiterkörpers gewünschter Größe ganz umschließt, und daß noch ein Abstand zur Trennzone zwischen aneinandergrenzenden Halbleiterkörpern verbleibt.The wells 5 are attached so that each, as self-contained Groove, in each case completely enclosing the active surface of an intended semiconductor body of the desired size, and that there is still a distance from the separation zone remains between adjacent semiconductor bodies.
809885/0028809885/0028
Anzahl und Verlauf der Vertiefungen 5 werden daher durch die Zerteilung der Ausgangsscheibe in Halbleiterkörper gewünschter Flächenform und Flächenausdehnung bestimmt. Die Vertiefungen können jeweils runden und/oder vieleckigen Verlauf haben. Ihre Herstellung kann durch Maskieren und Ätzen, durch Ultraschallbohren und Nachätzen oder durch Laserstrahlung erfolgen. Im Falle einer mechanischen Abtragung oder im Falle der Anwendung der Lasertechnik ist ein Nachätzprozeß zur Beseitigung von Verunreinigungen und/oder Gitterstörungen erforderlich.The number and course of the depressions 5 are therefore determined by the division the output slice in semiconductor body of the desired surface shape and Area determined. The depressions can each have a round and / or polygonal course. They can be made by masking and etching, by ultrasonic drilling and etching or by laser radiation take place. In the case of mechanical ablation or in the case of the use of laser technology, a post-etching process is necessary to remove Impurities and / or grid defects required.
In einem anschließenden Verfahrensschritt werden die Vertiefungen 5 wenigstens bis zur Abdeckung des pn-Übergangs mit einer isolierenden und stabilisierenden Substanz 7 gefüllt. Dazu können an sich bekannte, glasbildende Substanzen oder bekannte Schutzlacke verwendet werden. Die ersteren werden bei Temperaturen von etwa 700 bis 800 C aufgeschmolzen, die letzteren vorzugsweise in flüssigem Zustand aufgebracht und meist durch Temperaturbehandlung ausgehärtet.In a subsequent process step, the depressions 5 Filled with an insulating and stabilizing substance 7 at least up to the covering of the pn junction. For this purpose, known per se, glass-forming substances or known protective lacquers can be used. The former are melted at temperatures of around 700 to 800 C, the latter preferably applied in a liquid state and usually cured by heat treatment.
Durch die Erfindung wird erreicht, daß sämtliche vorgesehenen Halbleiterkörper noch im Verband in der Ausgangsscheibe unter gleichen Verfahrensbedingungen und besonders rationell mit einem schutzenden Oberflächen-Überzug versehen werden, so daß weitere Verfahrensschritte keinen schädlichen Einfluß auf den Oberflächenzustand und damit auf das Betriebsverhalten der Halbleiterkörper haben können.The invention achieves that all semiconductor bodies provided still in the bandage in the starting disc under the same process conditions and particularly efficiently with a protective surface coating are provided so that further process steps have no detrimental effect on the surface condition and thus on the operating behavior the semiconductor body can have.
Die Glaspassivierung der Halbleiteroberfläche der vorgesehenen Halbleiterkörper ermöglicht es ferner, anschließend Legierungsprozesse an der Ausgangsscheibe zur Befestigung des Halbleitermaterials auf Trägerplatten und/oder zur Herstellung von Kontaktschichten auf den Halbleiterkörpern durchzufuhren, ohne daß vorausgegangene Maßnahmen unwirksam und/oderThe glass passivation of the semiconductor surface of the intended semiconductor body It also enables subsequent alloying processes on the starting wafer for fastening the semiconductor material to carrier plates and / or to produce contact layers on the semiconductor bodies without previous measures being ineffective and / or
809865/0028809865/0028
Eigenschaften des Halbleitermaterials oder anderer Materialien ungünstig beeinflußt werden. Ist nach der Oberflächenstabilisierung die Befestigung auf Trägerplatten vorgesehen, so können solche aus Molybdän, Wolfram, Tantal oder einer an sich bekannten Eisen-Nickel-Kobalt-Legierung durch Legieren Über eine Zwischenschicht, z.B. aus Aluminium, auf beiden Seiten der Ausgangsscheibe 1 befestigt werden. Dabei wird z.B. die Oberseite mit Trägerplatten von jeweils der aktiven Fläche der vorgesehenen Halbleiterkörper entsprechender Ausdehnung und die gegenüberliegende Unterseite mit einer durchgehenden Trägerplatte versehen. Die Materialien und Verfahrenstemperaturen zur Legierungsbildung werden so gewählt, daß die Glasfüllung der Vertiefungen nicht beeinträchtigt wird. Beispielsweise wird die glasbildende Schicht bei ca. 800 C aufgebracht, und der Legierungsprozeß zur Anbringung einer Trägerplatte aus Molybdän Über eine Silberschicht bie ca. 700°C durchgeführt. Es können jedoch auch auf der Unterseite der Ausgangsscheibe 1 Übereinstimmend mit der Oberseite Trägerplatten in entsprechender Anzahl und mit entsprechender Flächenausdehnung befestigt werden.Properties of the semiconductor material or other materials are unfavorable to be influenced. If, after surface stabilization, it is intended to be attached to carrier plates, those made of molybdenum, Tungsten, tantalum or a known iron-nickel-cobalt alloy by alloying over an intermediate layer, e.g. made of aluminum, be fastened on both sides of the output disk 1. For example, the upper side of the active surface of the intended Semiconductor body of corresponding expansion and the opposite Provided the underside with a continuous carrier plate. The materials and process temperatures for alloy formation are so chosen so that the glass filling of the wells is not impaired will. For example, the glass-forming layer is applied at approx. 800 C, and the alloying process for attaching a carrier plate is carried out Molybdenum Passed through a layer of silver at approx. 700 ° C. It can but also on the underside of the output disk 1 in the same way with the upper side carrier plates are attached in the appropriate number and with a corresponding surface area.
Anstelle von oder zusätzlich zu Trägerplatten kann die Ausgangsscheibe auch mit Kontaktmetallschichten versehen werden, z.B. mit Teilschichten aus Aluminium und Silber, aus Nickel, Chrom und Nickel, aus Chrom und Aluminium, aus Chrom, Aluminium und Nickel, aus Aluminium, Chrom und Nickel, aus Nickel und Chrom und aus Silber und Chrom. Diese Schichtenfolgen werden in bekannter Weise durch Abscheiden oder Aufdampfen aufgebracht und bedarfsweise auch in einem anschließenden Legierungsprozeß zu einer besonders fest haftenden Kontaktschicht mit dem Halbleitermaterial verbunden. Soweit es sich dabei um Schichten aus nicht ätzbeständigen Materialien handelt, muß die Ausgangsscheibe zum Zerteilen in Halbleiterkörper mit einem ätzfesten Überzug versehen werden, der das entsprechende Zerteilmuster aufweist.Instead of or in addition to carrier plates, the output disk can also be provided with contact metal layers, e.g. with partial layers of aluminum and silver, of nickel, chromium and nickel, of chromium and Aluminum, made of chrome, aluminum and nickel, made of aluminum, chrome and Nickel, made of nickel and chrome and made of silver and chrome. These layer sequences are applied in a known manner by deposition or vapor deposition and, if necessary, also in a subsequent alloying process to form a particularly firmly adhering contact layer with the semiconductor material tied together. As far as these are layers made of non-etch-resistant materials, the starting disk must be cut up be provided in semiconductor bodies with an etch-resistant coating which has the corresponding dicing pattern.
-10--10-
808885/002·808885/002
Wird eine ätzbeständige Kontaktschicht aus Gold, beispielsweise über eine Zwischenschicht aus Nickel, aufgebracht, so ist wegen der bekanntlich hohen Diffusionsneigung von Gold in Silizium bei hohen Temperaturen ein Legierungsprozess nicht möglich.If an etch-resistant contact layer made of gold, for example over An intermediate layer of nickel is applied because of the known high diffusion tendency of gold in silicon at high temperatures an alloying process is not possible.
Nach der Befestigung von Trägerplatten und/oder Kontaktschichten auf der Ausgangsscheibe 1 wird diese in Halbleiterkörper kleinerer und gewünschter Flächenform und Flächenausdehnung zerteilt. Dabei sind verschiedene Prozesse möglich. Bei einer einfachen Flächenstruktur für Kleinflächenelemente mit z.B. rechteckiger Flächenform und mit gleicher Flächenausdehnung wird die Scheibe beispielsweise in einer Gattervorrichtung durch Sägen von der Unterseite aus zertrennt, wobei der Abstand der Sägeblätter dadurch bestimmt wird, daß das Durchtrennen gezielt zwischen parallelen Abschnitten benachbarter Vertiefungen erfolgt.After the attachment of carrier plates and / or contact layers on the output disk 1, this is divided into semiconductor bodies of smaller and desired surface shape and area. There are several Processes possible. With a simple surface structure for small surface elements with e.g. rectangular surface shape and with the same Area, the pane is cut, for example in a gate device, by sawing from the underside, with the distance of the saw blades is determined by the fact that the severing takes place in a targeted manner between parallel sections of adjacent depressions.
Bei Anwendung der Lasertechnik kann die Ausgangsscheibe durch besondere Steuereinheiten für die Strahlführung auch nach komplizierteren Trennstrukturen in Elemente mit unterschiedlicher Flächenform und Flächenausdehnung zerteilt werden. Ist dabei für den Laserstrahl zum Durchtrennen ein zu hoher Energiebedarf notwendig, so kann zunächst mittels Laserstrahlung eine Unterteilung der Ausgangsscheibe und anschließend mittels Ätzbehandlung das Durchtrennen derselben erfolgen. In diesem Fall und bei nicht ätzbeständigen Kontaktmetallen ist vorausgehend ein Maskierungsprozeß erforderlich.When using laser technology, the output disc can be made by special Control units for beam guidance even after more complicated separating structures in elements with different surface shapes and areas be divided. If too high an energy requirement is necessary for the laser beam to cut through, then laser radiation can first be used a subdivision of the starting wafer and then the severing of the same by means of an etching treatment. In this case and in the case of non-etch-resistant contact metals, there is a masking process beforehand necessary.
Schließlich kann die Zerteilung der Ausgangsscheibe auch durch Ätzen erfolgen. Dazu muß in einem vorbereitenden Verfahrensschritt durch Mas-Finally, the starting slice can also be divided up by etching take place. For this purpose, in a preparatory process step, by mass
- 11 -- 11 -
809885/0028809885/0028
.kieren ein entsprechendes Ätzmuster aufgebracht werden. Die Ätztechnik ermöglicht es heute, relativ schmale Ätzgräben 6 als Trennkerben zu erzielen..kieren a corresponding etching pattern can be applied. The etching technique makes it possible today to achieve relatively narrow etched trenches 6 as separating notches.
Aus der Darstellung in Figur 2 ist die Bearbeitung einer Ausgangsscheibe nach dem erfindungsgemäßen Verfahren zu erkennen. Eine großflächige Scheibe 1 besteht aus einer Schichtenfolge mit zwei äußeren, hochdotierten Zonen 2, 4 entgegengesetzten Leitungstyps und einer mittleren niedrig dotierten Zone 3 vom Leitungstyp der oberen äußeren Zone. Zwischen den Zonen 3 und 4 verläuft durchgehend der pn-Übergang S. Von der Oberseite der Scheibe 1 aus werden nach bestimmtem Flächenmuster Vertiefungen 5, beispielsweise in Form eines annähernd gleichschenkligen Dreiecks, in der Schichtenfolge derart erzeugt, daß die äußere und die mittlere Zone 2 vollständig durchsetzt werden und darüberhinaus die pn-Ubergangsfläche S noch durchbrochen wird. Die Vertiefungen 5 werden so angeordnet, daß zwischen den benachbarten Vertiefungen aneinandergrenzender Halbleiterkörper eine Zone ausreichender Breite zum Durchgriff der Trennkerbe 6 verbleibt. Nach der Ausbildung der Vertiefungen werden dieselben mit einer isolierenden und stabilisierenden Substanz 7 gefüllt. Weiter wird innerhalb der von je einer Vertiefung 5 umschlossenen Fläche eine Kontaktmetallschicht 12 und auf der gegenüberliegenden Seite der Ausgangsscheibe durchgehend oder zumindest in übereinstimmenden Flächenabschnitten eine Kontaktmetallschicht 14, beispielsweise bestehend aus den Teilschichten 14a und 14b aufgebracht. Im Anschluß daran werden gemäß der vorgeschriebenen Trennstruktur Trennkerben 6 erzeugt, welche die Scheibe vollständig durchsetzen und zwischen benachbarten Vertiefungen 5 austreten.The illustration in FIG. 2 shows the machining of an output disk to be recognized by the method according to the invention. A large-area disk 1 consists of a sequence of layers with two outer, highly doped ones Zones 2, 4 of the opposite conductivity type and a middle, lightly doped zone 3 of the conductivity type of the upper outer zone. Between Zones 3 and 4 run through the pn junction S. From the top the disc 1 are made of recesses 5 according to a certain surface pattern, for example in the form of an approximately isosceles triangle, generated in the layer sequence in such a way that the outer and the middle zone 2 are completely penetrated and, moreover, the pn junction area S is still broken. The depressions 5 are arranged so that adjacent semiconductor bodies between the adjacent depressions a zone of sufficient width for the separating notch 6 to reach through remains. After the depressions have been formed, they become with an insulating and stabilizing substance 7 filled. Will continue a contact metal layer within each area enclosed by a recess 5 12 and on the opposite side of the output disk continuously or at least in matching surface sections a contact metal layer 14, for example consisting of the partial layers 14a and 14b, is applied. Subsequently, according to the The prescribed separating structure separating notches 6 are generated, which penetrate the pane completely and between adjacent depressions 5 step out.
Gemäß der Darstellung in Figur 3 kann fUr das Verfahren nach der Erfindung auch eine Ausgangsscheibe verwendet werden, in welcher mit Hilfe spezieller, an sich bekannter Maskierungs- und DiffusionsprozesseAccording to the illustration in FIG. 3, for the method according to the invention an output disk can also be used, in which with the help of special masking and diffusion processes known per se
- 12 -- 12 -
809885/0029809885/0029
273122Ί273122Ί
Schichtenfolgen unterschiedlicher Struktur hergestellt werden. Wenn davon ausgegangen wird, daß z.B. eine Schichtenfolge I mit einem pn-Übergang S1 zur Herstellung eines Gleichrichterelements und eine angrenzende Schichtenfolge II mit zwei pn-Ubergängen S1 , S„ zur Herstellung eines Transistors vorgesehen ist, so wird erfindungsgemäß auf der eine durchgehende äußere, beispielsweise p-leitende Zone 4 aufweisenden Seite der Ausgangsscheibe entsprechend der beabsichtigten Ausbildung von Halbleiterkörpern eine Struktur mit Vertiefungen 5 angebracht, welche die ' Zone 4 und den angrenzenden pn-Ubergang durchsetzen. Λ Danach erfolgt die Oberflächenbehandlung in den Vertiefungen 5. Anschliessend werden Kontaktschichten auf den entsprechenden Flächenabschnitten erzeugt, z.B. die Kontaktelektroden 12 und 14 an der Schichtenfolge I und die Kontaktelektroden 22, 23.und 24 fUr Emitter, Basis und Kollektor an der Schichtenfolge II. Nunmehr kann nach Bedarf eine Zerteilung zur Herstellung von Halbleiterkörpern mit jeweils nur einer Schichtenfolge vorgesehen werden, entsprechend den Trennkerben 6 und 61, oder aber zur Erzielung von z.B. zwei Strukturen einer integrierten Anordnung aus Gleichrichterelement und Transistor, zur Herstellung von Halbleiterkörpern mit beispielsweise zwei Schichtenfolgen.Layer sequences of different structure are produced. If it is assumed that, for example, a layer sequence I with a pn junction S 1 is provided for the manufacture of a rectifier element and an adjacent layer sequence II with two pn junctions S 1 , S "is provided for the manufacture of a transistor, then according to the invention, one continuous outer, for example p-conductive zone 4 having side of the output wafer in accordance with the intended formation of semiconductor bodies a structure with depressions 5 is attached, which penetrate the zone 4 and the adjacent pn junction. Then the surface treatment takes place in the depressions 5. Then contact layers are produced on the corresponding surface sections, e.g. the contact electrodes 12 and 14 on the layer sequence I and the contact electrodes 22, 23 and 24 for the emitter, base and collector on the layer sequence II If required, a division can be provided for the production of semiconductor bodies with only one layer sequence each, corresponding to the separating notches 6 and 61, or to achieve, for example, two structures of an integrated arrangement of rectifier element and transistor, for the production of semiconductor bodies with, for example, two layer sequences.
Demgemäß erlaubt das erfindungsgemäße Verfahren in Überraschend einfacher Weise die Fertigung von häufig als Chip bezeichneten Halbleiterkörpern mit beliebiger Anzahl und Anordnung von Schichtenfolgen zur Herstellung von einzelnen Bauelementen oder von räumlich integrierten und bedarfsweise elektrisch verschalteten Baueinheiten.Accordingly, the method according to the invention is surprisingly simpler Appropriate the production of semiconductor bodies, often referred to as chips, with any number and arrangement of layer sequences Production of individual components or of spatially integrated and, if necessary, electrically interconnected units.
Schließlich ist in Figur 4 ein Muster einer Kombination von Vieleckflächen unterschiedlicher Größe dargestellt, wie es zur Unterteilung einer Scheibe 1 in Elemente kleinerer Flächenausdehnung vorgesehen werden kann. Durch die erfindungsgemäße Ausfuhrung sämtlicher Ver-Finally, in Figure 4 is a pattern of a combination of polygonal surfaces different sizes shown, as provided for the subdivision of a disc 1 into elements of smaller surface area can be. The inventive execution of all the
- 13 -- 13 -
809885/0028809885/0028
fahrensschritte zum Herstellen von Halbleiterkörpern hoher Sperrfähigkeit im Verband derselben in der Ausgangsscheibe 1 können, wie dies aus der Darstellung erkennbar ist, in Überraschend einfacher Weise Halbleiterkörper unterschiedlicher Flächenausdehnung bei optimaler Flächennutzung der Ausgangsscheibe 1 erzielt werden.procedural steps for the production of semiconductor bodies with high blocking capability in the association of the same in the output disk 1, as can be seen from the illustration, surprisingly easier Semiconductor bodies of different surface dimensions can be achieved with optimal use of the surface area of the output disk 1.
Die Vorteile des Verfahrens nach der Erfindung bestehen darin, daß die Oberflächenbehandlung und das anschließende Aufbringen von Kontaktschichten bei Halbleiterkörpern, die durch Zerteilen einer Halbleiterausgangsscheibe erzielt werden, bereits im Verband der vorgesehenen Halbleiterkörper in der Ausgangsscheibe in rationeller Weise unter gleichen Verfahrensbedingungen und unter Berücksichtigung gewünschter Kontaktschichten, durchgeführt werden kann, daß die Halbleiterausgangsscheibe unter optimaler Flächennutzung in Halbleiterkörper mit gewünschter Flächenform und Flächenausdehnung zerteilt werden kann, und daß Halbleiterkörper hergestellt werden können, die jeweils eine Struktur fUr ein Halbleiterbauelement oder fUr mehrere gleiche oder unterschiedliche Halbleiterbauelemente aufweisen.The advantages of the method according to the invention are that the surface treatment and the subsequent application of contact layers in semiconductor bodies, which are produced by dividing a semiconductor starting wafer are achieved, already in the association of the intended semiconductor body in the output slice in a rational manner the same process conditions and taking into account the desired ones Contact layers, can be carried out that the semiconductor output wafer with optimal use of space in semiconductor bodies with desired Surface shape and surface area can be divided, and that semiconductor body can be produced which each have a structure for a semiconductor component or for several identical or different ones Have semiconductor components.
809885/002·809885/002
Claims (1)
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19772731221 DE2731221A1 (en) | 1977-07-11 | 1977-07-11 | METHOD FOR MANUFACTURING SEMICONDUCTOR BODIES |
| GB23885/78A GB1604308A (en) | 1977-07-11 | 1978-05-30 | Process for the production of semiconductor bodies |
| BR7804249A BR7804249A (en) | 1977-07-11 | 1978-06-29 | PROCESS FOR THE PRODUCTION OF SEMI-CONDUCTOR BODIES |
| CH713778A CH629336A5 (en) | 1977-07-11 | 1978-06-30 | Method of producing semiconductor bodies and semiconductor body produced by said method |
| FR7820232A FR2397717A1 (en) | 1977-07-11 | 1978-07-06 | MANUFACTURE OF SEMICONDUCTOR ELEMENTS FROM A STARTING DISC EQUIPPED ON ITS TWO SIDES WITH A CONTACT METAL LAYER, THEN DIVIDED INTO PELLETS |
| IT25515/78A IT1098670B (en) | 1977-07-11 | 1978-07-10 | PROCEDURE FOR THE MANUFACTURE OF SEMICONDUCTIVE ELEMENTS |
| JP8311678A JPS5419358A (en) | 1977-07-11 | 1978-07-10 | Method of producing semiconductor element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19772731221 DE2731221A1 (en) | 1977-07-11 | 1977-07-11 | METHOD FOR MANUFACTURING SEMICONDUCTOR BODIES |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE2731221A1 true DE2731221A1 (en) | 1979-02-01 |
Family
ID=6013631
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19772731221 Withdrawn DE2731221A1 (en) | 1977-07-11 | 1977-07-11 | METHOD FOR MANUFACTURING SEMICONDUCTOR BODIES |
Country Status (7)
| Country | Link |
|---|---|
| JP (1) | JPS5419358A (en) |
| BR (1) | BR7804249A (en) |
| CH (1) | CH629336A5 (en) |
| DE (1) | DE2731221A1 (en) |
| FR (1) | FR2397717A1 (en) |
| GB (1) | GB1604308A (en) |
| IT (1) | IT1098670B (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3211391A1 (en) * | 1982-03-27 | 1983-09-29 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Method of producing a semiconductor device |
| DE3435138A1 (en) * | 1984-09-25 | 1986-04-03 | Siemens AG, 1000 Berlin und 8000 München | Improvement to a method for separating semiconductor components which are obtained by breaking semiconductor wafers |
| EP0209767A1 (en) * | 1985-07-06 | 1987-01-28 | SEMIKRON Elektronik GmbH | Method of making semiconductor devices |
| EP0268859A2 (en) * | 1986-10-27 | 1988-06-01 | Kabushiki Kaisha Toshiba | Method of dividing semiconductor wafers |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57184597U (en) * | 1981-05-20 | 1982-11-24 | ||
| JP5903287B2 (en) * | 2012-01-31 | 2016-04-13 | 新電元工業株式会社 | Manufacturing method of semiconductor device |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4860871A (en) * | 1971-11-30 | 1973-08-25 | ||
| JPS4976469A (en) * | 1972-11-27 | 1974-07-23 | ||
| US3972113A (en) * | 1973-05-14 | 1976-08-03 | Mitsubishi Denki Kabushiki Kaisha | Process of producing semiconductor devices |
-
1977
- 1977-07-11 DE DE19772731221 patent/DE2731221A1/en not_active Withdrawn
-
1978
- 1978-05-30 GB GB23885/78A patent/GB1604308A/en not_active Expired
- 1978-06-29 BR BR7804249A patent/BR7804249A/en unknown
- 1978-06-30 CH CH713778A patent/CH629336A5/en not_active IP Right Cessation
- 1978-07-06 FR FR7820232A patent/FR2397717A1/en not_active Withdrawn
- 1978-07-10 IT IT25515/78A patent/IT1098670B/en active
- 1978-07-10 JP JP8311678A patent/JPS5419358A/en active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3211391A1 (en) * | 1982-03-27 | 1983-09-29 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Method of producing a semiconductor device |
| DE3435138A1 (en) * | 1984-09-25 | 1986-04-03 | Siemens AG, 1000 Berlin und 8000 München | Improvement to a method for separating semiconductor components which are obtained by breaking semiconductor wafers |
| EP0209767A1 (en) * | 1985-07-06 | 1987-01-28 | SEMIKRON Elektronik GmbH | Method of making semiconductor devices |
| EP0268859A2 (en) * | 1986-10-27 | 1988-06-01 | Kabushiki Kaisha Toshiba | Method of dividing semiconductor wafers |
| EP0268859A3 (en) * | 1986-10-27 | 1988-11-09 | Kabushiki Kaisha Toshiba | Method of dividing semiconductor wafers |
Also Published As
| Publication number | Publication date |
|---|---|
| BR7804249A (en) | 1979-04-10 |
| IT7825515A0 (en) | 1978-07-10 |
| CH629336A5 (en) | 1982-04-15 |
| FR2397717A1 (en) | 1979-02-09 |
| GB1604308A (en) | 1981-12-09 |
| JPS5419358A (en) | 1979-02-14 |
| IT1098670B (en) | 1985-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE4020195C2 (en) | Process for separating semiconductor chips | |
| DE1614283C3 (en) | Method for manufacturing a semiconductor device | |
| DE2954481C2 (en) | POWER MOSFET ARRANGEMENT. | |
| DE2153103C3 (en) | Process for the production of integrated circuit arrangements as well as integrated circuit arrangement produced according to the method | |
| DE2523307C2 (en) | Semiconductor component | |
| DE3240162C2 (en) | Method of fabricating a double-diffused source-based short-circuit power MOSFET | |
| DE102014114517A1 (en) | Method for processing a wafer and wafer structure | |
| DE2340142C3 (en) | Process for the mass production of semiconductor devices with high breakdown voltage | |
| DE2633324C2 (en) | Process for the production of semiconductor components with high reverse voltage loading capacity | |
| DE3815512A1 (en) | Solar cell with reduced effective recombination rate of the charge carriers | |
| DE2332822A1 (en) | PROCESS FOR MANUFACTURING DIFFUSED, CONTACTED AND SURFACE-PASSIVATED SEMI-CONDUCTOR DISCS FOR SEMICONDUCTOR COMPONENTS | |
| DE2731221A1 (en) | METHOD FOR MANUFACTURING SEMICONDUCTOR BODIES | |
| DE19930781A1 (en) | Diode with metal-semiconductor contact and method for its production | |
| DE2517252A1 (en) | SEMICONDUCTOR ELEMENT | |
| EP0164645A2 (en) | Silicon semiconductor device having a contour of the border formed by chemical attack, and process for manufacturing this device | |
| DE2039027C3 (en) | Semiconductor arrangement with a carrier made of insulating material, a semiconductor component and a connection pad | |
| DE2340128C3 (en) | Semiconductor component with high blocking capability | |
| DE2659320A1 (en) | METHOD OF MANUFACTURING A SEMICONDUCTOR BODY | |
| DE2608813C3 (en) | Low blocking zener diode | |
| DE2751485A1 (en) | METHOD OF MANUFACTURING SEMICONDUCTOR BODIES WITH A DEFINED EDGE PROFILE ACHIEVED BY ETCHING AND COVERED WITH A GLASS | |
| DE2718781C2 (en) | Method for manufacturing a plurality of semiconductor components | |
| DE3143216A1 (en) | Semiconductor device and process for producing a semiconductor device | |
| DE2111089A1 (en) | Method for producing a semiconductor switching element | |
| DE1639373C2 (en) | Transistor and process for its manufacture | |
| DE2652667A1 (en) | PROCESS FOR THE THERMAL MOVEMENT OF SELECTED METALS THROUGH BODIES MADE OF SEMICONDUCTOR MATERIAL |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OAM | Search report available | ||
| OC | Search report available | ||
| OD | Request for examination | ||
| 8139 | Disposal/non-payment of the annual fee |