CH629336A5 - Method of producing semiconductor bodies and semiconductor body produced by said method - Google Patents

Method of producing semiconductor bodies and semiconductor body produced by said method Download PDF

Info

Publication number
CH629336A5
CH629336A5 CH713778A CH713778A CH629336A5 CH 629336 A5 CH629336 A5 CH 629336A5 CH 713778 A CH713778 A CH 713778A CH 713778 A CH713778 A CH 713778A CH 629336 A5 CH629336 A5 CH 629336A5
Authority
CH
Switzerland
Prior art keywords
semiconductor
depressions
etching
semiconductor body
nickel
Prior art date
Application number
CH713778A
Other languages
German (de)
Inventor
Madan Mohan Dipl Phys Chadda
Reinhold Dipl Ing Maier
Original Assignee
Semikron Gleichrichterbau
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semikron Gleichrichterbau filed Critical Semikron Gleichrichterbau
Publication of CH629336A5 publication Critical patent/CH629336A5/en

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren In einem anschliessenden Verfahrensschritt werden die zum Herstellen von Halbleiterkörpern zu schaffen, bei dem die 5 Vertiefungen 5 wenigstens bis zur Abdeckung des pn-Über-verfügbare Fläche der Halbleiterausgangsscheibe bei grösster gangs mit einer isolierenden und stabilisierenden Substanz 7 Ausbeute in günstigste Flächenformen der vorgesehenen Halb- gefüllt. Dazu können an sich bekannte, glasbildende Substan-leiterkörper zerteilt wird, bei dem der Verlust an aktiver Fläche zen oder bekannte Schutzlacke verwendet werden. Die erste-bei jedem der vorgesehenen Halbleiterkörper minimal ist, bei ren werden bei Temperaturen von etwa 700 bis 800 °C aufge-dem weiter eine an allen Stellen der Randzone jedes Halbleiter-10 schmolzen, die letzteren vorzugsweise in flüssigem Zustand körpers gleichmässige Ausbildung der Abschrägung gewährlei- aufgebracht und meist durch Temperaturbehandlung ausgehär-stet ist, und bei dem es möglich ist, die nach der bisherigen tet. The invention is based on the object of creating a method in a subsequent method step for the production of semiconductor bodies, in which the 5 recesses 5, at least up to the covering of the pn-over-available area of the semiconductor output wafer, with an insulating and stabilizing substance at the greatest rate 7 Yield in cheapest forms of the intended half-filled. For this purpose, known glass-forming substan-conductor bodies can be divided, in which the loss of active area is used or known protective lacquers are used. The first — in each of the provided semiconductor bodies, is minimal; at ren, temperatures of about 700 to 800 ° C. further melt one at all points in the edge zone of each semiconductor — the latter, preferably in the liquid state, form the bevel uniformly guaranteed to be applied and mostly cured by temperature treatment, and where it is possible to use the previous tet.

Methode vorgesehenen Verfahrensschritte der Einzelbehand- Durch die Erfindung wird erreicht, dass sämtliche vorgese-lung der Halbleiterkörper bereits an der Ausgangsscheibe henen Halbleiterkörper noch im Verband in der Ausgangs durchzuführen. 's scheibe unter gleichen Verfahrensbedingungen und besonders Method steps of the individual treatment provided by the method It is achieved by the invention that all the pre-selection of the semiconductor bodies already on the output wafer is to be carried out still in the assembly in the output. 's disc under the same process conditions and special

Die Lösung der Aufgabe besteht in einem Verfahren der rationell mit einem schützenden Oberflächenüberzug versehen eingangs erwähnten Art mit den im Anspruch 1 genannten werden, so dass weitere Verfahrensschritte keinen schädlichen kennzeichnenden Merkmalen. Besondere Ausführungsarten Einfluss auf den Oberflächenzustand und damit auf das dieses Verfahrens sind in den Ansprüchen 2 bis 12 aufgeführt. Betriebsverhalten der Halbleiterkörper haben können. Die Erfindung betriff des weitern Halbleiterkörper, die nach 20 Die Glaspassivierung der Halbleiteroberfläche der vorge-dem Verfahren hergestellt sind. sehenen Halbleiterkörper ermöglicht es ferner, anschliessend The solution to the problem consists in a method of the kind mentioned in the claim 1 which is rationally provided with a protective surface coating, so that further method steps do not have any harmful characteristic features. Special embodiments influence on the surface condition and thus on this method are listed in claims 2 to 12. Operational behavior of the semiconductor body can have. The invention further relates to semiconductor bodies which are produced according to the glass passivation of the semiconductor surface of the above method. see semiconductor body also makes it possible subsequently

Anhand der in den Figuren 1 bis 3 dargestellten Ausfüh- Legierungsprozesse an der Ausgangsscheibe zur Befestigung rungsbeispiele wird das Verfahren nach der Erfindung aufge- des Halbleitermaterials auf Trägerplatten und/oder zur Herzeigt und erläutert. Figur 1 zeigt im Querschnitt einen Aus- Stellung von Kontaktschichten auf den Halbleiterkörpern schnitt aus einer Ausgangsscheibe mit einer einen pn-Über- 25 durchzuführen, ohne dass vorausgegangene Massnahmen gang aufweisenden Schichtenfolge sowie mit der Anordnung unwirksam und/oder Eigenschaften des Halbleitermaterials und dem Verlauf der Vertiefungen zur Oberflächenbehandlung oder anderer Materialien ungünstig beeinflusst werden. Ist und der Trennkerben, Figur 2 in gleicher Darstellung zwei durch nach der Oberflächenstabilisierung die Befestigung auf Trägerspezielle Maskierungs- und Diffusionsprozesse in der Aus- platten vorgesehen, so können solche aus Molybdän, Wolfram, gangsscheibe nebeneinander angeordnete Schichtenfolgen 30 Tantal oder einer an sich bekannten Eisen-Nickel-Kobaltunterschiedlicher Struktur, ebenfalls mit Vertiefungen und Legierung durch Legieren über eine Zwischenschicht, z. B. aus Trennkerben, und Figur 3 ein Zerteilungsmuster für eine Aus- Aluminium, auf beiden Seiten der Ausgangsscheibe 1 befestigt gangsscheibe zur Erzielung von Halbleiterkörpern unter- werden. Dabei wird z. B. die Oberseite mit Trägerplatten von schiedlicher Flächenform bei optimaler Flächennutzung. Für jeweils der aktiven Fläche der vorgesehenen Halbleiterkörper gleiche Teile sind in entsprechenden Figuren jeweils gleiche 35 entsprechender Ausdehnung und die gegenüberliegende Bezeichnungen gewählt. Unterseite mit einer durchgehenden Trägerplatte versehen. The method according to the invention of semiconductor material on carrier plates and / or is shown and explained on the basis of the alloying processes illustrated in FIGS. 1 to 3 on the starting disk for fastening examples. FIG. 1 shows in cross section an exposure of contact layers on the semiconductor bodies, cut from an output wafer with a pn overlap, without previous measures having a sequence of layers and with the arrangement ineffective and / or properties of the semiconductor material and the course of the layer Wells for surface treatment or other materials are adversely affected. If and the separating notches, FIG. 2 in the same representation, two are provided in the plate-out by means of the attachment to supports by means of masking and diffusion processes after the surface stabilization, then layers of molybdenum, tungsten, transition disks arranged next to one another can be 30 tantalum or an iron known per se -Nickel-cobalt of different structure, also with depressions and alloy by alloying over an intermediate layer, e.g. B. from separating notches, and Figure 3 shows a pattern for a disassembly of aluminum, fixed on both sides of the output disc 1 gear disc to achieve semiconductor bodies. Here, for. B. the top with support plates of different surface shape with optimal use of space. For corresponding parts of the active surface of the provided semiconductor bodies, the same dimensions and the opposite designations are selected in the corresponding figures. Provide underside with a continuous support plate.

Es wird eine grossflächige Ausgangsscheibe aus Halbleiter- Die Materialien und Verfahrenstemperaturen zur Legierungsmaterial mit wenigstens einen pn-Übergang einschliessenden, bildung werden so gewählt, dass die Glasfüllung der Vertiefun-schichtförmigen Zonen unterschiedlicher Leitfähigkeit ver- gen nicht beeinträchtigt wird. Beispielsweise wird die glasbil-wendet, wie sie in den Figuren 1 und 2 im Querschnitt gezeigt -»o dende Schicht bei ca. 800 °C aufgebracht, und der Legierungsist. Auf einer weiterhin als Oberseite bezeichneten Scheiben- prozess zur Anbringung einer Trägerplatte aus Molybdän über seite werden in sich geschlossene, grabenförmige Vertiefungen eine Silberschicht bei ca. 700 °C durchgeführt. Es können 5 angebracht, wie sie z. B. in Figur 1 dargestellt sind. Jede der jedoch auch auf der Unterseite der Ausgangsscheibe 1 überein-Vertiefungen 5 dient zur Oberflächenbehandlung eines der vor- stimmend mit der Oberseite Trägerplatten in entsprechender gesehenen Halbleiterkörper. Die Vertiefungen 5 sind z. B. 45 Anzahl und mit entsprechender Flächenausdehnung befestigt nuten- oder keilförmig ausgebildet und erstrecken sich wenig- werden. The materials and process temperatures for the alloy material with at least one pn junction are selected in such a way that the glass filling of the well-shaped zones of different conductivity is not adversely affected. For example, the glass layer, as shown in cross-section in FIGS. 1 and 2, is applied at approximately 800 ° C., and the alloy is. A silver layer is carried out at approx. 700 ° C on a disc process, which is also referred to as the top side, for attaching a carrier plate made of molybdenum on the side in self-contained, trench-shaped depressions. There can be 5 as z. B. are shown in Figure 1. However, each of the depressions 5, which also coincide on the underside of the output disk 1, is used for the surface treatment of one of the semiconductor plates which is seen in a corresponding manner with the top side. The wells 5 are z. B. 45 number and with a corresponding area expansion fastened groove-shaped or wedge-shaped and extend little.

stens durch die äussere Leitfähigkeitszone und die angren- Anstelle von oder zusätzlich zu Trägerplatten kann die Aus- at least due to the outer conductivity zone and the adjacent

zende pn-Übergangsfläche S hindurch, so dass der pn-Über- gangsscheibe auch mit Kontaktmetallschichten versehen wer-gang jeweils innerhalb jeder Vertiefung 5 freiliegt und mit den, z. B. mit Teilschichten aus Aluminium und Silber, aus Nik- through the pn junction surface S, so that the pn junction plate is also provided with contact metal layers and is exposed inside each recess 5 and with the z. B. with partial layers of aluminum and silver, of Nik-

einem isolierenden und stabilisierenden Überzug abgedeckt so kel, Chrom und Nickel, aus Chrom und Aluminium, aus Chrom, werden kann. Bei entsprechender Schichtenfolge nimmt mit Aluminium und Nickel, aus Aluminium, Chrom und Nickel, aus der Neigung der zum Zentrum der umschlossenen Fläche Nickel und Chrom und aus Silber und Chrom. Diese Schichten gerichteten Seite jeder Vertiefung 5 unter der Wirkung der folgen werden in bekannter Weise durch Abscheiden oder AufSperrspannung die Ausdehnung der Raumladungszone im dampfen aufgebracht und bedarfsweise auch in einem Bereich des Austritts des pn-Übergangs an die Oberfläche und 55 anschliessenden Legierungsprozess zu einer besonders fest haf-dadurch die Sperrfähigkeit zu. tenden Kontaktschicht mit dem Halbleitermaterial verbunden. an insulating and stabilizing coating so kel, chrome and nickel, made of chrome and aluminum, made of chrome, can be. With an appropriate layer sequence, with aluminum and nickel, aluminum, chrome and nickel, nickel and chrome and silver and chrome from the inclination of the center of the enclosed surface. These layers facing the side of each recess 5 under the effect of the following are applied in a known manner by deposition or blocking voltage, the expansion of the space charge zone in the vapor and, if necessary, also in a region of the exit of the pn junction to the surface and subsequent alloying process to a particularly solid thereby the blocking ability. tendency contact layer connected to the semiconductor material.

Die Vertiefungen 5 werden so angebracht, dass jede, als in Soweit es sich dabei um Schichten aus nicht ätzbeständigen sich geschlossene Rille, jeweils die aktive Fläche eines vorgese- Materialien handelt, muss die Ausgangsscheibe zum Zerteilen henen Halbleiterkörpers gewünschter Grösse ganz in Halbleiterkörper mit einem ätzfesten Überzug versehen umschliesst, und dass noch ein Abstand zur Trennzone zwi- 60 werden, der das entsprechende Zerteilmuster aufweist. The depressions 5 are provided in such a way that each, as far as layers of non-etch-resistant, closed grooves are concerned, the active surface of a pre-cut material, the output disk for dividing the semiconductor body of desired size must be completely into semiconductor bodies with an etch-resistant Cover provided and that there is still a distance to the separation zone between 60, which has the corresponding cutting pattern.

sehen aneinandergrenzenden Halbleiterkörpern verbleibt. Wird eine ätzbeständige Kontaktschicht aus Gold, bei see adjoining semiconductor bodies remains. Will an etch resistant gold contact layer, at

Anzahl und Verlauf der Vertiefungen 5 werden daher durch spielsweise über Zwischenschicht aus Nickel, aufgebracht, so die Zerteilung der Ausgangsscheibe in Halbleiterkörper ist wegen der bekanntlich hohen Diffusionsneigung von Gold gewünschter Flächenform und Flächenausdehnung bestimmt. in Silizium bei hohen Temperaturen ein Legierungsprozess Die Vertiefungen können jeweils runden und/oder vieleckigen «5 nicht möglich. The number and course of the depressions 5 are therefore applied, for example, via an intermediate layer made of nickel, so the division of the starting disk into semiconductor bodies is determined because of the known high tendency for gold to diffuse, the desired surface shape and surface extension. an alloying process in silicon at high temperatures. The recesses cannot be round and / or polygonal «5.

Verlauf haben. Ihre Herstellung kann durch Maskieren und Nach der Befestigung von Trägerplatten und/oder Kontakt- Have course. Their production can be done by masking and after attaching carrier plates and / or contact

Ätzen, durch Ultraschallbohren und Nachätzen oder durch schichten auf der Ausgangsscheibe 1 wird diese in Halbleiter-Laserstrahlung erfolgen. Im Falle einer mechanischen Abtra- körper kleinerer und gewünschter Flächenform unf Flächen- Etching, by ultrasonic drilling and re-etching or by layers on the output disc 1, this will be done in semiconductor laser radiation. In the case of a mechanical removal body of smaller and desired surface shape and surface

629336 4 629336 4

ausdehnung zerteilt. Dabei sind verschiedene Prozesse mög- kierungs- und Diffusionsprozesse Schichtenfolgen unterschiedlich. Bei einer einfachen Flächenstruktur für Kleinflächenele- licher Struktur hergestellt werden. Wenn davon ausgegangen mente mit z.B rechteckiger Flächenform und mit gleicher Flä- wird, das z. B. eine Schichtenfolge 1 mit einem pn-Übergang St chenausdehnung wird die Scheibe beispielsweise in einer Gat- zur Herstellung eines Gleichrichterelements und eine angren-tervorrichtung durch Sägen von der Unterseite aus zertrennt, 5 zende Schichtenfolge II mit zei pn-Übergängen Si, S2 zur Her-wobei der Abstand der Sägeblätter dadurch bestimmt wird, Stellung eines Transistors vorgesehen ist, so wird erfindungsge-dass das Durchtrennen gezielt zwischen parallelen Abschnitten mäss auf der eine durchgehende äussere, beispielsweise p-iei-benachbarter Vertiefungen erfolgt. tende Zone 4 aufweisenden Seite der Ausgangsscheibe entspre- expansion divided. Different processes are possible and diffusion processes. With a simple surface structure for a small surface structure. If it is assumed that the surface is rectangular, for example, and has the same area, e.g. B. a layer sequence 1 with a pn junction St expansion, the disc is separated, for example, in a gate for the production of a rectifier element and an adjuster device by sawing from the underside, 5 zende layer sequence II with zei pn junctions Si, S2 The distance between the saw blades is determined by the position of a transistor being provided, so that the cutting is carried out in a targeted manner between parallel sections on which there is a continuous outer, for example p-iei-adjacent recesses. corresponding zone 4 side of the output disc

Bei Anwendung der Lasertechnik kann die Ausgangs- chend der beabsichtigten Ausbildung von Halbleiterkörpern scheibe durch besondere Steuereinheiten für die Strahlführung eine Struktur mit Vertiefungen 5 angebracht, welche die Zone auch nach komplizierteren Trennstrukturen in Elemente mit 4 und den angrenzenden pn-Übergang durchsetzen. Danach unterschiedlicher Flächenform und Flächenausdehnung zer- erfolgt die Oberflächenbehandlung in den Vertiefungen 5. When using laser technology, the structure of indentations 5 can be attached to the wafer by special control units for the beam guidance, which penetrate the zone into elements with 4 and the adjacent pn junction even after complicated separation structures. The surface treatment in the depressions 5 then takes place with a different surface shape and surface extension.

teilt werden. Ist dabei für den Laserstrahl zum Durchtrennen Anschliessend werden Kontaktschichten auf den entsprechenein zu hoher Energiebedarf notwendig, so kann zunächst mit- den Flächenabschnitten erzeugt, z. B. die Kontaktelektroden 12 tels Laserstrahlung eine Unterteilung der Ausgangsscheibe und is und 14 an der Schichtenfolge I und die Kontaktelektroden 22, anschliessend mittels Ätzbehandlung das Durchtrennen dersel- 23 und 24 für Emitter, Basis und Kolektor an der Schichten^ ben erfolgen. In diesem Fall und bei nicht ätzbeständigen Kon- folge II. Nunmehr kann nach Bedarf eine Zerteilung zur Hertaktmetallen ist vorausgehend ein Maskierungsprozess erfor- Stellung von Halbleiterkörpern mit jeweils nur einer Schichtenderlich. folge vorgesehen werden, entsprechend den Trennkerben 6 be shared. If it is necessary for the laser beam to be severed, then contact layers are required on the correspondingly too high energy requirement. B. the contact electrodes 12 tels laser radiation subdivision of the output disc and is and 14 on the layer sequence I and the contact electrodes 22, then by means of etching treatment, the separation of the 23 and 24 for emitter, base and colector on the layers ^ ben. In this case and in the case of non-etch resistant consequence II. Now, if necessary, a division into the original metals can be preceded by a masking process. Semiconductor bodies with only one layer each are required. be provided in accordance with the separation notches 6

Schliesslich kann die Zerteilung der Ausgangsscheibe auch 20 und 61, oder aber zur Erzielung von z. B. zwei Strukturen einer durch Ätzen erfolgen. Dazu muss in einem vorbereiteten Ver- integrierten Anordnung aus Gleichrichterelementen und Transi- Finally, the division of the output disk 20 and 61, or to achieve z. B. two structures one by etching. For this purpose, in a prepared integrated arrangement of rectifier elements and transi

fahrensschritt durch Maskieren ein entsprechendes Ätzmuster stor, zur Herstellung von Halbleiterkörpern mit beispielsweise aufgebracht werden. Die Ätztechnik ermöglicht es heute, rela- zwei Schichtenfolgen. step by masking a corresponding etching pattern stor, for the production of semiconductor bodies with, for example, applied. Today, etching technology enables two or more layer sequences.

tiv schmale Ätzgräben 6 als Trennkerben zu erzielen. Demgemäss erlaubt das erfindungsgemässe Verfahren in tiv narrow etching trenches 6 to achieve as separation notches. Accordingly, the method according to the invention in

Aus der Darstellung in Figur 1 ist die Bearbeitung einer 25 überraschend einfacher Weise die Fertigung von häufig als From the illustration in FIG. 1, the processing of a surprisingly simple manner is the production of frequently as

Ausgangsscheibe nach dem erfindungsgemässen Verfahren zu Chip bezeichneten Halbleiterkörpern mit beliebiger Anzahl erkennen. Eine grossflächige Scheibe 1 besteht aus einer und Anordnung von Schichtenfolgen zur Herstellung von ein- Detect output disk with any number of semiconductor bodies designated according to the inventive method for chip. A large-area pane 1 consists of and arrangement of layer sequences for the production of single

Schichtfolge mit zwei äusseren, hochdotierten Zonen 2,4 ent- zelnen Bauelementen oder von räumlich integrierten und gegengesetzten Leitungstyps und einer mittleren niedrig bedarfsweise elektrisch verschalteten Baueinheiten. Layer sequence with two outer, highly doped zones 2, 4 separate components or of spatially integrated and opposite conduction type and a medium low, if necessary, electrically connected units.

dotierten Zone 3 vom Leitungstyp der oberen äusseren Zone. 30 Schliesslich ist in Figur 3 ein Muster einer Kombination von doped zone 3 of the conduction type of the upper outer zone. 30 Finally, in Figure 3 is a pattern of a combination of

Zwischen den Zonen 3 und 4 verläuft durchgehend der pn- Vieleckflächen unterschiedlicher Grösse dargestellt, wie es zur Between zones 3 and 4, the pn polygonal surfaces of different sizes run continuously as shown for

Übergang S. Von der Oberseite der Scheibe 1 aus werden nach Unterteilung einer Scheibe 1 in Elemente kleinerer Flächenaus- Transition S. After dividing a pane 1 into elements of smaller surface areas, from the top of the pane 1

bestimmtem Flächenmuster Vertiefungen 5, beispielsweise in dehnung vorgesehen werden kann. Durch die erfindungsge- certain surface pattern depressions 5, for example, can be provided in stretch. Through the inventive

Form eines annähernd gleichschenkligen Dreiecks, in der mässe Ausführung sämtlicher Verfahrensschritte zum Herstel- Shape of an approximately isosceles triangle, in the moderate execution of all process steps for manufacturing

Schichtenfolge derart erzeugt, dass die äussere und die mittlere 35 len von Halbleiterkörpern hoher Sperrfähigkeit im Verband Layer sequence generated in such a way that the outer and the middle 35 len of semiconductor bodies with high blocking ability in the association

Zone 2 vollständig durchsetzt werden und darüberhinaus die derselben in der Ausgangsscheibe 1 können, wie dies aus der pn-Übergangsfläche S noch durchbrochen wird. Die Vertiefun- Darstellung erkennbar ist, in überraschend einfacher Weise gen 5 werden so angeordnet, dass zwischen den benachbarten Halbleiterkörper unterschiedlicher Flächenausdehnung bei Zone 2 can be completely penetrated and, in addition, those of the same in the output disk 1, as is still broken through from the pn junction area S. The indentation can be seen, in a surprisingly simple manner, are arranged in such a way that different surface areas between the adjacent semiconductor bodies

Vertiefungen aneinandergrenzender Halbleiterkörper eine optimaler Flächennutzung der Ausgangsscheibe 1 erzielt wer- Depressions of adjoining semiconductor bodies an optimal use of area of the output wafer 1 can be achieved

Zone ausreichender Breite zum Durchgriff der Trennkerbe 6 40 den. Zone of sufficient width to reach through the notch 6 40 den.

verbleibt. Nach der Ausbildung der Vertiefungen werden die- Die Vorteile des Verfahrens nach der Erfindung bestehen selben mit einer isolierenden und stabilisierenden Substanz 7 darin, dass die Oberflächenbehandlung und das anschliessende gefüllt. Weiter wird innerhalb der von je einer Vertiefung 5 Aufbringen von Kontaktschichten bei Halbleiterkörpern, die umschlossenen Fläche eine Kontaktmetallschicht 12 und auf durch Zerteilen einer Halbleiterausgangsscheibe erzielt wer-auf der gegenüberliegenden Seite der Ausgangsscheibe durch- 45 den, bereits im Verband der vorgesehenen Halbleiterkörper in gehend oder zumindest in übereinstimmenden Flächenab- der Ausgangsscheibe in rationeller Weise unter gleichen Verschnitten eine Kontaktmetallschicht 14, beispielsweise beste- fahrensbedingungen und unter Berücksichtigung gewünschter hend aus den Teilschichten 14a und 14b aufgebracht. Im Kontaktschichten, durchgeführt werden kann, dass die Halb-Anschluss daran werden gemäss der vorgeschriebenen Trenn- Ieiterausgangsscheibe unter optimaler Flächennutzung in struktur Trennkerben 6 erzeugt, welche die Scheibe volständig so Halbleiterkörper mit gewünshter Flächenform und Flächendurchsetzen und zwischen benachbarten Vertiefungen 5 aus- ausdehnung zerteilt werden kann, und dass Halbleiterkörper treten. hergestellt werden können, die jeweils eine Struktur für ein Gemäss der Darstellung in Figur 2 kann für das Verfahren Halbleiterbauelement oder für mehrere gleiche oder unter-nach der Erfindung auch eine Ausgangsscheibe verwendet schiedliche Halbleiterbauelemente aufweisen. remains. After the recesses have been formed, the advantages of the method according to the invention are the same with an insulating and stabilizing substance 7 in that the surface treatment and the subsequent one are filled. Furthermore, within the application of contact layers in the case of semiconductor bodies, each of which has a recess 5, the enclosed surface has a contact metal layer 12 and is achieved by dividing a semiconductor output wafer on the opposite side of the output wafer, already in association with the intended semiconductor body a contact metal layer 14, for example best driving conditions and taking into account the desired layers from the sub-layers 14a and 14b, applied at least in corresponding surface areas of the starting disk in an efficient manner with the same blends. In the contact layers, it can be carried out that the half-connections thereon are produced in accordance with the prescribed separating conductor output disk with optimal use of space in structured separating notches 6, which completely divide the disk so that semiconductor bodies with the desired surface shape and area penetrate and between adjacent depressions 5 are expanded can, and that semiconductor body occur. can be produced, each of which has a structure for a semiconductor component as shown in FIG. 2 for the method semiconductor component or for several identical semiconductor components or one or more output components used according to the invention.

werden, in welcher mit Hilfe spezieller, an sich bekannter Mas- 55 in which, with the help of special, known per se 55

G G

1 Blatt Zeichnungen 1 sheet of drawings

Claims (3)

629336 2 PATENT AN SPRÜ CHE Flächenabschnitt der vorgesehenen Halbleiterkörper sowie629336 2 PATENT AT SPRÜCHE surface section of the intended semiconductor body as well 1. Verfahren zum Herstellen von Halbleiterkörpern, bei dem auf den von den Vertiefungen umschlossenen Flächen jeweils eine grossflächige, wenigstens einen pn-Übergang aufweisende eine Kontaktmetallschicht aus Gold, bedarfsweise über eine Ausgangsscheibe aus halbleitendem Material auf beiden Seiten mit dem Halbleitermaterial gut kontaktierbare Zwischen-mindestens abschnittweise mit mindestens einer Kontaktme- 5 schicht, aufgebracht wird, 1. A method for producing semiconductor bodies in which, on the surfaces enclosed by the depressions, in each case a large-area, at least one pn junction, a contact metal layer made of gold, if necessary, via an output disk made of semiconducting material on both sides, at least intermediate contactable well with the semiconductor material is applied in sections with at least one contact layer, tallschicht versehen und danach in tablettenförmige Halbleiter- 11. Verfahren nach Anspruch 1, dadurch gekennzeichnet, körper zerteilt wird, dadurch gekennzeichnet, dass die Ausgangsscheibe (1) von der nicht mit Vertiefungen dass auf einer Seite der Ausgangsscheibe (1) grabenför- versehenen Seite aus durch Laserstrahlung und/oder durch mige, in sich geschlossene Vertiefungen (5) angebracht werden, Ätzen zuerteilt wird. provided and then into tablet-shaped semiconductor 11. The method according to claim 1, characterized in that the body is divided, characterized in that the starting disc (1) from the side not provided with recesses on that side of the starting disc (1) provided with a trench by laser radiation and / or by means of self-contained recesses (5), etching is assigned. die sich jeweils durch die Fläche des wenigstens einen pn-Über- io 12. Verfahren nach einem der Ansprüche 1 bis 10, dadurch gang (S, Si) erstrecken und diesen entsprechend ihrem Verlauf gekennzeichnet, dass zum Zerteilen der Ausgangsscheibe (1) freilegen, und deren Anzahl, jeweiliger Verlauf und jeweils durch Ätzen diese auf beiden Seiten mit je einem, durch das umschlossene Fläche durch die vorgesehenen Halbleiterkör- Zerteilungsmuster bestimmten, ätzbeständigen Überzug verse-per und deren Flächenform und -Ausdehnung bestimmt wer- hen wird. which each extend through the surface of the at least one pn overlap. 12. The method according to one of claims 1 to 10, characterized by the passage (S, Si) and characterized according to its course, that expose the starting disk (1) to be divided, and their number, respective course and in each case by etching these on each side with an etching-resistant coating determined by the enclosed area by the provided semiconductor grain dicing pattern and the area shape and extent thereof being determined. den, 's 13. Nach dem Verfahren nach Anspruch 1 hergestellter dass die Vertiefungen (5) wenigstens im Bereich des Aus- Halbleiterkörper, der wenigsten einen pn-Übergang und auf tritts des pn-Übergangs an ihre Oberfläche mit einer isolieren- beiden Seiten mindestens eine Kontaktmetallschicht aufweist, den und stabilisierenden Substanz (7) gefüllt werden, und dadurch gekennzeichnet, dass er auf einer Seite eine in Rand- den, 's 13. Manufactured according to the method of claim 1 that the recesses (5) at least in the region of the semiconductor body, at least one pn junction and occurs on the surface of the pn junction with at least one insulating side has a contact metal layer, and the stabilizing substance (7) are filled, and characterized in that it has a marginal dass die Ausgangsscheibe (1 ) auf beiden Seiten jeweils nähe angeordnete grabenörmige, in sich geschlossene Vertie- that the exit disc (1) is located on both sides of a trench-shaped, self-contained recess wenigstens innerhalb des von jeder Vertiefung (5) umschlösse- 20 fung (5) besitzt, die sich durch die pn-Übergangsfläche (S, S|) nen Flächenabschnitts mit mindestens einer metallischen erstreckt und dass die Vertiefung (5) wenigstens im Bereich des at least within the recess (5) enclosed by each recess (5), which extends through the pn transition surface (S, S |) nen surface section with at least one metallic one and that the recess (5) at least in the region of the Schicht ( 12,22 ; 14,24) zur gewünschten weiteren Kontaktie- Austritts des pn-Übergangs an ihre Oberfläche mit einer isölie-rung des Halbleiterkörpers versehen und anschliessend von der renden und stabilisierenden Substanz (7) gefüllt ist. Layer (12, 22; 14, 24) for the desired further contact exit of the pn junction on its surface is provided with an insulation of the semiconductor body and is then filled with the rendering and stabilizing substance (7). keine Vertiefungen aufweisenden Seite aus gemäss dem durch 14. Halbleiterkörper nach Anspruch 13, dadurch gekenn- side having no depressions according to the 14th semiconductor body according to claim 13, die vorgesehene Zerteilung bestimmten Muster jeweils zwi- 25 zeichnet, dass die Vertiefung (5) keilförmig und wenigstens an sehen benachbarten Vertiefungen (5) durchgetrennt wird. ihrer dem Zentrum der umschlossenen Fläche zugewandten the intended division of certain patterns each distinguishes that the depression (5) is wedge-shaped and at least cut at adjacent depressions (5). their facing the center of the enclosed area 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, Seitenfläche abgeschrägt ausgebildet ist. 2. The method according to claim 1, characterized in that the side surface is chamfered. dass die Vertiefungen (5) durch Ultraschallbohren und/oder 15. Halbleiterkörper nach Anspruch 13, dadurch gekenn- that the depressions (5) by ultrasonic drilling and / or 15th semiconductor body according to claim 13, Ätzen erzielt werden. zeichnet, dass die Vertiefung (5) mit einer glasbildenden Sub- Etching can be achieved. shows that the recess (5) with a glass-forming sub- 3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeich- 30 stanz (7) gefüllt ist. 3. The method according to claim 1 or 2, characterized marked 30 (7) is filled. net, dass die Vertiefungen (5) keilförmig und wenigstens an ihrer dem Zentrum der umschlossenen Fläche zugewandten Seitenfläche abgeschrägt ausgebildet werden. net that the depressions (5) are wedge-shaped and bevelled at least on their side surface facing the center of the enclosed surface. 4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, 4. The method according to claim 1, characterized in dass die Vertiefungen (5) mit einer glasbildenden Substanz (7) 35 that the depressions (5) with a glass-forming substance (7) 35 gefüllt werden. Die Erfindung betrifft ein Verfahren zum Herstellen von be filled. The invention relates to a method for producing 5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, Halbleiterkörpern mit den Merkmalen des Oberbegriffs des dass die Vertiefungen mit einem Schutzlack gefüllt werden. Anspruchs 1. 5. The method according to claim 1, characterized in semiconductor bodies with the features of the preamble of that the depressions are filled with a protective lacquer. Claim 1. 6. Verfahren nach einem der Ansprüche 1 bis 4, dadurch Es ist ein Verfahren bekannt, bei dem eine Ausgangsscheibe gekennzeichnet, dass auf der keine Vertiefungen (5) aufweisen- «o aus halbleitendem Material, in der durch wenigstens einen Dif-den Seite der Ausgangsscheibe (1) wenigstens im jeweiligen fusionsprozess eine Schichtenfolge mit mindestens einem pn-Flächenabschnitt der vorgesehenen Halbleiterkörper sowie Übergang erzeugt wurde, durch Aufdampfen oder Abscheiden auf der mit Vertiefungen versehen Seite auf den von diesen metallischer Schichten mit Überzügen zur Kon taktierung verumschlossenen Flächen jeweils eine aus einer Zwischenschicht sehen und anschliessend z.B. durch Ätzen in tablettenförmige und aus einer Trägerplatte aus Molybdän, Wolfram, Tantal 45 Halbleiterkörper kleinerer Flächenausdehnung zerteilt wird, oder einer Eisen-Nickel-Kobalt-Legierung bestehenden Kon- und bei dem danach an den erzielten Halbleiterkörpern in Ein-taktmetallschicht (14) durch Legieren aufgebracht wird. zelbehandlung weitere Verfahrensschritte, z.B. in der Folge 6. The method according to any one of claims 1 to 4, characterized in that a method is known in which an output disk is characterized in that there are no depressions (5) in the semiconducting material, in which by at least one side of the diff Output disk (1), at least in the respective fusion process, a layer sequence with at least one pn surface section of the provided semiconductor body and transition was generated, by vapor deposition or deposition on the side provided with depressions on the surfaces enclosed by these metallic layers with coatings for contact see an intermediate layer and then e.g. by etching into tablet-shaped and divided from a carrier plate made of molybdenum, tungsten, tantalum 45 semiconductor body with a smaller surface area, or an iron-nickel-cobalt alloy, and in which the semiconductor bodies obtained in one-stroke metal layer (14) by alloying is applied. additional treatment steps, e.g. subsequently 7. Verfahren nach einem der Ansprüche 1 bis 4, dadurch Anlegieren einer Trägerplatte beispielsweise aus Molybdän gekennzeichnet, dass auf der nicht mit Vertiefungen (5) verse- oder Wolfram, als Facettieren bezeichnetes Abschrägen der henen Seite der Ausgangsscheibe ( 1 ) wenigstens im jeweiligen so Randzone der Scheibe, beispielsweise durch Schleifen und/ Flächenabschnitt der vorgesehenen Halbleiterkörper sowie oder Ätzen, und Passivieren der Halbieiteroberfläche im auf der mit Vertiefungen versehenen Seite auf den von diesen Bereich der abgeschrägten Randzone, durchgeführt werden, diesen umschlossenen Flächen jeweils eine aus den Schichten- Dieses Verfahren zeigt verschiedene Nachteile. So beginnt folgen Aluminium-Silber, Nickel-Chrom-Nickel, Chrom-Alumi- mit dem Legieren der Trägerplatte eine aufwendige Einzelbe-nium, Chrom-Aluminium-Nickel, Aluminium-Chrom-Nickel, 55 handlung. Weiter hat das Facettieren der Halbleiterkörper Nickel-Chrom oder Silber-Chrom bestehende Kontaktmetall- einen unerwünscht hohen Verlust an aktiver Fläche zur Folge, schicht durch Legieren aufgebracht wird. Die kegelstumpfförmige Ausbildung der Halbleiterkörper 7. The method according to any one of claims 1 to 4, characterized alloying a carrier plate, for example made of molybdenum, characterized in that on the not with recesses (5) verse or tungsten, referred to as faceting chamfering the rear side of the output disc (1) at least in each case Edge zone of the pane, for example by grinding and / surface section of the provided semiconductor bodies and / or etching, and passivating the semiconductor surface in the side provided with depressions on the area of the beveled edge zone which is enclosed by this area, one each of the layers-this one The process has several disadvantages. This is how aluminum-silver, nickel-chrome-nickel, chrome-aluminum follows - with the alloying of the carrier plate an elaborate single bene, chrome-aluminum-nickel, aluminum-chrome-nickel, 55 action. Furthermore, the faceting of the semiconductor bodies nickel-chromium or silver-chromium has existing contact metal - an undesirably high loss of active surface, layer is applied by alloying. The frustoconical formation of the semiconductor body 8. Verfahren nach Anspruch 6 oder 7, dadurch gekennzeich- bringt es ferner mit sich, dass bei deren Weiterverarbeitung die net, dass die zur Herstellung einer Kontaktmetallschicht mit- Facettenkante an der Scheibenfläche mit grösserer Ausdeh-tels Legieren vorgesehenen Teilschichten durch Abscheiden 60 nung ausbricht. Ausserdem entstehen durch das Ätzen der mit aufgebracht werden. Kontaktmetallschichten versehenen Halbleiterkörper Rück- 8. The method as claimed in claim 6 or 7, characterized in that it further entails that during their further processing the net that the partial layers provided for producing a contact metal layer with a facet edge on the pane surface with a larger extent of alloys breaks out by deposition 60 . In addition, are created by the etching with the. Contact metal layers provided semiconductor body back 9. Verfahren nach Anspruch 6 oder 7, dadurch gekennzeich- stände, die sich als Verunreinigungen auf der Halbleiterobernet, dass die zur Herstellung einer Kontaktmetallschicht mit- fläche ablagern und die elektrischen Eigenschaften beeinträch-tels Legieren vorgesehenen Teilschichten durch Aufdampfen tigen. Auch ist beim Schleifen der Facette eine gleichmässige aufgebracht werden. 65 Ausbildung der Randabschrägung längs des gesamten 9. The method according to claim 6 or 7, characterized in that impurities form on the semiconductor surface, that the surface for producing a contact metal layer is deposited, and the partial layers provided by alloying, due to alloying, are caused by vapor deposition. Even when sanding the facet, apply a uniform one. 65 Forming the bevel along the entire length 10. Verfahren nach einem der Ansprüche 1 bis 5, dadurch Umfangs nicht gewährleistet. Schliesslich können, wenn das gekennzeichnet, dass auf der nicht mit Vertiefungen (5) verse- Facettieren durch Schleifen erfolgt, nur Halbleiterkörper mit henen Seite der Ausgangsscheibe (1) wenigstens im jeweiligen runder Flächenform hergestellt werden, weil das Schleifen der 10. The method according to any one of claims 1 to 5, thereby not ensuring scope. Finally, if this indicates that the faceting that is not provided with recesses (5) is carried out by grinding, only semiconductor bodies with that side of the output disk (1) can be produced at least in the respective round surface shape, because the grinding of the 3 629336 3 629336 Facette bei Halbleiterkörpern mit vieleckförmiger Fläche nicht gung oder im Falle der Anwendung der Lasertechnik ist ein in gewünschter Weise durchführbar ist. Dadurch wird aber die Nachätzprozess zur Beseitigung von Verunreinigungen und/ Halbleiterausgangsscheibe nicht optimal genutzt. oder Gitterstörungen erforderlich. Facet in semiconductor bodies with a polygonal surface is not sufficient or in the case of the use of laser technology, one can be carried out in the desired manner. As a result, however, the post-etching process for removing impurities and / semiconductor output wafer is not used optimally. or grid interference required.
CH713778A 1977-07-11 1978-06-30 Method of producing semiconductor bodies and semiconductor body produced by said method CH629336A5 (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19772731221 DE2731221A1 (en) 1977-07-11 1977-07-11 METHOD FOR MANUFACTURING SEMICONDUCTOR BODIES

Publications (1)

Publication Number Publication Date
CH629336A5 true CH629336A5 (en) 1982-04-15

Family

ID=6013631

Family Applications (1)

Application Number Title Priority Date Filing Date
CH713778A CH629336A5 (en) 1977-07-11 1978-06-30 Method of producing semiconductor bodies and semiconductor body produced by said method

Country Status (7)

Country Link
JP (1) JPS5419358A (en)
BR (1) BR7804249A (en)
CH (1) CH629336A5 (en)
DE (1) DE2731221A1 (en)
FR (1) FR2397717A1 (en)
GB (1) GB1604308A (en)
IT (1) IT1098670B (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57184597U (en) * 1981-05-20 1982-11-24
DE3211391A1 (en) * 1982-03-27 1983-09-29 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Method of producing a semiconductor device
DE3435138A1 (en) * 1984-09-25 1986-04-03 Siemens AG, 1000 Berlin und 8000 München Improvement to a method for separating semiconductor components which are obtained by breaking semiconductor wafers
DE3524301A1 (en) * 1985-07-06 1987-01-15 Semikron Gleichrichterbau METHOD FOR PRODUCING SEMICONDUCTOR ELEMENTS
JPS63108706A (en) * 1986-10-27 1988-05-13 Toshiba Corp Manufacture of semiconductor device
JP5903287B2 (en) * 2012-01-31 2016-04-13 新電元工業株式会社 Manufacturing method of semiconductor device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4860871A (en) * 1971-11-30 1973-08-25
JPS4976469A (en) * 1972-11-27 1974-07-23
US3972113A (en) * 1973-05-14 1976-08-03 Mitsubishi Denki Kabushiki Kaisha Process of producing semiconductor devices

Also Published As

Publication number Publication date
GB1604308A (en) 1981-12-09
JPS5419358A (en) 1979-02-14
DE2731221A1 (en) 1979-02-01
BR7804249A (en) 1979-04-10
FR2397717A1 (en) 1979-02-09
IT7825515A0 (en) 1978-07-10
IT1098670B (en) 1985-09-07

Similar Documents

Publication Publication Date Title
DE1614283C3 (en) Method for manufacturing a semiconductor device
DE102016117562B4 (en) SEMICONDUCTOR CHIP WITH STRUCTURED SIDEWALLS AND METHOD FOR PRODUCING SAME
DE4020195C2 (en) Process for separating semiconductor chips
DE2523307C2 (en) Semiconductor component
DE2238450C3 (en) Method for manufacturing an integrated semiconductor device
DE3240162C2 (en) Method of fabricating a double-diffused source-based short-circuit power MOSFET
DE2633324C2 (en) Process for the production of semiconductor components with high reverse voltage loading capacity
EP1680949B1 (en) Method for producing a solder stop barrier
DE2340142A1 (en) METHOD FOR MANUFACTURING SEMICONDUCTOR ARRANGEMENTS
DE3217026A1 (en) Semiconductor device
DE3815512A1 (en) Solar cell with reduced effective recombination rate of the charge carriers
CH629336A5 (en) Method of producing semiconductor bodies and semiconductor body produced by said method
DE2332822A1 (en) PROCESS FOR MANUFACTURING DIFFUSED, CONTACTED AND SURFACE-PASSIVATED SEMI-CONDUCTOR DISCS FOR SEMICONDUCTOR COMPONENTS
DE2517252A1 (en) SEMICONDUCTOR ELEMENT
DE2340128C3 (en) Semiconductor component with high blocking capability
DE2659320A1 (en) METHOD OF MANUFACTURING A SEMICONDUCTOR BODY
DE2039027C3 (en) Semiconductor arrangement with a carrier made of insulating material, a semiconductor component and a connection pad
DE2608813C3 (en) Low blocking zener diode
DE1282195B (en) Semiconductor component with sintered carrier intermediate plate
DE2751485A1 (en) METHOD OF MANUFACTURING SEMICONDUCTOR BODIES WITH A DEFINED EDGE PROFILE ACHIEVED BY ETCHING AND COVERED WITH A GLASS
DE2718781C2 (en) Method for manufacturing a plurality of semiconductor components
DE1912931C3 (en) Semiconductor component
DE1639373C2 (en) Transistor and process for its manufacture
DE3143216A1 (en) Semiconductor device and process for producing a semiconductor device
DE2709628A1 (en) METHOD OF MANUFACTURING SEMICONDUCTORS

Legal Events

Date Code Title Description
PL Patent ceased