DE3143216A1 - Semiconductor device and process for producing a semiconductor device - Google Patents

Semiconductor device and process for producing a semiconductor device

Info

Publication number
DE3143216A1
DE3143216A1 DE19813143216 DE3143216A DE3143216A1 DE 3143216 A1 DE3143216 A1 DE 3143216A1 DE 19813143216 DE19813143216 DE 19813143216 DE 3143216 A DE3143216 A DE 3143216A DE 3143216 A1 DE3143216 A1 DE 3143216A1
Authority
DE
Germany
Prior art keywords
groove
semiconductor
semiconductor wafer
semiconductor device
glass layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19813143216
Other languages
German (de)
Other versions
DE3143216C2 (en
Inventor
Yosihisa Kimitsu Chiba Huruya
Masafumi Kitakyushu Fukuoka Miyagawa
Toshifumi Ono
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Components Co Ltd
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Components Co Ltd, Tokyo Shibaura Electric Co Ltd filed Critical Toshiba Components Co Ltd
Publication of DE3143216A1 publication Critical patent/DE3143216A1/en
Application granted granted Critical
Publication of DE3143216C2 publication Critical patent/DE3143216C2/en
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10157—Shape being other than a cuboid at the active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Dicing (AREA)
  • Thyristors (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

The novel semiconductor device comprises a semiconductor wafer which has a groove (406) coated with a thin glass layer (410) for separating the semiconductor device into a multiplicity of semiconductor components. The semiconductor device can readily be separated along a raised section (407) on the floor of said groove (406) without the glass layer (410) cracking or breaking off. In the novel production process, the raised section (407) on the floor of the groove (406) is produced by creating a zone on the surface of the intended separation section of the semiconductor wafer which does not include the central region of the separation section, the etching rate of said zone being higher than the etching rate of the remaining region of the surface, and then etching the semiconductor wafer. <IMAGE>

Description

HALBLEITERVORRICHTUNG UND VERFAHREN ZUR SEMICONDUCTOR DEVICE AND METHOD FOR

itERSTELLtNvEINER HALBLEITERVORRICHTUNG. it CREATES A SEMI-CONDUCTOR DEVICE.

Beim Herstellen von Halbleiterbauelementen wird-üblicherweise eine Vielzahl der gewünschten Halbleiterbauelemente in einer gemeinsamen Halbleiterscheibe ausgebildet, welche anschlieBend "gewürfelt", d.h., in würfelförmige Stücke der Tabletten entsprechend den Halbleiterbauelementen zerteilt wird. Dabei ist es außerordentlich wichtig, auf der gesamten, den Zerteilungsabschnitt umfassenden Oberfläche des Halbleitersubstrates eine Isolierschicht aufzubringen und die Oberfläche des Halbleitersubstrates zu passivieren, um die Betriebssicherheit der Halbleitervorrichtung zu vergrößern.When producing semiconductor components, a Large number of the desired semiconductor components in a common semiconductor wafer which are then "diced", i.e. into cube-shaped pieces of the Tablets is divided according to the semiconductor components. It is extraordinary important on the entire surface of the semiconductor substrate comprising the dicing section to apply an insulating layer and the surface of the semiconductor substrate passivate in order to increase the reliability of the semiconductor device.

Zu diesem Zweck werden Halbleitervorrichtungen in üblicher Weise in einer Mesastruktur zur Erzielung einer hohen dielektrischen Festigkeit ausgebildet. Diese Vorgehensweise soll anhand eines in Fig. 1 dargestelltenThyristoraufbaues kurz erläutert werden. Bei demThyristor'-nach Fig. 1 sind auf beiden Hauptoberflächen eines n-Siliziumsubstrates 101 p-Zonen 102 und 104 angebracht. Auf der p-Zone ~102, und zwar auf der einen Hauptoberfläche, ist eine n+-Zone 105 selektiv ausgebildet. Die einzelnen Halbleiterbauelemente sind,durch mesaförmige Nuten 106 voneinander getrennt, welche unter die pn-Übergänge reichen. und daher zur Passivierung der pn-Übergänge mit jeweils einer dünnen Glasschicht 108 bedeckt sind. Nach der Bedeckung der mesaförmigen Nuten.106 mit den dünnen Glasschichten 108 werden eine Kathode 110 und Steuerelektroden 112, 114 ausgebildet. Die auf diese Weise her#gestellte Struktur wird an den mit gestrichelten Linien angedeuteten Stellen von der Oberseite der dünnen Glasschichten her am Boden der jeweiligen mesaförmigen Nuten 106 in würfelförmige Stücke zer'teilt, um die einzelnen Halbleiterb'.-#uelemtene in voneinander getrennter Form verfügbar zu haben.For this purpose, semiconductor devices are commonly used in formed a mesa structure to achieve a high dielectric strength. This procedure is intended to be based on a thyristor structure shown in FIG will be briefly explained. In the thyristor shown in Fig. 1, there are on both major surfaces an n-type silicon substrate 101, p-regions 102 and 104 attached. On the p-zone ~ 102, namely on the one main surface, an n + zone 105 is selective educated. The individual semiconductor components are separated from one another by mesa-shaped grooves 106 separated, which reach under the pn junctions. and therefore to passivate the pn junctions are each covered with a thin glass layer 108. After covering the mesa-shaped grooves 106 with the thin glass layers 108 become a cathode 110 and control electrodes 112, 114 are formed. The one produced in this way Structure is shown from the top at the points indicated by dashed lines of the thin glass layers on the bottom of the respective mesa-shaped grooves 106 into cubic ones Pieces cut up to separate the individual semiconductor elements Form available.

Zu den herkömmlichen Zerteilungsmethoden für Halblelterbauelemente zählen das Anreißen der Halbleiterscheibe mittels eines Laserstrahls', das Zerschneiden mittels eines Sägeblattes, das Zersägen mittels eines Sägedrahtes, sowie das Anreißen und Brechen der Halbleiterscheibe mittels eines Diamantstic#hels. Aufgrund durchgeführter Vergleichsversuche hinl sichtl ich des Brechens oder Abplatzens der dünnen Glasschicht beim Zerteilen oder hinsichtlich der Erfordernisse und Betriebseigenschaften der Zerteilungsvorrichtungen hat sich das Anreißen mittels eines Diamanten als gebräuchlichste Methode erwiesen, welche die Halbleitertabletten mit den geringsten Kosten verfügbar macht. Die Diamant-Anreißmethode als beste bisher entwickelte Zerteilungsmethode ist jedoch insofern mit Mängeln behaftet, als die Zerteilungsfähigkeit einer Haibleiterscheibe in starkem Maße von der beim Zerteilen angetroffenen Glasschichtstärke abhängig ist. Wenn beispielsweise die Glasschichtstärke mehr als 20 iim beträgt, nimmt die Zertellungsfähigkeit schlagartig ab, was zum Brechen und Abplatzen der Glasschicht und damit einer Verringerung der Ausbeute und Verschlechterung der Eigenschaften führt. Bei einer geringeren Glasschichtstärke verbessert sich zwar die Zerteilungsfähigkeit der Halbleiterscheibe, doch wird damit auch die Glasschichtstärke am pn-U'bergang geringer. Dies beeinflußt wiederum die dielektrische Festigkeit in nachteiliger Weise und verschlechtert die Zuverlässigkeit der Halblelterb-auelemente. Falls die Glasschichtstärke geringer als 10 pm ist, bilden'sich in der Glasschicht Lunker aus, wodurch die dielektrische Festigkeit ab'nimmt. Aus diesen Gründen darf die Glasschichtstärke nicht über diesen Wert hinaus verringert~werden. Die optimale Glasschichtstärke liegt bei etwa 15 Um. Es ist indessen schwierig, die Glasschicht auf diese optimale Stärke einzustellen, da es schwierig is't, eine gleichförmige Glasschicht mittels Elektrophorese sowie eine gleichförmige, mesaförmige Nut herzustellen.To the conventional fragmentation methods for half-parent components include the scribing of the semiconductor wafer by means of a laser beam, the cutting by means of a saw blade, sawing up by means of a saw wire, as well as scribing and breaking the semiconductor wafer by means of a diamond piercer. Due to carried out Comparative experiments with regard to the breaking or flaking of the thin glass layer when dividing or with regard to the requirements and operating characteristics of the Scoring devices using a diamond has proven to be the most common Method proved which is the semiconductor tablets with the lowest cost available power. The diamond scribing method as the best division method developed so far however, it is deficient in that a semiconductor wafer is capable of being divided depends to a large extent on the thickness of the glass layer encountered during cutting is. For example, if the glass layer thickness is more than 20 µm, the Abruptly, the ability to shatter, causing the glass layer to break and flake off and hence a decrease in yield and deterioration in properties leads. With a lower one Glass layer thickness improves though the ability of the semiconductor wafer to split, but it also increases the thickness of the glass layer lower at the pn junction. This in turn affects the dielectric strength disadvantageously and deteriorates the reliability of the semi-parental elements. If the glass layer thickness is less than 10 μm, they will form in the glass layer Blowholes, whereby the dielectric strength decreases. For these reasons may the thickness of the glass layer cannot be reduced beyond this value. The optimal one Glass layer thickness is around 15 µm. However, it is difficult to get the glass layer adjust to this optimal strength as it is not difficult to obtain a uniform Produce a glass layer by means of electrophoresis and a uniform, mesa-shaped groove.

Zur Verbesserung dieser Unzulängli'chkeiten ist es aus der japanischen Patentschrift Nr. 51-49 395 bekannt (Fig. 2), an jeder Hauptoberfläche zwischen jeweils angrenzenden Halbleiterbauelementen ein Paar mesaförmiger Nuten 106 in gleicher Weise wie bei Fig. 1 herzustellen und die Halbleiterscheibe an dem zwischen den beiden Nuten 106 vorhandenen Abschnitt zu zerteile#n. Da auf diese Weise keine der Glasschichten 108 zerteilt wird, läßt sich das Zerspringen und Abplatzen der Glasschicht verhindern. Die Glasschicht 108 kann daher mit'verhältnismäßig großer Stärke ausgebil-'det werden, doch wird durch die Ausb-ildung.jeweils eines Paares mesaförmiger Nuten 106 zwischen angrenzenden Halbleiterbauelementen die nutzbare Fläche der Halbleiterscheibe und damit die Ausbeute kleiner als im Falle von Fig. 1. To improve these inadequacies, it is from the Japanese Patent No. 51-49 395 known (Fig. 2), on each major surface between adjoining semiconductor components a pair of mesa-shaped grooves 106 in the same Way as in Fig. 1 and the semiconductor wafer at the between the two grooves 106 existing section to be divided # n. Because this way none of the Glass layers 108 are divided, the cracking and peeling of the glass layer can be avoided impede. The glass layer 108 can therefore be designed with a relatively great thickness but is made possible by the formation of a pair of mesa-shaped grooves 106 the usable area of the semiconductor wafer between adjacent semiconductor components and thus the yield is smaller than in the case of FIG. 1.

Eine weitere bekannte, anhand von Fig. 3 veranschaulichte Möglichkeit, wie sie in der japanischen Patentschrift Nr. Another known possibility, illustrated with reference to FIG. 3, as described in Japanese Patent Publication No.

50-4 541 beschrieben ist, besteht darin, die dünne Glasschicht 108 auf der mesaförmigen Nut 106 aufzubringen, welche den pn-Übergang in gleicher Weise wie im Falle von Fig. 1 freilegt. Auf der dünnen Glasschicht 108 wird eine dünne Metallschicht 301 aufgebracht, worauf die Halbleiterscheibe an dieser Stelle zerteilt wird. Bei diesem Verfahren besteht jedoch die Gefahr, daß die beim Anreißen der Haiblelterschelbe mittels des Dlamantstlchels entstehenden Metallspäne das Blatt der Trennsäge festsetzen. Dies führt zu Betriebsunterbrechungen und zum Ausgleiten des Sägeblattes während des Anreißen, so daß~das Sägeblatt die Halbleiterscheibe nicht wirksam zerteilen kann und letztlich die Ausbeute verringert wird. 50-4 541 is the thin glass layer 108 to apply on the mesa-shaped groove 106, which the pn junction exposed in the same way as in the case of FIG. On the thin glass layer 108 a thin metal layer 301 is applied, whereupon the semiconductor wafer is attached to this Body is divided. In this method, however, there is a risk that the when Marking the Haiblelterschelbe by means of the diamond thorn fix the blade of the cut-off saw. This leads to business interruptions and to The saw blade slides out during the scribing process, so that ~ the saw blade is the semiconductor wafer cannot divide effectively and ultimately the yield is reduced.

Die Aufgabe der Erfindung besteht demgegenüber -darin, Mittel und Wege anzugeben, um eine leichte Zerteilung einer Halbleiterscheibe zu epmöglichen, ohne daß dabei eine der dünnen, isolierenden Glasschichten zerbricht oder abplatzt, und zwar.The object of the invention consists in contrast, means and To indicate ways to enable easy division of a semiconductor wafer, without one of the thin, insulating glass layers breaking or flaking off, in fact.

unter.G.ewährleistung einer ausreichenden Glasschichtstärke an denjenigen Stellen, wo eine hohe dielektrische Festigkeit erforderlich ist, beispielsweise an den freigelegten pn-Übergängen innerhalb der Zerteilungsnuten.under.G. ensuring a sufficient glass layer thickness on those Places where high dielectric strength is required, for example at the exposed pn junctions within the dividing grooves.

Diese Aufgabe wird erfindungsgemäß hinsichtlich der baulichen Realisierung durch die kennzeichnenden Merkmale des Anspruchs 1 und hinsichtlich der herstellungstechnischen Realisierung durch die kennzeichnenden Merkmale des Anspruchs.5 gelöst.According to the invention, this object is achieved with regard to the structural implementation by the characterizing features of claim 1 and with regard to the production engineering Realization solved by the characterizing features of claim.5.

Die'Erfindung wird anhand der Zeichnungen näher erläutert.The invention is explained in more detail with reference to the drawings.

Es zeigt: Fign. 1 Schnitte durch die bei bekannten Herstellungsbis 3 verfahren von Mesa-Tyristoren vorgesehenen Zerteilungsbereiche einer Halbielterscheibe; Fig. 4 einen Schnitt durch die Zerteilungsbereiche zwischen den Bauelementen einer erfindungsge mäusen Haibleitervorrichtung; Fign. 5A Schnitte durch die bei aufeinanderfolgenden bis 5F Herstellungsschritten einer ersten Au#führungsform des erfindungsgemäßen Verfahrens erzeugten Halbleiterstrukturen; Fign. 6A Schnitte durch die bei aufeinanderfolgenden bis 6F Herstellungsschritten einer weiteren Ausführungsform des erfindungsgemäen Verfahrens erzeugten Halbleiterstrukturen, und 'Fig. 7 eine Draufsicht auf die Halbleiterstruktur gegemäß Fig. 6C.It shows: Fign. 1 cuts through the known manufacturing bis 3 method of division areas provided by mesa thyristors of a halving disk; Fig. 4 shows a section through the division areas between the components of a erfindungsge mouse semiconductor device; Figs. 5A Sections through the at successive to 5F manufacturing steps of a first embodiment of the invention Process generated semiconductor structures; Figs. 6A Sections through the at successive to 6F manufacturing steps of a further embodiment of the invention Process generated semiconductor structures, and 'Fig. 7 is a plan view of the semiconductor structure according to Fig. 6C.

Bei der er'findungsgemäßen Halbleitervorricfitung nach Fig 4 ist am Boden einer mesaförmigen Zertellungsnut 406 der'Halbleiterscheibe eine Erhebung 407 ausgebildet. Die Halble'iterscheibe trägt eine Vielzabl von Halbleiterbauelementen, wie beispielsweise Dioden, von denen jede aus einer p--dotierten ~Zonenschicht 401, einer n-dotierten Zonenschicht 402 und + einer n -dotierten Zonenschicht 403 besteht. Mit 404 und 405 sind isolierende Oxidschichten bezeichnet. Die Erhebung 407 ist mit einer isolierenden Dünnschicht bedeckt, welche z.B. durch Elektrophorese oder durch Abstreifen einer glaspulverhaltigen Lösung mit anschließender Sinterung gebildet wird. Der Glaspulver-Lösungsfilm 410 kann im wesentlichen parallel bezüglich der Bodenfläche 408 der Zerteilungsnut 406 aufgebracht werden, wie durch die gestrichelte Linie 409 angedeutet ist, sofern die Nutbodenfläche 408 in üblicher Weise flach ist. Wenn jedoch auf der Nutbodenfläche 408 gemäß der Lehre der Erfindung die Erhebung 407 ausgebildet wird, wird eine auf der Oberseite der Erhebung 407 aufgebrachte Glasschicht 411 dünner als die Glasschi'cht im übrigen Bereich. Ferner neigt die innere Struktur der Glasschicht 411 auf der Oberseite der Erhebung 407 zur Ungleichförmlgkeit. Hierdurch läßt sich die Halbleiterscheibe leicht zerteilen, ohne daß die Glasschicht zerspringt -und/oder abplatzt. Schließlich wird aufgrund der Oberflächenspannung der glaspulverhaltigen Lösung auf der Erhebung 407 die Stärke der am pn-Übergang ausgebildeten Glasschicht größer als bei herkömmlichen Halbleiterscheiben, bei denen die Zerteilungsnut 408- ohne Erhebung 407 ausgebildet ist. In the semiconductor device according to the invention according to FIG an elevation at the bottom of a mesa-shaped dividing groove 406 of the semiconductor disk 407 trained. The semiconductor wafer carries a variety of semiconductor components, such as diodes, each of which consists of a p-doped zone layer 401, an n-doped zone layer 402 and + an n -doped zone layer 403. With 404 and 405 insulating oxide layers are designated. The elevation is 407 covered with an insulating thin layer, which e.g. by electrophoresis or formed by stripping off a solution containing glass powder with subsequent sintering will. The glass powder solution film 410 may be substantially parallel with respect to the Bottom surface 408 of the dividing groove 406 are applied, as indicated by the dashed line Line 409 is indicated, provided that the groove bottom surface 408 is flat in the usual way is. If, however, on the groove bottom surface 408 according to the teaching of the invention, the elevation 407 trained will, will be one on top of the bump 407 applied glass layer 411 thinner than the glass layer in the remaining area. Further, the internal structure of the glass layer 411 inclines on the top of the bump 407 for irregularity. This allows the semiconductor wafer to be easily divided, without the glass layer cracking and / or flaking off. Eventually it will be due the surface tension of the solution containing glass powder on the elevation 407 is the strength the glass layer formed at the pn junction is larger than with conventional semiconductor wafers, in which the dividing groove 408- is formed without an elevation 407.

In vorteilhafter Weise kann daher'bei der erfindungsgemäßen Halbleltervorrichtung eine dünne Glasschicht.ausreichender Stärke C15 pm oder mehr) dort ausgebildet werden, wo eine hohe dielektrische Festigkeit erforderlich ist, wie beispielsweise am pn-Übergang. Auf der Erhebung, wo die Halblelterscheibe zerteilt werden soll, besitzt dagegen die dünne Glas schicht eine Stärke von 15"im oder weniger, welche eine leichte Zerteilung der Halbleiterscheibe gestattet, ohne daß die Glasschicht zerspringt und/oder abplatzt.Advantageously, therefore, in the half-parenting device according to the invention a thin layer of glass of sufficient thickness C15 pm or more) can be formed there, where high dielectric strength is required, such as at the pn junction. In contrast, on the elevation where the half-leaf disk is to be divided the thin glass layer a thickness of 15 "or less, which is easy to break up the semiconductor wafer without the glass layer cracking and / or flaking off.

Die Erhebung 407 an der Bodenfläche'der Zertellungsnut 406 besitzt vorzugsweise eine verhältnismäßig flache Oberseite.The elevation 407 on the bottom surface of the certification groove 406 has preferably a relatively flat top.

Die Höhe der Erhebung 407 sollte wesentJlch kleiner als die Tiefe der Nut 106 sein, wobei im allgemeinen eine Höhe der Erhebung 407 zwischen 4 und 10 pm ausreichend ist.The height of the elevation 407 should be significantly smaller than the depth of the groove 106, in general a height of the elevation 407 between 4 and 10 pm is sufficient.

Die Zerteilung der erfindungsgemäßen Halbleitervorrichtung ist keineswegs auf das Anreißen mittels eines Diamantstichels beschränkt, sondern kann auch mit Hilfe jeder anderen, herkömmlichen Zerteilungsmethode erfolgen. Ferner ist das erfindungsgemäße Herstellungsverfahren nicht auf die nachstehend beschriebenen Ausführungsbeispiele beschränkt, sondern kann ebenso gut auch auf andere Halbleitervorrichtungen, wie bei-- spielswelse Transistoren, Wechselstrom-Triodenschalter, usw.The division of the semiconductor device according to the invention is by no means for scribing with a diamond graver limited but can also be done using any other conventional cutting method. Further the manufacturing method of the present invention is not limited to those described below Embodiments are limited, but can also be applied to other semiconductor devices, such as transistors, AC triode switches, etc.

angewandt werden. can be applied.

Nachstehend soll nunmehr unter Bezugnahme auf ein Ausführungsbeispiel, bei welchem der Erfindungsgedanke auf die Herstellung einer Diode angewandt wird, das erfindungsgemäße Verfahren zur Herstellung einer Halbleitervorrichtung erläutert werden. In the following, with reference to an embodiment, in which the inventive concept is applied to the manufacture of a diode, explains the method of the present invention for manufacturing a semiconductor device will.

Wie aus Fig. 5A hervorgeht, wird zu Beginn des Verfahrens eine Halbleiterscheibe, beispielsweise eine n-Siliziumscheibe 501 mit einer Dicke von etwa 250 Um und einer Dotierungskonzentration zwischen 1 bis 5 ~ 1014 cm-3 einer Dampfoxidation bei einer Temperatur'von etwa 10000C fürein'e Zeitdauer von 8 Stunden unterzogen, um dünne Oxidschichten 502 und 503 in einer Stärke von etwa 2 Um auf beiden Hauptoberflächen der Siliziumscheibe 501 zu bilden. As can be seen from FIG. 5A, at the beginning of the method a semiconductor wafer, for example an n-type silicon wafer 501 with a thickness of about 250 µm and a Doping concentration between 1 to 5 ~ 1014 cm-3 of a vapor oxidation at a Temperatur'of about 10000C for a period of 8 hours subjected to thin Oxide layers 502 and 503 about 2 µm thick on both major surfaces the silicon wafer 501 to form.

Bei dem nächsten, in Fig. 5B dargestellten Verfahrensschritt werden die dünnen Oxidschichten 502 und 503 mittels eines Photoätzprozesses selektiv geätzt. Anschl'ießend wird ein n-Dotierstoff, wie beispielsweise Phosphor, ~auf- einer Hauptoberfläche der Scheibe 501 in einer Konzentration von-beispielsweise 1 ~ 1021.cm-3 eindiffundiert, um eine Anschließend wird, wie in Fig. 5C veranschaulicht ist, die dünne Oxidschicht 503 entfernt und ein p-Dotierstoff, wie beispielsweise Bor, in einer Konzentration von 1 ~ 1021 cm-3 e Indiffundiert, um eine p -dotierte Zonenschicht-506 zu bilden. In the next method step shown in FIG. 5B the thin oxide layers 502 and 503 are selectively etched using a photo-etching process. An n-type dopant, such as, for example, phosphorus, is then placed on a main surface diffused into the disk 501 in a concentration of-for example 1 ~ 1021 cm-3, Subsequently, as illustrated in FIG. 5C, the thin oxide film 503 removed and a p-type dopant, such as boron, in one concentration from 1 ~ 1021 cm-3 e indiffused, around a p -doped zone layer 506 to build.

Bei dem darauffolgenden, in Fig. 5D veranschaulichten Verfahrensschritt-wird die dünne Oxidschicht 502 entfernt und mittels eines Photoätzprozeses ein Photolack 508 selektiv aufgebracht. Der Photolack 508 wird als Maske bei der anschließend-en Mesaätzung verwendet, bei welcher eine mesaförmige Nut 512 mit einer Tiefe von etwa 80 µm hergestellt wird. Die Mesaätzung ist ein chem'ischer Prozess, bei wel'chem eine Säuremischung verwendet wird. Da die Ätz-+ geschwindigkeiten der n-Siliziumschicht 501 und der n -dotierten Zonenschicht 504 aufgrund der unterschiedlichen Dotierstoffkonzentration verschieden sind, bildet sich am Boden der me.saförmigen Nut 512 eine Erhebung 51k, welche an ihrer Oberseite eine Weite von etwa 2 µm und eine Höhe von etwa 4 µm aufweist. In the subsequent method step illustrated in FIG. 5D the thin oxide layer 502 is removed and a photoresist is removed by means of a photoetching process 508 selectively applied. The photoresist 508 is used as a mask in the subsequent process Mesa etching used, in which a mesa-shaped groove 512 with a depth of about 80 µm is produced. The mesa etching is a chemical process in which a mixture of acids is used. Since the etching + speeds of the n-silicon layer 501 and the n -doped zone layer 504 due to the different dopant concentration are different, an elevation 51k is formed at the bottom of the me.sa-shaped groove 512, which at its top has a width of about 2 µm and a height of about 4 µm.

Bei dem nächsten, in F 1 g. 5E veranschaul 1 chten Verfahrensschritt wird eine dünne Glasschicht 516 mittels Elektrophorese oder mittels eines Abstreifverfahrens selektiv in der Nut 512 ausgebildet. Bei Verwendung der Elektrophorese wird die Halbleiterscheibe in eine Lösung aus Alkohol und Glaspulver kurz eingetaucht, so daß das Glaspulver an der Halbleiterscheibe haften bleibt. Die Halbleiterscheibe mit dem daran anhaftenden Glaspulver wird anschließend in einem Ofen bei etwa 1000# C für eine Zeitdauer von 1 Stunde gesintert. Hierdurch bildet sich innerhalb der mesaförmigen Nut 512 eine dünne, relativ flache Glasschicht 516 aus. In the next one, in F 1 g. 5E illustrates the first method step becomes a thin glass layer 516 by means of electrophoresis or by means of a stripping method selectively formed in the groove 512. When using electrophoresis, the Semiconductor wafer briefly immersed in a solution of alcohol and glass powder, like this that the glass powder adheres to the semiconductor wafer. The semiconductor wafer with the glass powder adhering to it is then placed in an oven at about 1000 # C sintered for a period of 1 hour. This forms within the mesa-shaped groove 512, a thin, relatively flat glass layer 516.

Die Glasschicht 516 besitzt oberhalb des pn-Übergangs eine Dicke von etwa 20 Clni und auf der @@hebung 514 eine Dicke von etwa 15 leim. The glass layer 516 has a thickness above the pn junction of about 20 clni and on the @@ hebung 514 a thickness of about 15 glue.

Anschließend werden der Photolack 508 entfernt und Elektroden 518 und 520, beispielsweise aus Aluminium, auf die freigelegten Flächen aufgebracht. Daraufhin wird die Halbleiterscheibe in die einzelnen Halbleiterbauelemente mittels eines Diamantstichels von oberhalb'der Erhebung 514-her zerteilt, um die an einem Stück zusammen hergestellte Diodenvielzahl einzelne Dioden (Fig. 5*F) zu vereinzeln.The photoresist 508 and electrodes 518 are then removed and 520, for example made of aluminum, applied to the exposed areas. Thereupon the semiconductor wafer is in the individual semiconductor components by means of of a diamond graver from above the elevation 514 to Pieces of diodes produced together to separate individual diodes (Fig. 5 * F).

Nachfolgend soll nunmehr ein weiteres Ausführungsbeispiel des erfindungsgemäßen Herstellungsverfahrens anhand der Herstellung von Thyristoren erläutert werden.A further exemplary embodiment of the invention is now intended below Manufacturing method based on the manufacture of thyristors are explained.

zunächst wird, wie in Fig. 6A dargestellt ist, ein p-Dovierstoff, wie beispielsweise Gallium, in eine Halbleiterscheibe, beispielsweise eine n-Siliziumscheibe 601 mit einer Stärke von etwa 240 Um, in deren beide Hauptoberflächen in einer Konzentration von 2 1019 cm oder mehr thermisch diffundiert, um p-dotiert'e'Zonenschichten 602 und 603 zu bilden. Die thermische Diffusion erfolgt bei einer Temperatur von 12000 C für eine Dauer von 10 Stunden. Die Halbleiterscheibe wird anschließend einer Dampfoxidation bei etwa 10000 C für eine Dauer von 8 Stunden unterzogen, um eine dünne Oxidschicht 604 zu bilden. Bei dem nächsten, in Fig. 6B'veranschaulichten Verfahrensschritt wird in der p-dotierten Zonenschicht 602 auf einer Hauptoberfläche der Halbleiterscheibe ,lift Hilfe eines Photoätzprozesses ein Kontaktloch 606 hergestellt, um an dieser Stelle eine n-leitende Zonenschicht als Kathode auszubilden. Gleichzeitig hierzu' wird an dem Zerteilungsabschnitt der Halbleiterscheibe 601, wo die mesaförmiqe Nut gebildet wird, ein weiteres Kontaktloch 607 ausgebildet. Anschließend wird, wie in den Fign. 6C und 7 veranschaulicht ist, ein n-Dotierstoff, wi'e beispielsweise Phosphor, durch die Kontaktlöcher 606 und 607 in einer Konzentration von 7 - 10- 10 cm bei einer Temperatur von 12000 C für eine Dauer von 8 Stunden thermisch diffundiert. Fig. 7 zei(Jt dabei eine schematische Draufsicht auf die in Fig 6C veranschaulichte Halbleiterscheibe. Nach erfolgter Diffusion des Dotierstoffes durch die Kontaktlöcher 606 und 607 hindurch werden eine n-leitende Zonenschicht 608 als Kathode und eine n-leitende Zonenschicht 610 auf der Halbleiterscheibe mit Ausnahme des zentralen Bereichs der mesaförmigen Nut ausgebildet. Daraufhin wird die Halbleiterscheibe 601 einer Oxidation bei einer Temperatur von 100l)° C für eine Dauer von 21 Stunden unterzogen, um eine dünne Oxidschicht 605 zu bilden Bei dem nächsten, in Fig. 6D veranschaulichten Verfahrens schritt wird die Oxidschicht 605 im Bereich der mesaförmigen Nut mitteTs eine Photoätzprozesses entfernt. Anschließelid' wird die Halbleiterscheibe einer chemischen Behandlung mit einer Säuremischung aus Flußsäure, Salpetersäure und Essigsäure unterzogen, um eine- mesaförmige Nut 612 mit einer Tiefe von etwa 50 pm herzustellen. Dabei bildet sich in Abhängigkeit von der Dotierstoffkonzentration der p- und n-leitenden Zonen am Zerteilungsabschnitt im Zentrum der mesaförmigen Nut 612 während deren Herstellung eine etwa 7 pm hohe.Erhebung 614. Die Weite der Erhebung 614 schwankt in Abhängigkeit von der Größe der in die mesaförmige Nut umgewandelten n-leitenden Zone sowie der mit der Säuemischung erzielten Ätzgeschwindigkeit.First, as shown in FIG. 6A, a p-dovirant is such as gallium, in a semiconductor wafer, for example an n-silicon wafer 601 with a thickness of about 240 µm, in the two main surfaces of which in one concentration of 2 1019 cm or more thermally diffused to p-doped'e'zone layers 602 and 603 to form. Thermal diffusion occurs at a temperature of 12,000 C for a period of 10 hours. The semiconductor wafer is then subjected to steam oxidation subjected to a thin oxide layer at about 10,000 C for a period of 8 hours 604 to form. In the next method step illustrated in FIG. 6B ' is in the p-doped zone layer 602 on a main surface of the semiconductor wafer , using a photoetching process, lift a contact hole 606 in order to attach to this Place an n-type zone layer as a cathode. Simultaneously with this' is at the dicing portion of the wafer 601 where the mesa-shaped groove is formed, another contact hole 607 is formed. Then how in FIGS. 6C and 7, an n-type dopant such as, for example, is illustrated Phosphorus, through the contact holes 606 and 607 in one concentration from 7-10-10 cm at a temperature of 12000 C for a period of 8 hours thermally diffused. Fig. 7 shows a schematic plan view of the in Fig. 6C illustrated wafer. After the dopant has diffused through the contact holes 606 and 607 therethrough become an n-type zone layer 608 as Cathode and an n-type zone layer 610 on the semiconductor wafer with the exception of the central portion of the mesa-shaped groove. Thereupon the semiconductor wafer 601 an oxidation at a temperature of 100l) ° C for a period of 21 hours to form a thin oxide film 605 at the next, in Fig. 6D illustrated process step, the oxide layer 605 in the area of the mesa-shaped Not removed in the middle of a photo-etching process. The semiconductor wafer will be connected a chemical treatment with an acid mixture of hydrofluoric acid and nitric acid and acetic acid to form a mesa-shaped groove 612 with a depth of about 50 pm to produce. This forms depending on the dopant concentration of the p- and n-conductive zones at the dividing section in the center of the mesa-shaped Groove 612 an approximately 7 pm high elevation 614 during its manufacture. The width of the Elevation 614 varies depending on the size of the converted into the mesa-shaped groove n-conductive zone and the etching rate achieved with the acid mixture.

Bei dem anschlieBenden, in Fig. (>E veranschaulichen Verfahrensschritt wird nach vorheriger Waschung der Halbleiterscheibe eine dünne Glasschicht 616 In der mesaförmigen Nut 612 galvanisch aufgebracht und gesintert. Hierzu kann wiederum die Halbleiterscheibe in eine Lösung aus Alkohol und Glaspulver kurz eingetaucht werden, so daß das Glaspulver an der Halbleiterscheibe aufgrund der ETektrophoresewirkung haften bleibt. Die anhaftende Glasschicht wird dann bei einer-Temperatur von 10000 C für eine Dauer-von 1 Stunde gesintert. Die hieraus resultierende Glasschicht 616 bedeckt in relativ flacher Weise die Innenfläche der mesaförmigen Nut 612. Die Glasschicht 616 besitzt am pn-Übergang eine Stärke von etwa 20 Um und auf der Erhebung 614 eine Stärke von etwa 13 -~im.In the subsequent process step illustrated in Fig. (> E After the semiconductor wafer has been washed beforehand, a thin glass layer 616 In the mesa-shaped groove 612 applied by electroplating and sintered. Again, this can be done the semiconductor wafer in a solution of alcohol and Glass powder are briefly immersed so that the glass powder due to the semiconductor wafer the e-electrophoresis effect remains. The adhering glass layer is then at sintered at a temperature of 10000 C for a duration of 1 hour. The one from here resulting glass layer 616 covers the inner surface of the mesa-shaped groove 612. The glass layer 616 has a thickness of at the pn junction about 20 µm and on the elevation 614 a thickness of about 13 - ~ in.

Bei 'dem abschließenden, in Fig. 6F veranschaulichten Verfahrensschritt wird die Oxidschicht an.einer vorgegebenen Stelle mit Hilfe eines Photoätzprozesses entfernt. Nach dem Aufbringen von Metallelektroden 618, 61.9 und 620 aus beispielsweise Aluminium wird die Halbleiterscheibe mit Hilfe eines Diamantstichels in die einzelnen Halbleiterbauelemente zerteilt'..In the final method step illustrated in FIG. 6F the oxide layer is applied at a given location with the help of a photo-etching process removed. After applying metal electrodes 618, 61.9 and 620 from for example Aluminum is cut into the semiconductor wafer with the help of a diamond graver Semiconductor components split up '..

Claims (10)

PATENTANS PRÜCHE 1. Halbleitervorrichtung, mit einer HalbIeit#erscheibe, auf welcher eine Vielzahl von Halbleiterbauelementen mit jeweils zumindest einem pn-übergang ausgebildet. PATENT'S CLAIMS 1. Semiconductor device, with a half disk, on which a plurality of semiconductor components, each with at least one pn junction formed. ist und welche an einem Zerteilungsabschnitt zwischen angrenzenden Halbleiterbauelementen eine mit-einer dünnen Glasschicht bedeckten Nut aufweist, d a d u r c h g e k e n n z e i c h n e t , daß die Nut mit einer Erhebung versehen ist, deren Höhe wesentlich kleiner als die Nuttiefe am Boden der Nut ist. is and which at a dividing section between adjacent Semiconductor components has a groove covered with a thin glass layer, d u r c h e k e k e n n n z e i c h n e t that the groove is provided with an elevation whose height is much smaller than the groove depth at the bottom of the groove. 2. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Oberseite der Erhebung verhältnismäßig flach ist.2. Semiconductor device according to claim 1, characterized in that that the top of the elevation is relatively flat. 3. Halbleitervorrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Höhe der Erhebung 4 bis 10 pm beträgt.3. Semiconductor device according to claim 1 or 2, characterized in that that the height of the elevation is 4 to 10 pm. 4. Ha-lbleitervorrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die dünne Glasschicht im Bereich der Erhebung eine Stärke von nicht mehr als 15 Um und im Bereich des an den pn-übergang angrenzenden Nutbereiches eine Stärke von nicht weniger als 15 pm besitzt.4. Semiconductor device according to claim 1 or 2, characterized in that that the thin glass layer in the area of the elevation has a thickness of no more than 15 A thickness around and in the area of the groove area adjoining the pn junction of not less than 15 pm. 5. Verfahren zum Herstellen einer Halbleitervorrichtung, die eine Halbleiterschelbe aufweist, auf welcher eine Vielzahl von Halbleiterbauelementen mit jeweils zumindest einem pn-abergang ausgebildet ist und welche an einem Zerteilungsabschnitt zwischen angrenzenden Halbleiterbauelementen eine mit einer dünnen Glasschicht bedeckte Nut aufweist, g e k e n n z e i c'h -n e t d u r c h folgende Verfahrensschritte: a) Auf einem Oberflächenbereich des Zerteilungsabschnitts der Halbleiterscheibe mit Ausnahme des Zentrums des <)berflächenbereiches wird eine Zone mit einer gegenüber dem Oberflächenbereich größeren Atzgesc.hwindigkeit ausgebildet; b) auf der Halbleiterscheibe mit Ausnahme des Zerteilungsabscfinitts wird eine ätzbeständige Dünnschicht aufgebracht; c) der Zerteilunysabschnitt der Halbleiterscheibe wird unter Ausbildung der Nut .und einer Erhebung am Boden der Nut geätzt, wobei die unterschiedlichen Ätzgeschwindigkeiten innerhalb des Zerteilungsabschnitts ausgenutzt werden, und d) auf der Nut wird eine dünne Glasschicht aufgebracht.5. A method of manufacturing a semiconductor device comprising a Has semiconductor disc on which a plurality of semiconductor components is formed with at least one pn-butt and which at a dividing section between adjacent semiconductor components one covered with a thin glass layer Has groove, g e k e n n z e i c'h -n e t d u r c h the following process steps: a) On a surface area of the dicing section of the semiconductor wafer with the exception of the center of the surface area, a zone with a greater etching speed than the surface area; b) on of the semiconductor wafer, with the exception of the fragmentation finish, becomes an etch-resistant one Thin layer applied; c) the dicing section of the semiconductor wafer etched with the formation of the groove .und an elevation at the bottom of the groove, the exploited different etching speeds within the dividing section be, and d) a thin layer of glass is applied to the groove. 6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß bei dem Verfahrensschritt a) die Zone mit der gegenüber dem Oberflächenbereich größeren Ätzgeschwindigkeit durch Dotierung einer Fläche der Halbleiterscheibe mit .einem Dotierstoff gebildet wird, dessen Leitungstyp dem Leltungstyp der Halbleiterscheibe entgegengesetzt ist. 6. The method according to claim 5, characterized in that in the Process step a) the zone with the larger one compared to the surface area Etching speed by doping a surface of the semiconductor wafer with .ein Dopant is formed, the conductivity type of which corresponds to the Leltungtyp of the semiconductor wafer is opposite. 7. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß bei dem Verfahrensschritt a) die Zone mit der gegenüber dem Oberflächenbereich größeren Ätzgeschwindlgkeit durch Vergrößern der Dotierungskonzentratton dieser Zone gegenüber der Dotierungskonzentration des Oberflächenbereiches gebildet wird. 7. The method according to claim 5, characterized in that in the Process step a) the zone with the larger one compared to the surface area Etching speed by increasing the doping concentration compared to this zone the doping concentration of the surface area is formed. 8. Verfahren nach einem der Ansprüche 5 bis 7, dadurch ge--kennzeichnet, daß, bei dem Verfahrensschritt c) die Nut so tief ausgebildet wird, daß sie zumindest unter einen der pn-übergänge reicht. 8. The method according to any one of claims 5 to 7, characterized - indicates that, in process step c), the groove is formed so deep that it is at least reaches under one of the pn junctions. 9. Verfahren nach einem der Ansprüche 5 bis 7, dadurch gekennzeichnet, daß bei dem Verfahrensschritt d# eine glaspulverhaltige Lösung in der Nut aufgebracht wird und anschließend das aufgeb rachte G1 aspul ve r gesintert wird. 9. The method according to any one of claims 5 to 7, characterized in that that in process step d # a solution containing glass powder is applied in the groove and then the applied G1 aspul is sintered. 10. Verfahren nach einem der Ansprüche 5 bis 7, dadurch gekennzeichnet, daß beim Verfahrensschritt d) die dünne.10. The method according to any one of claims 5 to 7, characterized in, that in step d) the thin. Glasschicht im Bereich oberhalb des pn-,überganges in einer Stärke von zumindest 15 iim ausgebildet wird. Glass layer in the area above the pn transition in one thickness of at least 15 iim is formed.
DE19813143216 1980-10-31 1981-10-30 Semiconductor wafer with dicing sections and process for their manufacture Expired DE3143216C2 (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15232680A JPS5776860A (en) 1980-10-31 1980-10-31 Semiconductor device and its manufacture

Publications (2)

Publication Number Publication Date
DE3143216A1 true DE3143216A1 (en) 1982-06-03
DE3143216C2 DE3143216C2 (en) 1985-10-31

Family

ID=15538076

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19813143216 Expired DE3143216C2 (en) 1980-10-31 1981-10-30 Semiconductor wafer with dicing sections and process for their manufacture

Country Status (2)

Country Link
JP (1) JPS5776860A (en)
DE (1) DE3143216C2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0750700B2 (en) * 1989-06-27 1995-05-31 三菱電機株式会社 Semiconductor chip manufacturing method
JP2890380B2 (en) * 1991-11-27 1999-05-10 三菱電機株式会社 Semiconductor device and manufacturing method thereof
WO2001009932A1 (en) * 1999-07-30 2001-02-08 Nippon Sheet Glass Co., Ltd. Method of dicing semiconductor wafer into chips, and structure of groove formed in dicing area

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1293807A (en) * 1968-12-09 1972-10-25 Gen Electric Semiconductor wafers sub-dividable into pellets and methods of fabricating same
DE2306842A1 (en) * 1973-02-12 1974-08-15 Siemens Ag METHOD OF MANUFACTURING A VARIETY OF SEMICONDUCTOR ELEMENTS FROM A SINGLE SEMICONDUCTOR DISC

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1293807A (en) * 1968-12-09 1972-10-25 Gen Electric Semiconductor wafers sub-dividable into pellets and methods of fabricating same
DE2306842A1 (en) * 1973-02-12 1974-08-15 Siemens Ag METHOD OF MANUFACTURING A VARIETY OF SEMICONDUCTOR ELEMENTS FROM A SINGLE SEMICONDUCTOR DISC

Also Published As

Publication number Publication date
JPS5776860A (en) 1982-05-14
DE3143216C2 (en) 1985-10-31

Similar Documents

Publication Publication Date Title
DE68926261T2 (en) Symmetrical blocking high breakdown voltage semiconductor device and method of manufacture
DE1614283C3 (en) Method for manufacturing a semiconductor device
DE2611363C2 (en) Diffusion process for a semiconductor device
DE102005038152A1 (en) Semiconductor component and method for its production
DE2019655C2 (en) Method for diffusing an activator which changes the conductivity type into a surface region of a semiconductor body
DE2238450B2 (en) METHOD OF MANUFACTURING AN INTEGRATED SEMICONDUCTOR ARRANGEMENT
DE3240162C2 (en) Method of fabricating a double-diffused source-based short-circuit power MOSFET
DE2633714C2 (en) Integrated semiconductor circuit arrangement with a bipolar transistor and method for its production
DE2340142A1 (en) METHOD FOR MANUFACTURING SEMICONDUCTOR ARRANGEMENTS
DE1814747C2 (en) Process for the production of field defect transistors
DE19930781A1 (en) Diode with metal-semiconductor contact and method for its production
DE2753207C2 (en) Method for manufacturing semiconductor components
DE3143216A1 (en) Semiconductor device and process for producing a semiconductor device
DE2501074A1 (en) TRANSISTOR DEVICE AND METHOD OF MANUFACTURING IT
DE2306842B2 (en) Process for producing a plurality of semiconductor elements from a single semiconductor wafer
DE2731221A1 (en) METHOD FOR MANUFACTURING SEMICONDUCTOR BODIES
DE2536108A1 (en) EDGE LIMITATION ON SEMI-CONDUCTOR DISCS
DE2718781C2 (en) Method for manufacturing a plurality of semiconductor components
DE1639373C2 (en) Transistor and process for its manufacture
DE2652667A1 (en) PROCESS FOR THE THERMAL MOVEMENT OF SELECTED METALS THROUGH BODIES MADE OF SEMICONDUCTOR MATERIAL
DE2709628A1 (en) METHOD OF MANUFACTURING SEMICONDUCTORS
EP1543563B1 (en) Semiconductor diode and method for the production thereof
DE2610942C2 (en) Method for producing a semiconductor component with semiconductor element units monolithically integrated in a semiconductor body
DE2811207A1 (en) TEMPERATURE GRADIENT ZONE MELTING PROCESS THROUGH AN OXIDE LAYER
DE2751485A1 (en) METHOD OF MANUFACTURING SEMICONDUCTOR BODIES WITH A DEFINED EDGE PROFILE ACHIEVED BY ETCHING AND COVERED WITH A GLASS

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: KABUSHIKI KAISHA TOSHIBA, KAWASAKI, KANAGAWA, JP T