DE2730796A1 - Speichereinrichtung - Google Patents
SpeichereinrichtungInfo
- Publication number
- DE2730796A1 DE2730796A1 DE19772730796 DE2730796A DE2730796A1 DE 2730796 A1 DE2730796 A1 DE 2730796A1 DE 19772730796 DE19772730796 DE 19772730796 DE 2730796 A DE2730796 A DE 2730796A DE 2730796 A1 DE2730796 A1 DE 2730796A1
- Authority
- DE
- Germany
- Prior art keywords
- address
- memory block
- input
- modifiable
- circuits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/22—Microcontrol or microprogram arrangements
- G06F9/26—Address formation of the next micro-instruction ; Microprogram storage or retrieval arrangements
- G06F9/262—Arrangements for next microinstruction selection
- G06F9/264—Microinstruction selection based on results of processing
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Executing Machine-Instructions (AREA)
- Storage Device Security (AREA)
- Logic Circuits (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Description
MARIAHILFPLATZ 2*3, MÖNCHEN BO
POSTADRESSE: POSTFACH 95 O1 6O1 D-8O0O MÖNCHEN Θ5
Valerij Fedorov.ttsch Gusev .
Gennadij Nikolaevitsch Ivanov
Vladimir Jakovlevltech Kontarev ^Γ^οΓο
Genrich Isaevitsch Krengel dipl. ino. dieter
Vjatscheslav Jakovlevitsch Kremlev DR ING- DIETE" F1NCK
Manfur Zakirovitsch Scha^ivaleev
Juri j Ivanevitsch Schtschetinin telepon (o0aMo2oB<
A ti 'J.
IT IJ-
TELEX Β-23Γ.05 AURO D
USmanOVltSCn JarmUCliam&tOV telesrawue auhomarcpat München
DA-18035
7.. Juli 1977
Speichereinrichtung
BESCHREIFUNG
Die Erfindung bezieht sich auf die Rechentechnik, insbesondere
auf Speichereinrichtungcn.
Die Erfindung kann mit Erfolg zur Steuerung von Prozesnorer
und Rechnerkanälen sowie in Systemen zur automatischen Steuerung verschiedener Objekte benutzt werden.
Eine z.B. aus S. Hassoni "Mikroprogrammsteuerung", Teil
II, Moskau, 1974, S. 127...129 bekannte Speichereinrichtung
enthaiυ einen zum Speichern der Steueriniormation bestimmten
Speicherblock, an dessen Ausgang ein Festwertregister liegt, das mit einem Register für Funkbionsübergänge gemäß der Rückkehradresseverbunden
ist, ein mit dem Steuurinformations-Speicherblock elektrisch verbundenes Folgeadressenregister,
ein Analysenkode-Register, das mit einem Dekoder zur Aufbereitung der Analysensignale verbunden ist, einen Befehlsvorgabeblock,
dessen Ausgang mit dem Steuerinf ormations*-Speicher-
709883/08Θ1
OOPY
block elektrisch, verbunden ist, sowie Hauptkoinaidenzschal-
tmigen, die mit dem Dekoder zur Aufbereitung der Analysensignale
und mit dem Steuerinformations-Speicherblock elektrisch verbunden sind· Zusätzlich weist die Speichereinrichtung noch
Analysenkode-Register auf, deren Gesamtzahl der Anzahl der modifizierbaren Adressenstellen des Steuerinformations-Speicherblocks
entspricht, und enthält außerdem Dekoder zur Aufbereitung der Analysensignale nach der Zahl der Analysenkode-Register.
Die Notwendigkeit eines besonderen Analysenkode-ltegisters
zur Durchführung der Modifikation einer einzelnen (also jeder) Adressenstelle des Steuerinformations-üpeicherblocks
begrenzt die Zahl der modifizierbaren Adressenstellen, da die
Vergrößerung dieser Zahl zur Erhöhung der Anzahl von Analyse*: kode-Registern führt« Diese Abhängigkeit und die sich daraus
ergebende Einschränkung bedingen ihrerseits ein schlechteres Verhältnis der Stellenzahlen der Analysenkode-Begieter und
des Steuerinformations-Speicherblocks, d.h. begrenzen die effektive Speicherkapazität dieses Blocks, die zur Steuerung
von Einrichtungen benutzt werden kann«
Außerdem wird die Prüfung jeder Bedingung für die Bildung der zu modifizierenden Adressenstellen des Steuerinformations-Speicherhlocks
mittels eines besonderen Signals durch· geführt, das von den Dekodern zur Aufbereitung der Analysensignale
geliefert wird, wobei sich eine größere Zahl von Verknüpfungen ergibt und die Zuverlässigkeit der Einrichtung
709863/0861
schlechter wird·
Das Verzweigungssystem der bekannten Einrichtung ist auf der Abarbeitung von konkreten Mikroprogrammen orientiert, \vA
jede Analyse von Bedingungen, welche die Modifikation der Adresse
des Steuerinformations-Speicherblocks beeinflussen, ist an konkrete Situationen gebunden, die bei der Durchführung
dieser Mikroprogramme entstehen. Infolgedessen läßt sich das Verzweigungssystem und somit die ganze Einrichtung nicht
zur Realisierung eines anderen Systems von Befehlen benutzen.
Die Erfindung bezweckt, die Abmessungen des Steuerinformations-Speicherblocks
zu verkleinern·
Der Erfindung liegt die Aufgabe zugrunde, eine Speichereinrichtung
zu entwickeln, deren zusätzliche Baueinheiten und Elemente die Realisierung eines beliebigen gewünschten. Bafehlssatzes
ohne Umstellung dieser Einrichtung ermöglichen, die Strukturregelmäßigkeit der Einrichtung erhöhen, die Zahl
von Verknüpfungen in der Einrichtung verringern und kleiners
Abmessungen des Steuerinformations-Speicherblocks ergeben*
Diese Aufgabe wird dadurch gelöst, daß in der Speichereinrichtung mit einem Steuerinformations-Speicherblock, an
dessen Ausgang ein Festwertregister liegt, das mit einem Register für Funktionsübergänge gemäß der Rückkehradresse verbunden
istι einem mit dem Steuerinformations-Speicherblock
elektrisch verbundenen Folgeadressenregister, einem Analysenkode-Register, das mit einem Dekoder zur Aufbereitung der Ana-
709883/0861
lysensignale verbunden ist, einem Befehlsvorgabeblock, dessen
Ausgang mit dem Steuerinformations-Speicherblock elektrisch verbunden ist, sowie mit Hauptkoinzidenzschaltungen, die mit
dem Dekoder zur Aufbereitung der Analysensignale und mit dem Steuerinformations-Speicherblock elektrisch verbunden sind, die
Hauptkoinzidenzschaltungen erfindungsgemäß eine Matrix
bilden, deren Spaltenzahl der Anzahl der modifizierbaren Adressenstellon
des üteuerinformations-Speicherblocks entspricht
und deren Zeilenzahl durch die Stellenzahl des Analysenkode-Registers bestiraDit wird, und die Speichereinrichtung selbst
folgende
/zusätzlichen Baueinheiten enthält: einen Köder, zusätzliche
Koinzidenzschaltuiigen, deren Anzahl der Zahl der modifizierbaren
Adressenstellen des Steuerinformations-Speicberblocks entspricht und bei denen einer der Eingänge jeder
Koinzidenzschaltung mit den Hauptkoinzidenzschaltungen elektrisch verbunden ist, ein Register für die Modifikationsbits
der modifizierbaren Adressenstellen des Steuerinformations-Speicherblocks,
wobei an dieses Register die anderen Eingänge der zusätzlichen Koinzidenzschaltungen angeschlossen sind,
sowie Prioritätsschalter zur Umschaltung der modifizierbaren bzw. nicht modifizierbaren Adressenstellen des Steuerinformations-Speicherblocks,
wobei die Anzahl der Prioritätsschalter der Zahl der modifizierbaren bzw« nichtmodifizierbaren Adressenstellen
des Steuerinformations^Speicherblocks entspricht, und die entsprechenden gleichwertigen Informationseingänge jedes
Prioritätsschalters an den Befehlsvorgabeblock, an das
709883/08Θ1
Register für Funktionsübergänge gemäß der Rückkehradresse, an
das Folgeadressenregister bzw· an den Köder angeschlossen sind
während ein weiterer Informationseingang und der Steuereingans
jedes zur Umschaltung der modifizierbaren Adressenstellen des Steuerinformations-Speicherblocks vorgesehenen Prioritätaschalters,
an den Ausgängen der zusätzlichen Koinzidenznchaltungen
bzw· am Register für die Modifikationsbibs der modifizierbaren
Adressenstellen des Steuerinformations-Speicherblocks
liegen und die anderen Steuereingänge jedes dieser Prioritätsschalter sowie der Prioritätsschalter zur Umschaltung
der nicht modifizißrbaren Adressenstellen des Gteuerinformations-Speicherblocks
an v/eitere Ausgänge de3 Köders bsv·.
des Befehlsvorgabeblocks geschaltet sind, während ihre Ausgänge über eine Adressenschiene mit dem &teuerinformationr>Speienerblock
verbunden sind·
Vorzugsweise heben die Hauptkoiaizidonzsehaltunßen. jeder Matrixzeile einen gemeinsamen Eingang , der an den
entsprechenden Ausgang des Dekoders zur Aufbereitung der Analysensignale angeschlossen wird, wobei die Hauptkoinzidenzschältungen
in jeder Matrizspalte einen gemeinsamen. Ausgang aufweisen , der mit einem weiteren Eingang jeder
zusätzlichen Koinzidenzschaltung verbunden wird·
Vorzugsweise enthält jeder Prioritätsschalter zur Umschaltung der modifizierbaren bzw. nichtmodifizierbaren
Adressenstellen des Steuerinformations-Speicherblocks eine Prioritätsschaltung, welche Koinzidenzschaltungen ent-
709883/0861
halt, deren Anzahl um Eins kleiner als die Zahl von Bedingungen
sein soll, die auf die Aufbereitung der Adresse des Steuez* informations-Speicherblocks beeinflussen, und zahlenmäßig
den Koinzidenzschaltungen entsprechende NICHT-Schaltungen aufweist, von denen jede NICHT-Schaltung an die entsprechenden
Koidzidenzschaltungen angeschlossen ist, wobei
ausgestattet ist
jedes der erwähnten Prioritätsschalter mit UND-Schaltungen^
und . der Eingang einer UND-Schaltung mit dem Eingang der NICHT-Schaltung verbunden ist t der als Steuereingang des
Prioritäteschalters dient, während die anderen zahlenmäßig deu Koinzidenzschaltungen entsprechenden UND-Schaltungen an diese
Koinzidenzschaltungen angeschlossen sind , und der Priorität^
schalter weiterhin mit einer ODER-Schaltung versehen ist.,
deren Eingänge mit den UND-Schaltungen verbunden cind und
deren Ausgang an den Steuerinformations-Speicherblock anseschlossen
ist.
Die Erfindung ermöglicht die Durchführung einer einheitlichen (einförmigen) Modifikation der Adressenstellen des
Steuerinformations-Speicherblocks unabhängig von den konkret zu prüfenden Bedingungen*
Bei der Analyse der Schaltungen der Speichereinrichtung
gibt die Erfindung außerdem die Möglichkeit, eine Verzweigung
einer
mit/gegebenenfalls erforderlichen Anzahl von Richtungen durch Vorgabe eines entsprechenden Kodes im Modifikationsbit-Register vorzunehmen«
mit/gegebenenfalls erforderlichen Anzahl von Richtungen durch Vorgabe eines entsprechenden Kodes im Modifikationsbit-Register vorzunehmen«
Anhand des in der Zeichnung dargestellten
709803/0661
Ausführungsbeispiels v;ird die Erfindung
näher erläutert. Es zeigen:
Fig. 1 ein Strul^turbild der Speichereinrichtung gemäß
der Erfindung;
Fig. 2 eine aus Hauptkoinzidenzschaltungen erfindungsgemäß gebildete Matrix; und
Fig· 3 ein Strukturbild des Prioritätsschalters zur Umschaltung
der nichtmodifizierbaren Adressenstellen des Steuerinformations-Speicherblocks gemäß der Erfindung.
Wachstehend wird die Benutzung der Speichereinrichtung ii
einen Rechner mit Mikroprogranmsteuerung betrachtet.
Die Speichereinrichtung enthält gemäß der Erfindung einei
Steuerinformations-Speicherblock 1 mit angeschlossener Adressenschiene
2, Prioritätsschalter 3 zur Umschaltung der modifizierbaren
Adressenstellen des Speicherblocks 1 sowie Prioritätsschalter 4 zur Umschaltung der nichtmodifizierbaren
Adressenstellen des Speicherblocks "I0 Die Anzahl der Prioritätssehalter
3 und 4- entspricht der Zahl der modifizierbsren
bzw« nichtmodifizierbaren Adressenstellen der Speicherblocks
1· An den Speicherblock 1 sind ein Festwertregister 3» ein
Folgeadressenregister 6t ein Register 7 für die Modifikation^
bi/T.te der Adressenstellen des Speicherblocks 1 und ein Analysenkode-Register
8 angeschlossen« Ein Ausgang 9 des Registers 5 dient als Ausgang der Speichereinrichtung. Mit dem ande
ren Ausgang ist ein Register 10 für Funkt ions übergänge gemäß
der Rückkehradresse verbunden· Ein Ausgang 11 des Registers
709883/0661
8 dient ebenfalls als Ausgang der Speichereinrichtung. An den anderen Ausgang ist ein Dekoder 12 zur Aufbereitung der
Analysensignale angeschlossen·
Zur Speichereinrichtung gehören auch ein Befehlsvcrgabeblock
1j5i dessen Eingänge 14· als Eingänge der Speichereinrichtung
dienen, ein Köder 15» dessen Eingänge 16 die Eingänge deijisinrichtung bilden, Hauptkoinzidenzschaltungen 17 (Fig. 2),
die zu einer Matrix 18 (Fig. 1, 2) zusamraengeschaltet sind,
und zusätzliche Koinzidenzschaltungen 19 (Fig. 1). Die Matrix 18 (Fig. 2) weist Spalten nach der Zahl der modifizierbaren
Adressenstellen des Speicherblocks 1 (Fig. 1) sowie Zeilen auf, deren Anzahl durch die Stellenzahl des Registers 8 bestimmt
wird.Die in jeder Zeile der Matrix 18 (Fig. 1, 2) liegenden
Koinzidenzschaltungen 17 haben einen gemeinsamen Eingang 20, der aus den gleichwertigen Eingängen 21 (Fig. 2) dieser
Schaltungen 17 gebildet wird. Die Eingänge 20 (Fig. 1) sind mit den Ausgängen des Dekorders 12 verbunden. Die anderen
Eingänge 22 (Fig. 1, 2) aller Koinzidenzschaltungen 17 (Fig. 2) dienen ala Eingänge der Speichereinrichtung. Die in
jeder Spalte der Matrix 18 (Fig. 1,2) liegenden Koinzidenzschaltungen
17 weisen einen gemeinsamen Ausgang 2j5 auf, der
von den Ausgängen dieser Schaltungen 17 gebildet wird, wobei jeder dieser Ausgänge mit dem Eingang 24 (Fig. 1) jeder zusätzlichen
Koinzidenzschaltung 19 verbunden ist. Der andere Eingang 25 jeder Koinzidenzschaltung 19 liegt an den Ausgängei
des Registers 7. Die Informationseingänge 26, 27, 28, 29 je-
709883/0861
des Prioritätsschalters 3» 4 sind an den Befehlsvorgabeblock
13t an das Register 10, an das Register 6 bzw· an den Köder
15 angeschlossen, während die Informationseingänge 30, 31 als
Eingänge der Speichereinrichtung dienen. Der Informationseingang 32 jedes Prioritätsschalters 3 liegt am Ausgang der
entsprechenden zusätzlichen Koinzidenzschaltung 19· Die Steuereingänge 33» 34, 35 ded^s Prioritätsschalters 3» 4·
bilden die Eingänge der Speichereinrichtung, während die Steuereingänge 36, 37 an den Befehlsvorgabeblock 13 bzw. an
den Köder 15 angeschlossen sind. Der Steuereingang 38 jedea
Schalters 3 liegt am entsprechenden Ausgang des Registers 7· Die Ausgänge 39 aller Schalter 3i 4- sind mit der Adressenschiene
2 verbunden«
Jeder für die Umschaltung der nichtinodifißierbaren Aclics·
senstellen des Informations-Speicherblocks 1 vorgesehene
Prioritätsschalter 4 enthält eine Priorifcätsschaltung 40
(Fig. 3), die sich aus Koinzidenzschaltungen 41, 42, 43, 44, 45 und NICHT-Schaltungen 46, 47, 48, 49, 50 zusammensetzt·.
Die NICHT-Schaltung 46 ist mit den Koinzidenzschaltungen 41, 42, 43, 44, 45 verbunden, während die Schaltung 47 mit den
Koinzidenzschaltungen 42, 43, 44, 45 in Verbindung steht. Weitere Verbindungswege bilden die MICHT-Schaltung 48 mit
den Koinzidenzschaltungen 43, 44, 45, die NICHT-Schaltung mit den Koinzidenzschaltungen 44, 45 und die NICHT-Schaltung
50 Bit der Koinzidenzschaltung 45· Weitere Eingänge der Koinzidenzschaltungen 41, 42, 43, 44 sind mit den Eingängen
709883/0861
der NICHT-Schaltunken 47, 46, 49, bzw. 50 zusammengeschaltet
Uiid dienen als Steuereingänge 34, 37, 35 bzw. 36 (Fig. 1)
des Prioritätsschalters 4. Zum Prioritätsschalter 4 gehören auch UND-Schaltungen 51, 52, 53, 54, 55, 56 (Fig. 3) sowie
eine an diese UND-Schaltungen angeschlossene ODiS-Schaltung
57, deren Ausgang den Ausgang 39 (Fig. 1) des Prioritätsschalters 4 darstellt. Die UND-Schaltungen 51, 52, 53, 54,
(Fig. 3) sind mit den Koinzidenzschaltungen 45, 44, 43, 42 bzw. 41 verbunden. . Die UND-Schaltung 56 ist an den Eingang
der NICHT-Schaltung 46 angeschlossen, der als Steuereingang 33 (Fig. 1) des Prioritätsschalters 4 dient. Die anderen
Eingänge der UND-Schaltung 51, 52, 53, 54-, 5^t 56 Irtg. 3)
bilden die Informationseingänge 28, 26, 27, 29, 31 bzw. 30 (Fig. 1) des Prioritätsschalters 4.
Jeder für die Umschaltung der modifizierbaren Adressenstellen des Steuerinformations-Speicherblocks 1 bestimmte
Prioritätsschalter 3 ist ähnlich dem Prioritätsschalter 4 (Fig. 1, 3) aufgebaut, enthält aber zusätzlich noch eine
Koinzidenzschaltung, eine NICHT-rSchaltung, deren Eingang als
Steuereingang 38 des Schalters 3 dient, und eine weitere
UND-Schaltung, bei der ein Eingang den Informationseingang 32 desJ3chalters 3 bildet. Die zusätzlich vorgesehene
Koinzidenzschaltung, NICHT-Schaltung und UND-Schaltung sind in der Zeichnung nicht gezeigt.
Die Speichereinrichtung funktioniert wie folgt.
Die Ausführung jedes Datenverarbeitungsvorganges, der
durch einen Befehl bestimmt wird, nimmt eine vorgegebene Anzahl
von Taktperioden in Anspruch. Folglich
der muß die gleiche Anzahl von üteuerworten in/angegebenen Folge
aus dem Steuerinformations-Speicherblock 1 (J?ig. 1) abgerufen
werden. Die Steuerinformation wird aus dem Speicherblocfc: 1
ausgelesen und dem Festwertregister 5» dem Folgeadresseri.-eegister
6, dem Hegister 7 für die Modifikationsbits der Adressen«
stellen des Speicherblocks 1 und dem AnalysenkocSa-Itegioter 8
zugeführt. Die Adresse des folgenden Steuerwortes des Speicherblocks
1 gelangt aus dem Register 6 zu den Infornationseingängen
28 der zur Umschaltung der modifizierbaren bzw. nichtmodifizierbaren Adressenstellen des Speicherblocks 1 vorgesehenen Prioritätsschalter 3 und 4, Liegen an den Steuereingängen
33» 34-, 35» 36, 37 der Erioritätsschalter 3» '+ sowie
am Steuereingang 38 des Prioritätsschalters 3 keine Signale
an, so wird der Adressenkode über die Schalter 3 und 4 an die Adressenschiene 2 weitergelcitet und bestimmt somit di<
Adresse des folgenden Steuerwortes dos üpeicherblocks 1.
Also erfolgt das Auslesen der Steuerinformation aus dem Speicherblock 1 zur Realisierung eines willkürlich gewählten
Algorithmus , wenn die Adresse des folgenden Steuerwortes im vorhergehenden Steuerwort angegeben wird.
Die Vorgabe der Anfangsadresse einer Folge von Steuerworten kann aus mehreren Richtungen erfol&en. Beim Drücken
eines Knopfes an dem in der Zeichnung nicht gezeigten Steuerpult gelangt das Signal über den Eingang 16 zum Köder 15» in
709883/0861
df-: die Adresse des Anfangs der Steüerwortfolge gebildet wird
(im folgenden werden diese Steuerworte mit dem Begriff "Mikrobefehle"
bezeichnet, und eine Polge von Mikrobefehlen wird Mikroprogramm genannt).Die gebildete Adresse wird auf die
Informationseingänge 29 der entsprechenden Prioritätsschalter 3» 4 geführt. Gleichzeitig erzeugt der Köder 15 ein Steuersignal
zur Begleitung der Adreßinformaiion. Dieses Signal wird dem Steuereingang 37 der Prioritätsschalter 3» 4 zugeführt.
Liegen zu diesem Zeitpunkt an den Eingängen 33t 24
der Schalter 3» 4 keine Steuersignale an, so hat der Eingang 37 dieser Schalter eine höhere Priorität , wobei die
vom Köder 15 gebildete Adresse über die Schalter 3» 4 zur .'.
Adressenschiene 2 gelangt und die Adresse des folgenden Steuerwortes des Speicherhlocks 1 bestimmt· Wenn von der Einrichtung
Befehle aus einem gerade erfoi>derlichen Befehlssat«
ausgeführt werden, bestimmt die Anfangsadresse des Mikroprogramms, das den Algorithmus für die Abarbeitung des betreffenden
Befehls realisiert, den Befehlskode. Beim Betrieb der Speichereinrichtung wird dem Eingang 14 des Befehlsvorgabeblocks
13 der Befehlskode zugeführt, der in diesem Block gespeichert wird. Nach der Ausführung des vorhergehenden Befehls
wird im Block 13 ein Steuersignal erzeugt, das auf den Steuereingang 36 dedes Prioritätsschalter 3t 4 geführt wird
und somit beim Fehlen von Steuersignalen mit höherer Priorität.die
Übertragung der folgenden Adresse des Speicherblocks
709883/0861
π τ
1 in Form der Information vom Block 13 freigibt· Diese Information,-kann
in Einzelfällen zahlenmäßig dem Befehlskode entsprechen. Aus den Speicherblock 1 wird nun eine Folge von
Steuerwörtern,-,ausgelesen, deren Information den für die Ausführung
des betreffenden Befehls erforderlichen Arbeits£ar><*
bestimmt·
Die Auslesefolge der Steuerwarter kann z. B. zur Unterbrechung
der Vorgänge der Befehlsausführung geändert v/erden. Wenn die Notwendigkeit entsteht, den Kormalablauf eines Mikroprogramms
bei verschiedenen Programiafelilern dringend au unterbrechen,
wie dies z.B. bei btörung des Sx>eicherschutzos, bei
Versuchen, einen in der Befeblsliste nicht vorgesehenen Befehl auszuführen usw.^ dor Fall sein kann, so wird das bignal
zur Unterbrechung der Befehlsausführung auf den Eingang 16 des Köders 15 gegeben. Je nach der Art der Unterbrechung bildet
der letztere eine Adresse, die den Beginn des Mikroprogramms
zur Abarbeitung der betreffenden Situation bestimmt,
wobei die Zuführung anderer Adressen über die Schaller 3» 4-gesperrt
wird.
Beim manuellen, vom Steuerpult aus erfolgenden Abruf eines Steuerwortes aus dem Speicherblock 1 gelangt seine
Adresse zum Informationseingang 30 denSchalter 3 und 4-,
Gleichzeitig wird auf den Steuereingang dieser Schalter 3 und
4- ein Signal gegeben, das die Übertragung der Adresse vom
Steuerpult erlaubt. So wird das erforderliche Steuerwort aus
dem Speicherblock 1 ausgelesen.
Der andere Infcrmationseingang 31 deijschalter 3t 4· und
der ihm entsprechende Steuereingang 34- dienen zur externen
Steuerung des Betriebs der Speichereinrichtung z. B, . eines anderen nicht eingezeichneten Speicher Zur Fehlerdiagnose
gibt dieser Speicher auf die Eingänge der Schalter 3 und 4-die
Adressen von Steuerwörtern des Speicherblocks 1 aus, deren Information zur Aktivierung der einen oder der anderen Stromkreise
des Steuerob^ekts benutzt wird.
Eine l'ol.^e von Stouerwörtern dos Speicherblocks 1 kann
ein für Ausführurigaalgorithmen mehrerer Befehle gemeinsames
Mikroprogramm darstellen, das im folgenden Unterprogramm genannt
wird und für eine Reihe von Mikroprogranmen zugänglich
ist. Der Zugang zu diesem Programm wird dabei durch die Adrer.~
se seines Anfangs bestimmt, die im Mikroprogramm angegeben sein kann, d.h. im Folgeadressenregister vorgegeben wird.Dio
Adresse der Rückkehr vom Unterprogramm ist in jedem konkreten Fall verschieden und hängt von der Art des Mikroprogramms ab.
Also muß die ittickkehradresse vor dem Zugriff zum Unterprogramm vorgegeben werden. In der Speichereinrichtung erfolgt die
Rückkehr folgendermaßen: Vor dem Zugriff zum Unterprogramm
die
wird dem für/Funktionsübergänge vorgesehenen Register 10 vom Pestwertregister 5% dessen Ausgang 9 als einer der Ausgänge der Speichereinrichtung dient, ein bestimmter Kode der Hück* kehradresse zugeführt. Jedes Unterprogramm enthält in seines letzten Mikrobefehl ein Kommando zur Aufnahme des Adressen—
wird dem für/Funktionsübergänge vorgesehenen Register 10 vom Pestwertregister 5% dessen Ausgang 9 als einer der Ausgänge der Speichereinrichtung dient, ein bestimmter Kode der Hück* kehradresse zugeführt. Jedes Unterprogramm enthält in seines letzten Mikrobefehl ein Kommando zur Aufnahme des Adressen—
709883/08Θ1
k^/lee vom Register 10, das auf den Steuerein^ang J>
der Schalter 3 und 4 gegeben wird» Dieser Kode der Rückkehradre&s:
gelangt vom Register 10 über die Schalter 3, 4 und die Schien«
2 zum Eingang des Speicherblocks 1 zur Programmfortsetzung Die vom Register 10 gelieferte Adresse kann in Verbindung iait
dem nachstehend beschriebenen Verzweigungssystem benutzt werden·
Bei Ausführung einer Folge von Mikrobefehlen ergibt sich oftmals die Notwendigkeit, eine Verzweigung je nach Erfüllung
oder Nichterfüllung der von der Einrichtung geprüften Bedingungen vorzunehmen. Die Verzweigung kann hierbei in 2, 4, 8
usw· Richtungen erfolgen» In jedem konkreten Fall wird ein
bestimmter Satz von Bedingungen geprüft· Obwohl die Anzahl derartiger Prüfungen sehr groß ist, und die Bedingungen ziemlich verschieden sind, ist ein Satz der gleichzeitig zu prüfenden Bedingungen begrenzt·
Bei Durchführung von Verzweigungen funktioniert die Speichereinrichtung
wie folgt· Die nichtraodifizierbaren Kodestellen der folgenden Adresse gelangen vom Register 6 zu den
Eingängen 28 der Schalter 4· Die Nummer des zu prüfenden Bedingungssatzes
wird vom Analysenkode-Register 8 vorgegeben und vom Dekoder 12 dekodiert. Alle möglichen Bedingungen, die
geprüft werden sollen, werden den Eingängen 22 (Fig. 1, 2) de: Hauptkoinzidenzschaltungen 17 (Fig. 2) zugeführt, aus'denen
die Matrix 18 (Fig. 1, 2) besteht·
Jede Zeile der Matrix 18 entspricht der Nummer des zu
709883/0861
4XO
prüfenden Bedingungssatzes. Vom Dekoder 12 (Pig. 1) gelangen die Signale zum gemeinsamen Eingang 20 der entsprechenden
Zeile der Matrix 18 (Fig. 2) und aktivieren in der betreffenden Zeile die Hauptkoinzidenzschaltungen 17 (11Ig. 2), auf
deren andere Eingänge die zu prüfenden Bedingungen geführt werden. An den gemeinsamen Ausgängen 2J>
(£ig. 1, 2) der Sctu-.l
tungen 17 (Pig. 2) jeder Spalte der Matrix 18 stellt man die
logische KuIl oder Eins je nach Erfüllung der zu prüfenden Bedingung ein, wobei an diesen Ausgängen ein Kode gebildet
wird, der dom Zustand der zu prüfenden Bedingungen zum Zeitpunkt der Analyse entspricht. Somit sind an den Ausgängen 2ρ
der Schaltungen 17 2 Kombinationen möglich, wobei η die Anzahl der Spalten der Matrix 18 bedeutet, die der Zahl der
modifizierbaren Adressenstellen entspricht. Jeder Zeile der Matrix 18 werden über die Eingänge 22 Bedingungen zugeführt,
die gleichzeitig anaDyoiert v/erden. Eine und dieselbe Bedingung
kann aber auf die Eingänge 22 der Koinzidenzschal bur.~
gen mehrerer Zeilen der Matrix 18 gegeben werden, d.h. die Prüfung dieser Bedingung kann zusammen mit der Prüfung anderer
Bedingungen durchgeführt werden. Allgemein beträgt die AiiZahl der Kombinationen von Prüf bedingungen
K s 2n . m,
wobei m die Anzahl der Analysenkode bedeutet.
wobei m die Anzahl der Analysenkode bedeutet.
Von den Ausgängen 23 der Schultungen 17 (Fig. 2) gelangt
der Kode über die entsprechenden zusätzlichen Koinzidenz-
709883/0861
Schaltungen 19 (Fig. 1) an die Informationseingänge 32 der
Schalter 3 und ersetzt die entsprechenden modifizierbaren
Adreasenstellen, z.B. niederwertige Stellen· In diesem Falle
werden die höherwertigen nichtmodifizierbaren Adressenstellen
über die Schalter 4 transferiert. Auf diese Weise erfolgt die
Verzweigung in 2n Sichtungen· Zur Begrenzung der Zahl von
Verzweigungsrichtungen benutzt man die vom Register 7 für die Modifikationsbits der Adressenstellen des Speicherblocks 1
gelieferte Information« Führt eine Stelle des Begisters 7 eine
"Bins1*, so wird der Anschluß eines der Ausgänge 23 der Schaltungen
17 (Fig. 2) über die Schaltungen 19 an die Informations
eingänge 32 der entsprechenden Schalter 3 freigegeben. Beim
Fehlen der "Eins" in dar entsprechenden Stelle des Registers
7 (Fig· 1) wird die Aufnahme des Kodes von diesen Ausgängen 23 verboten und die Durchgabe des Adressenkodes vom Register
6 im entsprechenden Schalter 3 freigegeben.Bei einer "Eins"
im Register 7 wird die Verzweigung in zwei Richtungen, bei zwei "Einsen" in vier Richtungen usw. erlaubt. Die Benutzung
eines Analysensignals (Aktivierung einer Zeile der Matrix 18)
in Verbindung mit den Modifikationsbits ermöglicht also die
Ausführung von (2n - 1) Prüfungsarten (der Kulikode des Modifikationsmerkmals
weist auf das Fehlen der Analyse hin). Bei einer Anzahl von m Analysen ist die Anzahl der Prüfungen
F = m/2n - 1/.
Hierbei bleibt die Bequemlichkeit der Vorgabe von Prüfungen
Hierbei bleibt die Bequemlichkeit der Vorgabe von Prüfungen
709883/0861
erhalten« Die Speicherkapazität des Speicherblocke 1 wird wirtschaftlich ausgenutzt·
Nun soll die Wirkungsweise der Prioritätsschalter 4 betrachtet
werden.
Oa die für die Adresse des folgenden Steuerwortes erforderliche
Information an den Eingängen 26, 27» 28, 29, 30, 31 der Schalter 3 und 4 (Fig. 1) sowie an den Eingängen 22
der Schalter 3 gleichzeitig von mehreren Richtungen anliegt und an ihren Ausgängen 39 nur eine Adresse erscheinen soll,
die dem von der Richtung mit der jeweiligen höchsten Priorität zugeführten Kode entspricht, sind die Schalter 3 und 4
mit einer Prioritätsschaltung 40 (Fig. 3) ausgestattet.
Die für die Umschaltung von nichtmodifizierbaren Adressenstellen des Speicherblocks 1 (Fig. 1) vorgesehenen Schaltea
4 (Fig. 1, 3) funktionieren wie folgt.
Die vom Steuerpult abgegebene Adresse hat die höchste
Priorität (die Bedienungsperson kann jederzeit eingreifen).
Deswegen wird das Steuersignal vom Eingang 33 (Fig. 1) auf die UND-Schaltung 56 (Fig. 3) gegeben, wobei es den
Durchgang der vom Steuerpult abgegebenen Information durch diese Schaltung über den Eingang 30 (Fig. 1) und den weiteren
Informationsfluß über die ODiiR-Schaltung 57 (Fig. 3) 4ur
Adressenscbiene 2 (Fig. 1) des Speicherblocks 1 ermöglicht. Gleichzeitig gelangt dieses vom Eingang 33 (Fig. 1) abgenommene
und von der NICHT-Schaltung 46 (Fig. 3) invertierte :, Steuersignal an einen derjuingänge der Koinzidenzschaltungen
41, 42, 43, 44, 45, wobei es den Durchgang der Steuersignale
von den Eingängen 34, 35, 36, 37 (Fig· 1) der Schalter 4
(Fig· 1, 3) durch diese Koinzidenzschaltungen sperrt und folglich die Ausgabe des Adressenkodes (der Information) aus
entsprechenden Richtungen auf die Schiene 2 verhindert·
Der Adressenkode, der einem anderen in der Zeichnung nicht gezeigten Speicher entnommen wird, gelangt zum Eingang
31 (Fig. 1) und wird von einem Steuersignal begleitet, das über den Eingang 34 (Fig. 1) dem anderen Eingang der Koinzidenzschaltung
41 (Fig. 3) zugeführt wird, wobei es die letztere aktiviert und beim Fehlen eines vom Steuerpult abgegebenen
Steuersignals am Eingang 33 (Fig, 1) den Durchgang des Adressenkodes
vom anderen Speicher durch die UND-Schaltung 55 (Fig,
J) und die ODiffi-Schaltung 57 zur Schiene 2 freigibt. Gleichzeitig
wird dasselbe am Eingang 34 (Fig. 1) anliegende Steuersignal von der NICHT-Schaltung 47 (Fig. 3) invertiert und auf
die? anderen Eingänge der Koinzidenzschaltungen 42, 43, 44, 45
gegeben, wobei es diese Koinziddnzschaltungen für die Steuersignale
von den Eingängen 35, 36, 37.(Fig. 1) der Schalter 4 (Fig. 1, 3) sperrt und folglich die Ausgabe des Adressenkodes
aus den entsprechenden Richtungen auf die Schiene 2 (Fig. 1) verbietet.
Bei Unterbrechung der Ausführung eines laufenden Eefehls
gelangt der Adressenkode vom Köder 15 (11Ig. 1) zum Eingang
29 und wird von einem Steuersignal begleitet, das über den
Eingang 37 des^Jchalters 4 dem verb liebenden Eingang der Koinzi-
709883/0861
■ι?
denzschaltung 42 (Fig. 5) zugeführt wird, wobei ee die letztere aktiviert und beim Fehlen der vom Steuerpult und einem
anderen Speicher gelieferten vorrangigen Steuersignale an den Eingängen 221 24 (Fig· 1) den Durchgang des Adressenkodes für
den Beginn des zur Abarbeitung der entsprechenden Unterbrechungssituation bestimmten Mikroprogramms vom Köder 15 durch
die UND-Schaltung 54 (Fig. 2) und die ODER-Schaltung 57 zur
Schiene 2 (Fig. 1) erlaubt· Gleichzeitig wird dieses vom Köder 15 abgegebene Steuersignal von der NICHT-Schaltung 48 (Fig. 2)
invertiert und gelangt zu den weiteren Eingängen der Koinzidenzschaltungen 42» 44( 45, wobei es diese Koinzidenzschaltungen für die Steuersignale von den Eingängen 35t 36 (Fig· 1)
der Schalter 4 (Fig. 1, 2) sperrt und folglich die Ausgabe des Adressenkodes von den entsprechenden Richtungen auf die Schiene 2 (i'ig. 1) verhindert.
Bei der Rückkehr von einem Mikroprogramm zum Hauptrcikroprogramm gelangt der Rückkehradressenkode vom Register 10
(Fig. 1) zum Eingang 27 und wird von einem Steuersignal beglei tet, das über den Eingang ^ (Fig. 1) dem verbliebenen Eingang
der Koinzidenzschaltung 42 (Fig. 2) zugeführt wird, wobei es die letztere aktiviert und beim Fehlen von Steuersignalen an
den vorrangigen Eingängen 23, 24, V? (fig· 1) des Schalters 4
die UND-Schaltung 53 (Fig. 2) und die ODER-Schaltung 37 für
den Durchgang des die Bückkehr ins Hauptmikroprogramm bewirkenden Adressenkodes vom Register 10 zur Schiene 2 (Fig. 1)
durchschaltet· Gleichzeitig wird dieses dem Eingang 25 (Fig. 1
709883/0861
entnommene und von der NICHT-Schaltung 49 (Fig. 3) invertierte
Steuersignal den weiteren Eingängen der Koinzidenzschaltungen 44« 45 zugeführt, wobei es diese Koinzidenzschaltungen für
den Durchgang der restlichen Steuersignale des Schalters 4 (fig· 1) sperrt und folglich die ..Abgabe des Adressenkodes von
den entsprechenden Eichtungen auf die Schiene 2 verhindert·
Wenn eine Adresse für den Beginn eines Mikroprogramms zur Ausführung eines Befehls aus dem Befehlssatz vorgegeben
werden soll, wird der Adressenkode vom ^efehlsvorgabeblock
(Fig. 1) erzeugt· Dieser Adressenkode wird an den Eingang der Schalter 4 in Begleitung eines Steuersignals geleitet,
das vom Eingang 36 zum restlichen Eingang der Koinzidenzschaltung
44 (Fig. 3) gelangt, die letztere aktiviert und bein Fehlen
der Steuersignale an den vorrangigen Eingängen 33i 3-%
27 (Pig. 1) des Schalters 4 die UflD-Schaltung 52 (Fig. 3) und
die ODER-Schaltung 57 für den Durchgang des Adressenkodes für
den Mikroprogrammbeginn zur Ausführung des betreffenden Befehls vom Block 13 (Fig. 1) zur Schiene 2 (Fig. 1) öffnet.
Gleichzeitig wird dieses vom Block 13 gelieferte Steuersignal von der NICHT-Schaltung 50 (Fig. 3) invertiert und gelangt
zum restlichen Eingang der Koinzidenzschaltung 45, wobei
es die Bildung der Bedingung zur Weitergabe des Adressen·
kodes von der Richtung mit der niedrigsten Priorität über den Eingang 28 des Schalters 4.zur Schiene 2 (Fig· 1) blokkiert»
Nur , wenn an den Eingängen 35· 34, 35»
709883/0861
36, 37 der Schalter 4 keine Steuersignale anliegen, ermöglicht
die Koinzidenzschaltung 45 (Fig. 3) das Weiterleiten
des Adressenkodes vom Folgeadressenregister 6 über die UND-Schaltung
51 (Fig. 3) und die ODER-Schaltung 57 sur Schiene
2 (Fig* 1) . Somit weist die im vorhergehend«» öteuerwort vorgegebene Adresse des folgenden Steuerwortes eine niedrigere
Priorität auf.
Die für die Umschaltung der modifizierbaren Adressenstellen
des Speicherblocks 1 vorgesehenen Prioritätsschalter
3 (Fig· 1) unterscheiden sich von den Prioritätsschaltem4 zui
Umschaltung der nichtmodifizierbaren Adressenstellen des Speicherblocks 1 dadurch, daß sie noch einen Informationseingang
32 und einen diesem entsprechenden Steuereingang 38 aufweisen,
Die Prioritätsschalter 3 (Fig. 1) funktionieren ähnlich den beschriebenen Schaltern 4. Es ist nur zu berücksichtigen,
daß das zusätzliche am Eingang 38 (Fig. 1) anliegende Signal die niedrigste Priorität besitzt.
Die beschriebene Einrichtung weist gegenüber den bekannten Speichereinridhtungen wesentliche Vorteile auf, da
sie den se hai tungs technischen Aufwand für Verzweigungen verringert
und die Abmessungen des Speicherblocks herabsetzt, weil die Stellenzahl dieses Blocks bedeutend vermindert wird.
Außerdem werden die Funktionseigenschaften der Speichereinrichtung
durch die Möglichkeit erweitert bei der Wahl eines Steuerwortes verschiedene Baueinheiten
der Einrichtung als Adressenquellen zu benutzen, wo—
709883/0861
bei 4er Abruf von der Sichtung nit der höchsten Priorität erfolgt.
It «1x4 auch eine bedeutende Ersparnie an der erforderlichen Adreesensahl der Speichereinrichtung erreicht, d.h. die
effektive Speicherkapazität der Einrichtung wird erhöht, da in jedem einseinen Falle die optimale Zahl von Verzweigungen
vorgegeben wird·
709883/0861
Leerseite
Claims (3)
- PATENTANSPRÜCHE/^Speichereinrichtung mit einem Speicherblock, an do^sc-a Ausgang ein Festwertregister liegt, das mit einem Register für Funktioncübergänge gemäß der Rückkehradresse verbunden ist, einem mit dem Steuerinfoi-mations-Speicherblock elektrisch verbundenen FolijeadreasenregiöLer, einera Analysenkodti-i.ingisüe'j:1 das mit einem Dekoder zur Aufbereitung der Analycensignale verbunden ist, einem Bafehlsvorgateblock, dessen Ausgang mit dem öteuerinforinations-Speicherblock elektrisch verbunden ist, sowie mit Hauptkoinzidenzschaltungen, die mit den Dekoder1 zur Aufbereitung der Analysensignale und mit dem Steuerinfermations-Speicherblock elektrisch verbunden sind, dadurch gekennzeichnet , daß die HauptkoinzidensEchaltungen (17) dieser Einrichtung eine Matrix (18) bilden, deren Spaltenzahl der Anzahl der mod if i zierbaren Adressenstellen dc-ε Steuerinformatioiis-ijpeicherblocks (1) entspricht und deren Zeilenzahl durch die Stellenzahl des Analysenkode-negisters (8) bestimmt wird, und die Speichereinrichtung selbst zusätzlich folgende Baueinheiten enthält: clnai Köder (1>), ausäts-Iiehe Koinzidenzschaltungen (19)» deren Anzahl der Zahl der modifizierbaren Adressenstellen des St e u er irif or mat ions -Spei eherblocks (1) entspricht und bei denen einer der Eingänge (24-) jeder Koinzidenzschaltung (19) mit den Hauptkoinzidenzschalturi- gen (17) elektrisch verbunden ist, ein Register (7) für die Modifikationsbits der modifizierbaren Adressenstellen des•709583/0881UQlNAL INSPECTEDSteuerinformations-Speicherblocks (1), wobei an dieses Register (7) die anderen Eingänge (25) der zusätzlichen Koinzidenzschaltungen (19) angeschlossen sind, sowie Prioritätsschal ter (3, 4) zur Umschaltung der modifizierbaren bzw. nichtmodif izierbaren Adressenstellen des Steuerinf ormations-Speicherblocks (1), wobei die Anzahl der Prioritätsschalter (3» 4) der Zahl der modifizierbaren bzw. nichtmodifizierbaren Adressen-. stellen des Steuerinformations-üpeicherblocks (1) entspricht, und die entsprechenden gleichwertigen Inf oriaationseingänge (2£, 27, 28, 29) Jedes Prioritätsschalters (3, 4) an den Befehlsvorgabeblock (1$), an das Register (10) für Funktionsübergänge gemäß der Rückkehradresse, an das Folgeadressenregister (6) bzw. an den Köder (15) angeschlossen sind, während ein weiterer Informationseingang (32) und der Steuereingang (38) jedes zur Umschaltung der modifizierbaren Adressenstellen des Steuerinformations-Speicherblocks (1) vorgesehenen Prioritätsschalters (3) an den Ausgängen der zusätzlichen Koinzidenzschaltungen (19) bzw. am fiegister (7) für die Modifikationsbits der modifizierbaren Adressenstellen daa.Steuerinformations-Speicherblocks (1) liegen, und die anderen Steuereingänge (36, 37) jedes dieser Prioritätsschalter (3) sowie der Prioritätsschalter (4) zur Umschaltung der nichtmodifizierbarer Adressenstellen des fc»teuerinformations-&peicherblocks (1) an weitere Ausgänge des Köders (15) bzw. des Befehlsvorgabeblocks (13) geschaltet sind, während ihre Ausgänge (39) über eine Adressenschiene (2) mit dem Steueriuformations-Speicherblock709883/0861(1) verbunden sind«
- 2.Einrichtung nach Anspruch 1, dadurch gekennzeichnet , daß die HauptkoinzidenzschaItungcn (17) jeder Zeile der Matrix (18) einen gemeinsamen Eingang (20) haben, der an den entsprechenden Ausgang des Dekoder« (12) zur Aufbereitung der Analysensignale angeschlossen ist, und die Hauptkoinzidenzschaltungen (17) jeder Spalte der Matrix (18) einen gemeinsamen Ausgang (23) aufv/eisen, der mit einem Eingang (24) jeder zusätzlichen Koinzidenzschalcuj^ (19) verbunden ist·
- 3.Einrichtung nach Anspruch 1 oder 2 ., dadurch gekennzeichnet , daß jeder der Prioritätsschalter (4, 3) zur Umschaltung der modifizierbaren bzw, nichtmodifizierbaren Adressenstellen des üteuerinformations-Speicherblocks (1) mit einem Prioritätsschalter (40) ausgestattet ist, welche Koinzidenzschaltungen (41, 42, 43, 44, 45) enthält ι deren Anzahl um Eins kleiner als die Zahl von Bedingungen ist, die auf die Aufbereitung der Auresse des Steuerinfoi— mations-Speicherblocks (1) Einfluß haben, und zahlenmäßig den Koinzidenzschaltungen (41, 42, 43, 44, 45) entsprechende NICHT-Schaltungen (46, 47, 48, 49, 50) aufweist, von denen jede NICHT-Schaltung an die entsprechenden Koinzidenzschaltungen (41, 42, 43, 44, 45) angeschlossen ist, und jeder Prioritätsschalter (4, 3) außerdem UND-Schaltungen (51, 52, 53t 5^i 55t 56) enthält, wobei der Eingang einer UND-Schaltung709883/0881(56) mit dem Jiingang der fllClIT-Schaltung (46) -verbundenist, der als Üteuereingang (33) des Prioritätsschalbers (4, 3) dient, während die anderen zahlenmäßig den Koinzidenzschaltungen (41, 42, 43, 44, 45) entsprechenden UWD-Schaltungen (51, 52, 53» 5^, 55) au diese Koinzidenzschaltungen (41, 42, 43, 44, 45) angeschlossen sind, und der Prioritätsschalter (4, 3) weiterhin mit einer ODKR-üchaltung (57) ausgestattet ist, deren Eingänge mit den UKD-Schaltungen (51, 52, 53, 5^» 55» 56) und deren Ausgang an den Steuer-inJTormatioiis-lSpeicherblock (1) verbunden cind.709863/0861 copy '
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU762379679A SU613401A1 (ru) | 1976-07-07 | 1976-07-07 | Запоминающее устройство |
Publications (1)
Publication Number | Publication Date |
---|---|
DE2730796A1 true DE2730796A1 (de) | 1978-01-19 |
Family
ID=20668227
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19772730796 Ceased DE2730796A1 (de) | 1976-07-07 | 1977-07-07 | Speichereinrichtung |
Country Status (10)
Country | Link |
---|---|
US (1) | US4122535A (de) |
JP (1) | JPS5328343A (de) |
BG (1) | BG29546A1 (de) |
DE (1) | DE2730796A1 (de) |
FR (1) | FR2357983A1 (de) |
GB (1) | GB1541771A (de) |
IN (1) | IN147586B (de) |
PL (1) | PL109527B1 (de) |
RO (1) | RO76000A (de) |
SU (1) | SU613401A1 (de) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4510582A (en) * | 1981-06-01 | 1985-04-09 | International Business Machines Corp. | Binary number substitution mechanism |
US4472772A (en) * | 1981-08-03 | 1984-09-18 | Burroughs Corporation | High speed microinstruction execution apparatus |
US4644464A (en) * | 1984-06-05 | 1987-02-17 | Burroughs Corporation | Graph manager for a reduction processor evaluating programs stored as binary directed graphs employing variable-free applicative language codes |
US4615003A (en) * | 1984-06-05 | 1986-09-30 | Burroughs Corporation | Condition concentrator and control store for a reduction processor evaluating programs stored as binary directed graphs employing variable-free applicative language codes |
US5440476A (en) * | 1993-03-15 | 1995-08-08 | Pentek, Inc. | System for positioning a work point in three dimensional space |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
BE789583A (fr) * | 1971-10-01 | 1973-02-01 | Sanders Associates Inc | Appareil de controle de programme pour machine de traitement del'information |
US4011547A (en) * | 1972-07-17 | 1977-03-08 | International Business Machines Corporation | Data processor for pattern recognition and the like |
US3900835A (en) * | 1973-09-24 | 1975-08-19 | Digital Equipment Corp | Branching circuit for microprogram controlled central processor unit |
-
1976
- 1976-07-07 SU SU762379679A patent/SU613401A1/ru active
-
1977
- 1977-06-30 US US05/811,788 patent/US4122535A/en not_active Expired - Lifetime
- 1977-07-01 GB GB27729/77A patent/GB1541771A/en not_active Expired
- 1977-07-05 IN IN1009/CAL/77A patent/IN147586B/en unknown
- 1977-07-06 FR FR7720794A patent/FR2357983A1/fr active Granted
- 1977-07-06 RO RO7790948A patent/RO76000A/ro unknown
- 1977-07-06 PL PL1977199418A patent/PL109527B1/pl unknown
- 1977-07-07 DE DE19772730796 patent/DE2730796A1/de not_active Ceased
- 1977-07-07 BG BG7736828A patent/BG29546A1/xx unknown
- 1977-07-07 JP JP8049377A patent/JPS5328343A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
PL109527B1 (en) | 1980-06-30 |
RO76000A (ro) | 1981-02-28 |
GB1541771A (en) | 1979-03-07 |
JPS5328343A (en) | 1978-03-16 |
US4122535A (en) | 1978-10-24 |
SU613401A1 (ru) | 1978-06-30 |
IN147586B (de) | 1980-04-26 |
FR2357983B1 (de) | 1980-03-07 |
FR2357983A1 (fr) | 1978-02-03 |
PL199418A1 (pl) | 1978-04-24 |
BG29546A1 (en) | 1980-12-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2714805C2 (de) | ||
DE2446224A1 (de) | Vorrichtung zum steuern des mikroprogramms im operationssystem einer digitalen datenverarbeitungsanlage | |
DE2364408C3 (de) | Schaltungsanordnung zur Adressierung der Speicherplätze eines aus mehreren Chips bestehenden Speichers | |
DE1815078C3 (de) | Elektronisches Datenverarbeitungssystem | |
DE2019444C3 (de) | Datenverarbeitungsanlage mit Vorrangschaltung | |
DE2907181A1 (de) | Befehlssatz-modifizierregister fuer einen datenprozessor | |
DE1499722B1 (de) | Einrichtung zur modifizierung von informationswoertern | |
DE2355993B2 (de) | Programmierbare datenverarbeitungsanlage | |
DE1499203B1 (de) | Schaltungsanordnung zum Speicherschutz bei Datenverarbeitungsanlagen mit Simultanbetrieb | |
DE3432721C2 (de) | ||
DE2054947A1 (de) | Adressenvorbereitungseinnchtung und verfahren und Speicherzugnffan forderungseinnchtung fur ein Infor mationsver arbeitungssystem | |
DE1774870B2 (de) | Einrichtung zur Adressierung einer Speicherzelle eines Speichers in einer Datenverarbeitungsanlage | |
DE2926351A1 (de) | Look-ahead-speicheradressen- steuereinrichtung | |
DE2538978C2 (de) | ||
EP0130269A2 (de) | Speicherprogrammierbare Steuerung | |
DE69908772T2 (de) | Geraet mit kontextumschaltungsfaehigkeit | |
DE2730796A1 (de) | Speichereinrichtung | |
DE3121046C2 (de) | ||
DE2747304C3 (de) | Einrichtung zur Mikrobefehlssteuerung | |
DE3344340C2 (de) | Datenverarbeitungsanordnung zum Durchführen von Mikrobefehlen | |
DE2440390C3 (de) | ||
DE2440390B2 (de) | Elektronischer rechner | |
DE1194605B (de) | Verbesserung an Geraeten zur Verarbeitung von Angaben, Informationen od. dgl. | |
DE3101270A1 (de) | Rechnersystem zur kombinierten wortverarbeitung und bitverarbeitung | |
DE2622140C3 (de) | Einrichtung zur Steuerung manueller Operationen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OAR | Request for search filed | ||
OC | Search report available | ||
OD | Request for examination | ||
8125 | Change of the main classification |
Ipc: G06F 9/32 |
|
8128 | New person/name/address of the agent |
Representative=s name: VON FUENER, A., DIPL.-CHEM. DR.RER.NAT. EBBINGHAUS |
|
8131 | Rejection |