Przedmiotem wynalazku jest urzadzenie pamieci przeznaczone zwlaszcza do sterowania procesami i kanalami elektronicznych maszyn cyfrowych, jak równiez w systemach sterowania automatycznego róznorodnymi obiektami.Znane jest urzadzenie pamieci, zawierajace blok pamieci, przeznaczony do przechowywania infor¬ macji sterujacej, do którego wyjscia dolaczony jest rejestr stalych, polaczony z rejestrem przejscia funkcyjnego wedlug adresu powrotu, polaczony elektrycznie z blokiem pamieci, przeznaczonym do przechowywania informacji sterujacej, rejestr kodu analiz, blok zadawania rozkazów, którego wyjscie polaczone jest elektrycznie z blokiem pamieci przeznaczonym do przechowywania informacji ste¬ rujacej, oraz podstawowe uklady koincydencyjne, polaczone elektrycznie z deszyfratorem ksztalto¬ wania sygnalów analiz oraz z blokiem pamieci, przeznaczonym do przechowywania informacji ste¬ rujacej. Poza tym urzadzenie pamieci zawiera do¬ datkowo rejestry kodu analiz, których calkowita liczba jest równa liczbie poddawanych modyfikacji pozycji adresu bloku pamieci, przeznaczonego do przechowywania informacji sterujacej, oraz deszyf- ratory ksztaltowania analiz wedlug liczby rejestrów kodu analiz. ^ Potrzeba osobnego rejestru kodu analiz do za¬ pewnienia mozliwosci realizacji jednej (kazdej) pozycji adresu bloku pamieci, przeznaczonego do przechowywania informacji sterujacej ogranicza liczbe modyfikowanych pozycji adresu, poniewaz ich zwiekszenie doprowadza do zwiekszenia liczby rejestrów kodu analiz. Taka zaleznosc, oraz wyni¬ kajace z tej zaleznosci ograniczenie pogarsza z kolei stosunek miedzy pozycyjnoscia rejestrów kodu analiz i pozycyjnoscia bloku pamieci, prze¬ znaczonego do przechowywania informacji steru¬ jacej, to znaczy obniza skuteczna, wykorzystywana ao celów sterowania jakimkolwiek urzadzeniem, pojemnosc tego ostatniego.Foza tym w znanym urzadzeniu sprawdzenie kazdego z warunków ksztaltowania zmodyfikowa¬ nych pozycji adresu bloku pamieci, przeznaczonego dc przechowywania informacji sterujacej realizo¬ wane jest ocobnym sygnalem, doprowadzanym z deszyfratorów ksztaltowania isygnalów analiz, co * doprowadza do zwiekszenia liczby polaczen i do pogorszenia sie niezawodnosci urzadzenia.W znanym urzadzeniu aparat rozgalezien jest 20 zorientowany na realizacje konkretnych mikro- programów, a kazda analiza warunków, wplywa¬ jaca na modyfikacje adresu bloku pamieci, prze¬ znaczonego do przechowywania informacji steru¬ jacej, jest przyporzadkowana do konkretnych sy¬ tuacji, powstajacych w procesie wykonywania tych mikroprogramów, co nie pozwala na wykorzysty¬ wanie aparatu rozgalezien, a wiec i urzadzenia do realizacji innego systemu rozkazów.Zadaniem wynalazku jest zaprojektowanie urza¬ dzenia pamieci, wyposazonego w takie dodatkowe 10 15 23 30 109 527mm bloki i elementy, które umozliwilyby realizacje dowolnego potrzebnego systemu rozkazów bez ko¬ niecznosci przebudowy danego urzadzenia, zwiek¬ szenie regularnosci struktury urzadzenia zmniej¬ szenie, w nim liczbo polaczen oraz zmniejszenie i objetosci bloku pamieci, przeznaczonego do prze¬ chowywania informacji sterujacej. i^adajjie xastato zrealizowane w wyniku zapro¬ jektowania urzadzeaij pamieci, zawierajacego blok pamieci, przeinaczony do przechowywania infor- ie macji sterowania, do którego wyjscia dolaczony jest rejestr stalych, polaczony z rejestrem przejscia funkcyjnego wedlug adresu powrotu, rejestr na¬ stepnego adresu, polaczony elektrycznie z blokiem pamieci, przeznaczonym do przechowywania infor- u macji sterowania, rejestr kodu analiz, polaczony z deszyfratorem ksztaltowania sygnalów analiz, blok zadawania rozkazów, którego wyjscie jest po¬ laczone elektrycznie z blokiem pamieci, przezna¬ czonym do przechowywania informacji sterujacej M oraz podstawowe uklady koincydencyjne, polaczone elektrycznie z deszyfratorem ksztaltowania sygna¬ lów analiz oraz z blokiem pamieci, przeznaczonym do przechowywania informacji sterujacej.Zgodnie z wynalazkiem podstawowe uklady ko- 25 incydencyjne tworza macierz, której liczba kolumn ""• jest równa liczbie modyfikowanych pozycji adresu bloku pamieci, przeznaczonego do przechowywania informacji sterowania i której liczba wierszy jest okreslona pozycyjnoscia rejestru kodu analiz, a do M samego urzadzenia pamieci wprowadzono dodat¬ kowo szyfrator, dodatkowe uklady koincydencyjne, których liczba jest równa liczbie modyfikowanych pozycji adresu bloku pamieci, przeznaczonego do przechowywania informacji sterowania. Przy tym n jedno z wejsc kazdego z ukladów koincydencyjnych jest polaczone elektrycznie z podstawowymi ukla¬ dami koincydencyjnymi. Poza tym urzadzenie pa¬ mieci wedlug wynalazku zawiera rejestr cech mo¬ dyfikacji pozycji adresu bloku pamieci, przezina- czonego do przechowywania informacji sterowania, do którego to rejestru sa dolaczone inne wejscia dodatkowych ukladów" koincydencyjnych, oraz ko¬ mutatory priorytetowe do komutacji odpowiednio modyfikowanych i niemodyfikowanych pozycji adresu bloku pamieci, przeznaczonego do przecho¬ wywania informacji sterowania, których liczba jest równa liczbie odpowiednio modyfikowanych i nie¬ modyfikowanych pozycji adresu bloku pamieci, przeznaczonego do przechowywania informacji ste- rowania. Przy tym odpowiednie, odpowiadajace sobie nawzajem, wejscia informacyjne kazdego z nich sa dolaczone do bloku zadawania rozkazów, do rejestru przejscia funkcyjnego wedlug adresu powrotu, do rejestru nastepnego adresu, do szyfra- n lora. Odpowiednio jeszcze jedno wejscie informa¬ cyjne i wejsci sterujace kazdego komutatora prio¬ rytetowego do komutacji modyfikowanych pozycji adresu bloku pamieci, przeznaczonego do przecho¬ wywania informacji sterowania, sa dolaczone do m wyjsc dodatkowych ukladów koincydencyjnych i do rejestru cech modyfikacji pozycji adresu bloku pamieci, przeznaczonego do przechowywania infor¬ macji sterowania odpowiednio. Inne wejscia steru¬ jace kazdego z nich oraz komutatorów prioryteto- ^ 48 wych do komutacji niemodyfikowanych pozycji adresu bloku pamieci' do przechowywania infor¬ macji sterujacej sa dolaczone do jeszcze jednych wyjsc odpowiednio szyfratora i bloku zadawania rozkazów, a ich wyjscia sa dolaczone poprzez lacze adresowe do bloku pamieci do przechowywania informacji sterujacej.Celowym jest, aby podstawowe uklady koincy¬ dencyjne w kazdym wierszu macierzy mial# jedno • wspólne wejscie, dolaczone do odpowiedniego wyj¬ scia deszyfratora ksztaltowania sygnalów analiz, a podstawowe uklady koincydencyjne w kazdej kolumnie macierzy mialy wspólne wyjscie, dola¬ czone do jeszcze jednego wejscia kazdego z dodat¬ kowych ukladów koincydencyjnych.Celowym jest równiez, aby kazdy z komutatorów priorytetowych do komutacji odpowiednio modyfi¬ kowanych i niemodyfikowanych pozycji adresu bloku pamieci do przechowywania informacji ste¬ rowania zawieral uklad priorytetowy, zawierajacy uklady koincydencyjne, których liczba jest o jeden uklad mniejsza od liczby warunków, wplywajacych na ksztaltowanie adresu bloku pamieci do przecho¬ wywania informacji sterowania oraz elementy lo¬ giczne NIE, których, liczba równa jest liczbie ukladów koincydencyjnych, z których to elemen¬ tów kazdy jest dolaczony do odpowiednich ukla¬ dów koincydencyjnych, a takze zawiera elementy logiczne I, przy czym wejscie jednego z elemen¬ tów I polaczone jest z wejsciem elementu logicz¬ nego NIE, bedacym wejsciem sterujacym komuta¬ tora priorytetowego, a pozostale elementy logicz¬ ne I, których liczba jest równa liczbie ukladów koincydencyjnych, sa dolaczone do tych ukladów koincydencyjnych, oraz element logiczny LUB, którego wejscia sa polaczone z elementami logicz¬ nymi I, a wejscie — z blokiem pamieci do prze¬ chowywania informacji sterowania.Niniejszy wynalazek pozwala realizowac mody¬ fikacje pozycji adresu bloku pamieci do przecho¬ wywania informacji sterowania w sposób jednolity (jednakowy) niezaleznie od konkretnie sprawdza¬ nych warunków.Poza tym niniejszy wynalazek pozwala przy analizowaniu ukladów urzadzenia realizowac roz¬ galezienie na potrzebna, dla kazdego konkretnego przypadku, liczbe kierunków poprzez zadawanie odpowiedniego kodu w rejestrze cech modyfikacji.Rozwiazanie techniczne wedlug wynalazku jest objasnione w dalszym ciagu opisu na podstawie przykladu realizacji wynalazku, przedstawionego na zalaczonym rysunku, na którym fig. 1 przed¬ stawia schemat strukturalny urzadzenia pamieci wedlug wynalazku, fig. 2 — macierz, utworzona z podstawowych ukladów koincydencyjnych, wed¬ lug wynalazku, a fig. 3 — przedstawia schemat strukturalny komutatora priorytetowego do komu¬ tacji niemodyfikowanych pozycji adresu bloku pamieci do przechowywania informacji sterowania, wedlug wynalazku.Rozpatrzmy przypadek wykorzystania urzadzenia pamieci w elektronicznej maszynie cyfrowej ze sterowaniem mikroprogramowym.Urzadzenie pamieci, wedlug wynalazku, zawiera blok pamieci 1 do przechowywania informacji stc-10fr«tf 5 Ó rowania, do którego dolaczone jest lacze 2 adre¬ sowe, komutatory priorytetowe 3 do komutacji modyfikowanych pozycji adresu bloku 1 oraz ko¬ mutatory priorytetowe 4 do komutacji niemody- fikowanych pozycji adresu bloku 1 Liczba komu¬ tatorów priorytetowych 3, 4 jest równa liczbie odpowiednio modyfikowanych i memodyfikc-we¬ nyeh pozycji adresu bloku L Do bloku 1 dolaczony jest rejestr stalych 5, rejestr 6 nastepnego adresu, rejestr 7 cech modyfikacji pozycji adresu bloku 1 oraz rejestr 8 kodu analiz. Jedno wyjscie 9 rejestru 5 stanowi wyjscie urzadzenia, a do drugiego wyj¬ scia dolaczony jest rejestr 10* przejscia funkcyjnego wedlug adresu powrotu. Jedno z wyjsc 11 rejestru 8 stanowi wyjscie urzadzenia, a do drugiego wyjscia dolaczony jest deszyfrator 12 ksztaltowania sygna¬ lów analiz.Urzadzenie zawiera poza tym blok 13 zadawania rozkazów, którego wejscia 14* stanowia wejscia urzadzenia, szyfrator 15, którego wejscia 16 sta¬ nowia równiez wejscia urzadzenia, podstawowe uklady 17 (fig. 2) koincydencyjne, tworzace macierz 18 (fig. 1, 2) oraz dodatkowe uklady 19 koincyden¬ cyjne (fig. 1)* Macierz 18 (fig, 2) zawiera tyle kolumn, ile jest modyfikowanych pozycji adresu bloku 1 (fig. 1), i tyle wierszy ile jest pozycji rejestru 8.Uklady 17 w kazdym wierszu macierzy 13 (fig. 1, 2) maja wspólne wejscie 20, utworzone z polaczenia wszystkich odpowiadajacych sobie nawzajem wejsc 21 (fig. 2) tych ukladów 17.Wejscia 20 (fig. 1) sa dolaczone do wyjsc deszyfra- tora 12. Drugie wejscia 22 (fig. 1, 2) wszystkich ukladów 17 (fig. 2) stanowia wejscia urzadzenia.Uklady 17 w kazdej kolumnie macierzy 18 (fig. 1, 2) maja wspólne wyjscie 23, utworzone z wyjsc tych ukladów 17. Przy tym kazde z tych wyjsc 23 jest dolaczone do wejscia 24 (fig. 1) kazdego z dodatko¬ wych ukladów ID koincydencyjnych. Drugie wej¬ scia 25 kazdego z ukladów 19 dolaczone sa do wyjsc rejestru 7. Wejscia informacyjne 26, 27, 28, 23 kazdego z komutatorów priorytetowych 3,4 sa podlaczone do bloku 13, do rejestru 10, rejestru 6 i do szyfratora 15 odpowiednio, a wejscia informa¬ cyjne 30, 31 stanowia wejscia urzadzenia. Wejscie informacyjne 32 kazdego z komutatorów 3 jest do¬ laczone do wyjscia odpowiedniego dodatkowego ukladu 19. Wejscia sterujace 33, 34, 35 kazdego z komutatorów 3, 4 stanowia wejscia urzadzenia, a wejscia sterujace 36, 37 sa dolaczone do bloku 13 i do szyfratora 15 odpowiednio. Wejscie sterujace 38 kazdego z komutatorów 3 dolaczone jest do od¬ powiedniego wyjscia rejestru 7. Wyjscia 39 wszyst¬ kich komutatorów 3, 4 sa dolaczone do lacza 2 adresowego.Kazdy z priorytetowych komutatorów 4 komu¬ tacji niemodyfikowanych pozycji adresu bloku pa¬ mieci 1 do przechowywania informacji sterowania zawiera uklad priorytetowym 40 (fig, 3), który za¬ wiera uklady 41, 42, 43, 44, 45 koincydencji i ele¬ menty 46, 47, 48, 49; 50 NIE. Element logiczny NIK 46 polaczony jest z ukladami 41, 42, 43, 44, 43 koincydencji. Element logiczny NIE 47 polaczony jest z ukladami 42, 43, 44; 45. Element logiczny .NIE 43 polaczony jest z ukladami 43, 44, 45 koin¬ cydencji. Element logiczny NIE 49 polaczony jest z ukladami 44, 45 koincydencji, a element logiczny NIE 50 polaczony jest z ukladem 45 koincydencji.Jeszcze jedne wejscia ukladów 41, 42, 43, 44 koin¬ cydencji sa polaczone z wejsciami odpowiednio elementów logicznych NIE 47, 48, 49, 50 i stanowia wejscia sterujace 34, 37, 35, 36 (fig. 1) odpowiednio komutatora priorytetowego 4, Komutator priory¬ tetowy 4 (fig. 1, 3) zawiera równiez elementy Logiczne 51, 52, 53, 54, 55, 56 (fig. 3) I oraz dola¬ czony do nich element logiczny 57 LUB, którego wyjscie stanowi wyjscie 39 (fig. 1) komutatora prio¬ rytetowego 4. Elementy logiczne 51, 52, 53, 54, 55 I (fig. 3) sa odpowiednio dolaczone do ukladów 45, 44, 43, 42, 41 koincydencyjnych. Element 5B I pod¬ laczony jest do wejscia elementu NIE 46, bedacego wejsciem sterujacym 33 (fig. 1) komutatora priory¬ tetowego 4. Drugie wejscia elementów logicznych I 51, 52, 53, 54, 55, 56 (fig. 3) stanowia odpowiednio wejscia informacyjne 28, 26, 27, 29, 31, 30 (fig. 1) komutatora priorytetowego 4.Kazdy z komutatorów priorytetowych 3 do ko¬ mutacji bloku 1 pamieci do przechowywania in¬ formacji sterowania ma analogiczna budowe jak komutator priorytetowy 4( (fig. 1, 3) z ta tylko róznica, ze zawiera dodatkowo jeszcze jeden uklad koincydencyjny, jeszcze jeden element logiczny NIE, którego wejscie stanowi wejscie sterujace 33 komutatora 3 oraz jeszcze jeden element logiczny I, którego jedno z wejsc stanowi wejscie informa¬ cyjne 32 komutatora 3. Dodatkowe uklady koincy¬ dencyjne, element logiczny NIE oraz element lo¬ giczny I na rysunku nic sa uwidocznione.Urzadzenie pamieci pracuje w sposób nastepu-. jacy.Na wykonanie kazdej operacji przetwarzania danych, zadawanej w postaci rozkazu, wymagana jest zadana liczba taktów, a wiec wybranie z L'oku 1 (fig. 1) pamieci do przechowywania infor¬ macji sterowania takiej samej liczby slów steru¬ jacych w uprzednio zadanym ciagu. Informacja kierowania odczytywana jest z bloku 1 i kierowani do rejestru 5 stalych, do rejestru 6 nastepnego adresu, do rejestru 7 cech modyfikacji pozycji adresu bloku 1 i do rejestru 8 kodu analiz. Adres nastepnego slowa sterujacego bloku 1 z rejestru 6 doprowadza sie do wejsc informacyjnych 28 komu¬ tatorów priorytetowych 3, 4 do komutacji odpo¬ wiednio modyfikowanych i niemodyfikowanych pozycji adresu bloku 1. W przypadku, jesli na wejsciach sterujacych 33, 34, 35, 36, 37 komutato¬ rów priorytetowych 3, 4, oraz na wejsciu steruja¬ cym 38 komutatora priorytetowego 3 brak jest sygnalów, wówczas kod adresu poprzez komutatory 3 i 4 doprowadza sie do lacza 2 adresowanego, wyznaczajac w ten sposób adres nastepnego slowa sterujacego bloku 1. W ten sposób realizowane jest wybieranie (odczytywanie) informacji sterowania z bloku 1, stosowanej do realizacji dowolnego algo¬ rytmu w przypadku, gdy adres nastepnego slowa sterujacego zadaje sie w poprzednim slowie ste¬ rujacym.Zadawanie poczatkowego adresu kolejnosci slów sterujacych moze byc zrealizowane z kilku kie- 10* 15 20 25 30 33 40 45 £0 55 60 10* 15 20 25 30 33 40 45 £0 55 60149527 runkow. Przy nacisnieciu przycisku na pulpicie sterujacym (na rysunku nie jest ten pulpit uwi¬ doczniony) sygnal laczem wejsciowym 16 dopro¬ wadza sie do szyfratora 15, który wytwarza (gene¬ ruje) adres poczatku ciagu slów sterujacych (zwa- i nych w dalszym ciagu mikrorozkazami, a ciag mikrorozkazów — mikroprogramem), oraz dopro¬ wadza sie do wejsc informacyjnych 29 odpowied¬ nich komutatorów priorytetowych 3, 4. Jedno¬ czesnie szyfrator 15 ksztaltuje sygnal sterujacy, u który towarzyszy informacji adresowej, który to sygnal sterujacy doprowadza sie do wejscia steru¬ jacego 37 komutatorów priorytetowych 3,4. W przy¬ padku, jesli w danym momencie czasu na wej¬ sciach 33, 34 komutatorów 3, 4 brak je^t sygnalów 1K sterujacych, wówczas ich wejscie 37 ma wyzszy priorytet, a adres z szyfratora 15 doprowadza sie przez komutatory 3, 4 na lacze 2 adresowe, wyzna¬ czajac adres nastepnego slowa sterujacego bloku 1.Jesli urzadzenie realizuje rozkazy jakiegokolwiek N niezbednego systemu rozkazów, wówczas poczat¬ kowy adres mikroprogramu, realizujacego algorytm wykonania danego rozkazu, wyznacza kod rozkazu.Przy pracy urzadzenia do wejscia 14 bloku 13 za¬ dawania rozkazów doprowadza sie kod rozkazu, ss który jest w tym bloku zapamietywany. Po wyko¬ naniu poprzedniego rozkazu blok 13 ksztaltuje sygnal sterujacy, który doprowadza sie do wejscia sterujacego 36 kazdego z komutatorów 3, 4, zezwa¬ lajac tym samym, przy braku innych sygnalów »o sterujacych majacych wiekszy priorytet, przeka¬ zanie na lacze 2 jako nastepnego adresu bloku i informacji z bloku 13. Informacja ta w niektórych przypadkach moze liczbowo odpowiadac kodowi rozkazu. Z bloku 1 rozpoczyna sie odczytywanie » ciagu slów sterujacych, których informacja okresla dzialanie, niezbedne do realizacji danego rozkazu.Kolejnosc odczytywania slów sterujacych moze byc zmieniona, na przyklad, celem przerwania dzialan zwiazanych z wykonaniem rozkazu. Jesli 49 zachodzi koniecznosc pilnego przerwania normal¬ nego toku mikroprogramu przy róznych bledach w programie takich, jak naruszenie zabezpieczenia pamieci, zwrócenie sie wedlug nieistniejacego adre¬ su, próba wykonania rozkazu nieistniejacego w 4* systemie rozkazów i tak dalej, wówczas sygnal przerwania dzialan zwiazanych z wykonywaniem rozkazów doprowadza sie do wejscia 18 szyfratora 1«. Szyfrator 15, w zaleznosci od charakteru prze¬ rywania, wytwarza adres, który wyznacza poczatek w mikropiDogramu obróbki odpowiedniej sytuacji. Przy tym doprowadzenie innych adresów przez komu¬ tatory 3, 4 blokuje sie.Gdy zachodzi koniecznosc wywolania jakiego¬ kolwiek slowa sterujacego z bloku 1 recznie z 59 pulpitu sterowniczego, jego adres doprowadza sie do wejscia informacyjnego 30 komutatorów 3, 4.Jednoczesnie do ich wejscia sterujacego 33 dopro¬ wadza sie sygnal, zezwalajacy na przekazanie adresu z pulpitu sterowniczego. W ten sposób «, potrzebne slowo sterujace odczytywane jest z bloku! 1.Drugie wejscie informacyjne 31 komutatorów 3, 4 i odpowiadajace mu wejscie sterujace 34 sa przez¬ naczone do sterowania praca urzadzenia pamieci ^ z zewnatrz, na przyklad, z innego urzadzenia pa¬ mieci (nie pokazanego na rysunku). W celach diag¬ nostycznych co do niesprawnosci danego urzadzenia pamieci inne urzadzenie pamieci doprowadza przez wejscia 31 komutatorów 3, 4 adresy slów steruja¬ cych bloku 1 których informacje wykorzystuje sie do aktywizowania (pobudzenia) tych lub innych obwodów obiektu sterowania.Pewien ciag slów sterujacych bloku 1 mole przedstawiac soba jakikolwiek mikroprogram, wspólny dla algorytmów wykonania kilku rozka¬ zów, w dalszym ciagu zwany podprogramem, do którego zwraca sie caly szereg mikroprogramów.Przy tym wejscie do danego podprogramu okresla sie adresem jego poczatku i moze byc wskazany w mikroprogramie, to znaczy zadany w rejestrze nastepnego adresu. Adres powrotu z podprogramu w kazdym konkretnym przypadku jest rózny i okresla sie rodzajem mikroprogramu. A wiec przy wejsciu do podprogramu nalezy wczesniej zadac adres powrotu. W urzadzeniu powrót jest realizo¬ wany w sposób nastepujacy: przed wejsciem do podprogramu do rejestru 10 przejscia funkcyjnego z rejestru 5 stalych, którego wyjscie 9 stanowi jedno z wyjsc urzadzenia, doprowadza sie okres¬ lony kod adresu powrotu. Kazdy podprogram w ostatnim ze swoich mikrorozkazów zawiera rozkaz 0 przyjeciu kodu adresu z rejestru 10, doprowa¬ dzany do wejscia sterujacego 35 komutatorów 3, 4.Kod adresu powrotu z rejestru 10 przez komuta¬ tory 3 i 4 oraz lacze 2 doprowadza sie do wejscia bloku 1 celem kontynuowania realizacji programu.Adres z rejestru 10 przejscia funkcyjnego moze byc wykorzystany równiez przez realizacje rozgalezie¬ nia, która opiiLno nizej.Przy wykonaniu jakiegokolwiek ciagu mikroroz¬ kazów czesto powstaje koniecznosc dokonania roz¬ galezienia w zaleznosci od spelnienia lub nie spel¬ nienia warunków, sprawdzanych urzadzeniem. Przy tym moze byc realizowane rozgalezienie na 2, 4, 8 i tak dalej kierunków. W kazdym konkretnym przypadku sprawdza sie wlasny zestaw warunków. 1 chociaz liczba takich sprawdzen jest dostatecznie duza a warunki sa bardzo róznorodne, zestaw wa¬ runków, sprawdzonych jednoczesnie, jest ograni¬ czony.Przy realizacji rozgalezien urzadzenie pracuje w sposób nastepujacy. Niemodyfikowane pozycje kodu nastepnego adresu z rejestru 6 doprowadza sie do wejsc 28 komutatorów 4. Numer sprawdza¬ nego zestawu warunków zadaje sie rejestrom 8 kodu analiz i dekoduje sie deszyfratorem 12.Wszystkie mozliwe sprawdzane warunki sa dopro¬ wadzane do wejsc 22 (fig. 1, 2) podstawowych ukla¬ dów 17 (fig. 2) koincydencyjnych, które tworza macierz 18 (fig. 1, 2).Kazdy wiersz macierzy 18 odpowiada numerowi sprawdzanego zestawu warunków. Sygnaly z de- szyfratora 12 (fig. 1) sa doprowadzane do wspólnego wejscia 20 odpowiedniego wiersza macierzy 18 (fig. 2), pobudzajac podstawowe uklady 17 koincy¬ dencyjne (fig. 2) danego wiersza, do których dru¬ gich wejsc sa doprowadzane sprawdzane warunki.Na wspólnych wyjsciach 23 (fig. 1, 2) ukladów 17 kazdej kolumny macierzy 18 bierze sie zero logicz-9 ne lub jedynke logiczna w zaleznosci od wykonania sprawdzanego warunku i z nich ksztaltuje sie kod, odpowiadajacy stanowi sprawdzanych warunków w morr.c:icie analizy. W ten sposób na wyjsciach 23 ukladów 17 mozliwym jest otrzymywanie 2n kombinacji, gdzie n — liczba kolumn macierzy 13 równa liczbie modyfikowanych pozycji adresu. Do kazdego wiersza macierzy 18 wejsciami 22 dopro¬ wadza sie warunki, które sa analizowane jedno¬ czesnie, jednakze jeden i ten sam warunek moze byc podany na wejscie 22 ukladów 17 koincyden¬ cyjnych kilku wierszy macierzy 18, to znaczy sprawdzenie warunku moze byc polaczone ze sprawdzeniem innych warunków. W ogólnym przy¬ padku liczba sprawdzanych kombinacji warunków wynosi K = 2n • m, gdzie m — liczba kodów analiz.Kod z wyjsc 23 ukladów 17 (fig. 2) przez odpo¬ wiednie dodatkowe uklady 19 (fig. 1) koincyden¬ cyjne doprowadza sie do wejsc informacyjnych 32 komutatorów 3 i zastepuje odpowiednie modyfiko¬ wane pozycje adresu, na przyklad, mlodsze, wów¬ czas starsze, niemodyfikowane pozycje adresu prze¬ kazywane sa przez komutatory 4. W ten sposób realizuje sie rozgalezienie na 2n kierunków.Celem ograniczania liczby kierunków rozgalezien wykorzystuje sie informacje z rejestru 7 cech modyfikacji pozycji adresu bloku 1. Obecnosc jedynki logicznej na jakiejkolwiek pozycji rejestru 7 zezwala na podlaczenie poprzez uklady 19 do wejsc informacyjnych 32 odpowiednich komuta¬ torów 3 jednego z wyjsc 23 ukladów 17 (fig., 2).Brak jedynki na odpowiedniej pozycji rejestru 7 (fig. 1) blokuje przyjecie kodu z tych wyjsc 23 i zewala na przejscie przez odpowiedni komutator 3 kodu adresu z rejestru 6. Przy jednej jedynce w rejestrze 7 zezwala sie na realizacje odgalezien na dwa kierunki, przy dwóch jedynkach — na cztery i tak dalej. W ten sposób wykorzystywanie jednego sygnalu analizy (pobudzenie jednego wier¬ sza macierzy 18) w polaczeniu z cechami modyfi¬ kacji pozwala na realizacje (2n—1) rodzajów spraw¬ dzen (zerowy kod cechy modyfikacji — brak ana¬ lizy). Gdy liczba analiz wynosi m, liczba spraw¬ dzen wynosi F = m(2n—1) Przy tym zachowana jest wygoda zadawania sprawdzenia. Pojemnosc bloku pamieci 1 wyko¬ rzystywana jest oszczednie.Rozpatrzmy prace komutatorów priorytero¬ wych 4.Poniewaz informacja dla adresu nastepnego slowa sterujacego jest obecna na wejsciach 26. 27, 23, 23, 30, 31 komutatorów 3, 4 (fig. 1) oraz na wejsciach 32 komutatorów 3 jednoczesnie z kilku kierunków, a z ich wyjsc 39 powinien byc wypro¬ wadzany tylko jeden adres, odpowiadajacy kodowi, doprowadzanemu z kierunku, który w danym mo¬ mencie czasu ma najwiekszy priorytet, komuta¬ tory 3, 4 sa wyposazone w uklad 40 priorytetu (fig. 3).Komutatory 4 (fig. 1, 3) do komutacji niemodyCi- kowanych pozycji adresu bloku pamieci 1 (fig. 1) pracuja w sposób nastepujacy.Adres z pulpitu sterowniczego ma najwyzszy priorytet — operator moze ingerowac w dowolnym czasie, wiec sygnal sterujacy z wejscia 33 (fig. 1) doprowadza sie do elementu logicznego I 36 (fig. 3), i zezwalajac na przejscie przez ten uklad informacji z pulpitu sterowniczego wejsciem 30 (fig. 1) i dalej przez element logiczny LUB 57 (fig. 3) do lacza adresowego 2 bloku pamieci 1 (fig. 1). Jednoczesnie ten 'sam sygnal sterujacy z wejscia 33 (fig. 1) od- io wrócony elementem logicznym NIE 46, doprowadza sie do jednego z wejsc ukladów 41, 42, 43, 44, 45 konicydencyjnych, blokujac w ten sposób przejscie przez nich sygnalów sterujacych z wejsc 34, 35, S6, 37 komutatorów r4 (fig. 1, 2), a wiec i wydanie li na lacze 2 kodu adresu (informacji) z odpowiednich " kierunków.Kod adresu z innego urzadzenia pamieci (nie po¬ kazanego na rysunku) jest doprowadzany do wej¬ scia 31 (fig. 1). Temu kodowi towarzyszy sygnal 20 sterujacy doprowadzany przez wejscie 34 (fig. 1) do drugiego wejscia ukladu koincydencyjnego 41, pobudzajac ten uklad. W przypadku braku sygnalu sterujacego z pulpitu sterowniczego na wejscia 33 (fig. 1) kod ten zezwala na przejscie przez ele- 25 menty logiczne I 55 i LUB' 57 na lacze 2 kodu 'adresu od innego urzadzenia pamieci. Jednoczesnie ten sam sygnal sterujacy z wejscia 34 (fig. 1), odwrócony elementem NIE 47 (fig. 3) doprowadza sie do drugich wejsc ukladów koincydencyjnych M 42, 43, 44, 45, blokujac w ten sposób przejscie 'przez nie sygnalów sterujacych z wejsc 35, 36, 37 (fig. 1) komutatorów (fig. 1, 3), a wiec równiez i wydanie na lacze 2 kodu adresu z odpowiednich kierunków. 31 W przypadku przerywania dzialan, zwiazanych * 'Jz realizacja biezacego rozkazu, kod adresu z szyf- ratora 15 (fig. 1) doprowadza sie do wejscia 29.Towarzyszy mu sygnal sterujacy, doprowadzany przez wejscie 37 komutatora 4 na pozostale wejscie 40 rkladu 42 koincydencyjnego (fig. 3) pobudzajac ten uklad. W przypadku braku sygnalów sterujacych z pulpitu sterowniczego i z drugiego urzadzenia pamieci, majacego wyzszy proiorytet, na wejsciach £3, 34 (fig. 1) kod ten zezwala na przejscie przez 41 elementy logiczne I 54 i LUB 57 na laczc 2 kodu adresu poczatku mikroprogramu przetwarzania odpowiedniej sytuacji przerywania z szyfratora 15.Jednoczesnie ten sam sygnal sterujacy z szyfra¬ tora 15 po odwróceniu go przez element logiczny 10 NIE 48 doprowadza sie równiez do jeszcze jednych wejsc ukladów koincydencyjnych 43, 44, 45, blo¬ kujac tym samym przejscie przez nie sygnalów sterujacych z wejsc 35, 36 komutatorów 4 (fig. 1, 2), a wiec równiez i wydanie na lacze 2 kodu adresu 51 z odpowiednich kierunków.W razie koniecznosci realizacji powrotu z mikro- podprogramu do podstawowego mikroprogramu kod adresu powrotu z rejestru 10 doprowadza sie do wejscia 27. Towarzyszy mu sygnal sterujacy, do¬ lo prowadzony przez wejscie 35 do pozostalego wej¬ scia ukladu koincydencyjnego 43, pobudzajac ten uklad. W przypadku braku sygnalów sterujacych na wejsciach 33, 34, 37 komutatora 4, majacych wyzszy priorytet, kod ten zezwala na przyjecie H przez elementy logiczne I 53 i LUB 57 na lacze Zli i« 5tT 12 *kodu adresu powrotu do podstawowego mikropro¬ gramu z rejestru 10. Jednoczesnie ten sam sygnal sterujacy z wejscia 35, po odwróceniu go przez. element logiczny NI& 49 (fig, 3) doprowadza sie równiez do drugich wejsc ukladów koincydencyj- i nych 44, 45, blokujac w ten sposób przejscie przez. nie pozostalych sygnalów sterujacych komutatora 4 (fig. 1), a wiec i wydanie na lacze 2 kodu adresu z odpowiednich kierunków.Przy zadawaniu adresu poczatku mikroprogramu i# wykonania jakiegokolwiek rozkazu z systemu roz¬ kazów kod adresu okresla sie przez blok 13 (fig, 1) zadawania rozkazów. Kod ten doprowadza sie do wejscia 26 komutatorów 4. Towarzyszy mu sygnal sterujacy, doprowadzany przez wejscie 36.. do, po- 13 zostalego wejscia ukladu koincydencji 44. (fig- 3), pobudzajac ten uklad. W przypadku braku sygna¬ lów sterujacych na wejsciach 33, 34, 35, 37 (fig. 1) komutatora 4, majacych wyzszy priorytet,, kod ten zezwala na przejscie przez elementy logiczne I 52. ^ i LUB 57 na lacze 2 kodu adresu, okreslajacegp poczatek mikroprogramu wykonania danego roz¬ kazu z bloku 13 (fig. 1) zadawania rozkazów. Jed¬ noczesnie ten sam sygnal sterujacy z, bloku 13,. po odwróceniu go przez element logiczny NIE 50, do- & prowadza sie do pozostalego wejscia ukladu 45 koincydencyjnego, blokujac, tym samym ksztalto¬ wanie warunku przechodzenia na lacze 2. (fig, 1) kodu adresu z kierunku, majacego najnizszy prio¬ rytet, przez wejscie 28 komutatora 4. I tylko w M przypadku, gdy na wejsciach 33, 34, 35,. 36, 3Z ko¬ mutatorów 4 nie ma ani jednego sygnalu steruja¬ cego, uklad koincydencyjny 45 (fig. 3) zezwala..na¬ przejscie przez elementy logiczne I 51 i LUB 57 na lacze 2 (fig. 1) kodu adresu z rejestru 6 nastep- H nego adresu, to znaczy, ze adres nastepnego slowa sterujacego, zadawany w -poprzednim slowie ste¬ rujacym ma najnizszy priorytet.Komutatory priorytetowe 3 (fig. 1) do komutacji modyfikowanych pozycji adresu bloku 1 róznia sie 40 od komutatorów priorytetowych 4; do komutacji niemodyfikowanych pozycji adresu bloku 1 tym, ze komutatory 3 maja jeszcze jedno wejscie infor¬ macyjne 32 i odpowiadajace mu wejscie steru¬ jace38. 45' Praca komutatorów priorytetowych 3 (fig. 1) jest analogiczna pracy opisanych wyzej komutatorów 4 z tym tylko, iz dodatkowy sygnal sterujacy, do¬ prowadzany do wejscia 38, ma najnizszy priorytet.Opisane urzadzenie ma istotne zalety w porów- ^ naniu ze znanymi urzadzeniami, gdyz zmniejsza wyposazenie do realizacji rozgalezien, zmniejsza fbjetosc bloku pamieci, poprzez zmniejszenie „po- zycyjno'ci" tej pamieci.Poza tym znacznie zwiekszaja sie mozliwosci M funkcjonalne urzadzenia dzieki temu, iz mozliwy jest wybór slowa sterujacego przy wykorzystaniu jako zródel adresu róznych bloków urzadzenia przy tjm wybór dokonuje sie. z kierunku, majacego najwyzszypriorytet. " Oprócz tego ma miejsce znaczne zaoszczedzenie, potrzebnej liczby adresów pamieci vna skutek, za¬ dawania optymalnej dla kazdego konkretnego przypadku liczby rozgalezien, to znaczy zwieksza §ie efektywna pojemnosc urzadzenia. jj- Zastrzezenia patentowe 1. Urzadzenie pamieci, zawierajace blok pamieci do przechowywania informacji sterowania, do któ¬ rego wyjscia dolaczony jest rejestr stalych, pola¬ czony z rejestrem przejscia funkcyjnego wedlug adresu powrotu, rejestr nastepnego adresu, pola¬ czony elektrycznie z blokiem pamieci do przecho¬ wywania informacji sterujacej, rejestr kodu analiz, polaczony z deszyfratorem ksztaltowania sygna¬ lów analiz, blok zadawania rozkazów, którego wyj¬ scie jest polaczone elektrycznie z blokiem pamieci do przechowywania informacji sterujacej, oraz podstawowe uklady koincydencyjne, polaczone elektrycznie z deszyfratorem ksztaltowania sygna¬ lów analiz i z blokiem pamieci do przechowywania informacji sterowania, znamienny tym, ze podsta¬ wowe uklady koincydencyjne (17) tworza macierz (18), która to macierz (18) ma tyle kolumn, ile jest modyfikowanych pozycji adresu bloku (1) pamieci do przechowywania informacji sterowania, i której to macierzy liczba wierszy okresla sie pozycyj- noscia rejestru (8) kodu analiz, przy czym urza¬ dzenie pamieci zawiera dodatkowo szyfrator (15), dodatkowe uklady koincydencyjne (19), których liczba jest równa liczbie modyfikowanych pozycji adresu bloku (1) pamieci do przechowywania in¬ formacji sterowania i w których to dodatkowych ukladach (19) koincydencyjnych jedno wejscie (24) kazdego z nich polaczone jest elektrycznie z pod¬ stawowymi ukladami koincydencyjnymi (17), re¬ jestr (7) cech modyfikacji pozycji adresu bloku (1) pamieci do przechowywania informacji sterowania, do którego dolaczone sa drugie wejscia (25) dodat¬ kowych ukladów koincydencyjnych (19), oraz ko¬ mutatory priorytetowe (3, 4) do komutacji odpo¬ wiednio modyfikowanych i niemodyfikowanych pozycji adresu bloku (1) pamieci do przechowy¬ wania informacji sterowania, których liczba jest równa liczbie odpowiednio modyfikowanych i nie¬ modyfikowanych pozycji adresu bloku (1) pamieci do przechowywania informacji sterujacej, przy tym odpowiadajace sobie nawzajem wejscia informa¬ cyjne (26, 27, 28, 29) kazdego z nich sa dolaczone do bloku (13) zadawania rozkazów, do rejestru (10) przejscia funkcyjnego wedlug adreiu powrotu, do rejestru (6) nastepnego adresu, do szyfratora (15) odpowiednio, jeszcze jedno wejscie informacyjne (32) i wejscie sterujace (38) kazdego komutatora priorytetowego (3) do komutacji modyfikowanych pozycji adresu bloku (1) pamieci do przechowywa¬ nia informacji sterujacej podlaczone s^ do wyjsc dodatkowych ukladów koincydencyjnych (19) i do rejestru (7) cech modyfikacji pozycji adresu bloku (1) pamieci do przechowywania informacji stero¬ wania odpowiednio, drugie wejscie sterujace (36. 37) kazdego z nich oraz komutatorów priorytetowych (4) do komutacji niemodyfikowanych pozycji adresu bloku (1) pamieci do przechowywania informacji sterujacej dolaczone sa do jeszcze jednych wyjsc odpowiednio szyfratora (15) i bloku (13) zadawania rozkazów, a ich wyjscia (39) dolaczone sa przez lacze (2) adresowe do bloku (1) pamieci do przecho¬ wywania informacji sterujacej. 2. Urzadzenie wedlug zastrz. 1, znamienne tym, ze podstawowe uklady koincydencyjne (17) w kaz-109 527 13 •fy^*.**! 14 dym wierszu macierzy (18) maja wspólne wejscie (20), dolaczone do odpowiedniego wyjscia deszyfra- lora (12) ksztaltowania sygnalów analiz, a w kaz¬ dej kolumnie macierzy (18) uklady te maja wspólne wyjscie (23), dolaczone do wejscia (24) kazdego z dodatkowych ukladów koincydencyjnych (19). 3. Urzadzenie wedlug zastrz. 1, lub 2, zfc&hicnre których liczba odpowiada liczbie ukladów koincy¬ dencyjnych (41, 42, 43, 44, 45), z których kazdy element logiczny NIE podlaczony jest do odpo¬ wiednich ukladów koincydencyjnych (41, 42, 43, 44, 45), a ponadto zawiera elementy logiczne I (51, 52, 53, 54, 55, 56) przy czym wejscie jednego elementu I (56)rpolaczone jest z wejsciem elementu NIE (46), tym, te kazdy z komutatorów priorytetowych4&A1-.-Jadacym-wejsciem sterujacym <3Z) komutatora do komutacji odpowiednio niemodyfikowanych i modyfikowanych pozycji adresu bloku (1) pamieci do przechowywania informacji sterujacej zawiera uklad priorytetowy (40), zawierajacy uklady koin¬ cydencyjne (41, 42, 43, 44, 45), których liczba jest o jeden uklad mniejsza od liczby warunków wplywajacych na ksztaltowanie adresu bloku (1) pamieci do przechowywania informacji sterujacej, oraz elementy logiczne NIE (46, 47, 48, 49, 50), 10 15- I-riorytetowego (4, 3), a pozostale elementy I (51, 52, 53,: -54, 55), których liczba równa jest liczbie ukladów^ koincydencyjnych (41, 42, 13, 44, 45) sa dolaczone do tych ukladów koincydencyjnych, oraz element logiczny LUB (57), którego wejscia sa po¬ laczone z elementami ^logicznymi I (51, 52, 53, 54, fo, 56), a wyjscie jest dolaczone do bloku (1) pa¬ mieci do przechowywania informacji sterujacej. m 10 i5 h -LJ —l - U5 nn TA m Efc 23 Zn HF IM w m &M m r h» m ..JE: ~33lR FtB.1 w ¦J7 -A \W rfi H9" ltó l«T W' (W) «jfl'-''»jS ¦™ *£^jLg aJ .... \n .., • • • • i 5_, zm Zffl zm) v w. z m (M\ (J7) oj; w ffih iz»h ¦fi-i «i w «?; f#/ o/; r^i 145 MC1E) ~i aEilsia 57 I ' r- ._ j m "_": i r/^.j OZGraf. Z.P. Bz-wo, 2. 1275 (130+20) 5.11 PL