-
-
Schaltungsanordnung zur Umwandlung von Taktsignalen in digitale
-
Dauersignale Die Erfindung bezieht sich auf eine Schaltungsanordnung
zur Umwandlung von Signalen, die aus Taktsignalen mit unterschiedlicher Impuls-
und/oder Pausendauer bestehen, in digitale Dauersignale, mit einem Eingang für das
Taktsignal und wenigstens einem Ausgang für die digitalen Dauersignale.
-
Aus der DT-PS 1 791 029 ist bereits eine Anordnung zur Signalgabe
bei Abweichung einer Empfangsfrequenz von einer *rgleflchsfrequenz bekannt, bei
der ein erstes, von der Empfangsfrequenz direkt fortschaltbares Schieberegister
und ein zweites, von einer Vergleichsfrequenz über ein Vorbereitungsglied fortschaltbares
Schieberegister vorgesehen sind. Diese Anordnung dient dazu, die Abweichung einer
Empfangsfrequenz von einer Vergleichsfrequenz zu signalisieren.
-
Aufgabe der Erfindung ist es, Meldungen, die aus Taktsignalen mit
unterschiedlichen Impuls- und/oder Pausendauern bestehen, und von denen nur Jeweils
eines auf einer Meldeleitung auftreten kann, in digitale Dauersignale umzuwandeln.
Insbesondere sollen Meldungen, die aus Flackertaktsignalen bestehen, in Dauersignale
verwandelt werden.
-
Gemäß der Erfindung wird die Schaltungsanordnung zur Lösung dieser
Aufgabe derart ausgebildet, daß einer der beiden logischen Zustände des Taktsignals
ein erstes Steuerkriterium zur Aktivierung
und der andere logische
Zustand ein zweites Steuerkriterium für das Rücksetzen eines durch einen Schiebetaktgeber
steuerbaren Schieberegisters ist, und daß ein D-Flip-Flop, dessen D-Eingang an einen
Ausgang des Schieberegisters angeschlossen ist, durch die auf den als erstes Steuerkriterium
dienenden logischen Zustand folgende Flanke des Taktsignales derart steuerbar ist,
daß der am D-Eingang liegende logische Zustand übernommen wird.
-
Die Aktivierung des Schieberegisters kann dabei mittels einer in die
Schiebetaktzuführung gelegten Torschaltung oder durch die Ausnützung eines Enable-Eingangs
des Schieberegisters vorgenommen werden.
-
Durch diese Maßnahmen erhält man eine Schaltungsanordnung, bei der
am Ausgang des D-Flip-Flops ein Kriterium für ein erstes oder ein zweites Taktsignal
anliegt. Dabei ergibt sich der Vorteil, daß sich die Schaltungsanordnung auf einfach
realisierbare Weise an die jeweiligen Erfordernisse anpassen läßt.
-
In weiterer Ausgestaltung der Erfindung läßt sich eine besonders große
Sicherheit in der Unterscheidung der Taktsignale dadurch erzielen, daß der als erstes
Steuerkriterium dienende logische Zustand derart ausgewählt ist, daß sich für die
zu unterscheidenden Taktsignale ein maximaler Unterschied in der Dauer dieses Zustandes
ergibt.
-
Soll außer zwei verschiedenen Taktsignalen auch noch ein dem Steuerkriterium
entsprechender Dauerzustand angezeigt werden, so wird die Schaltungsanordnung zweckmäßigerweise
derart ausgebildet, daß ein weiteres D-Flip-Flop vorgesehen ist, und daß die D-Eingänge
und die differenzierenden Eingänge der beiden D-Flip-Flops jeweils miteinander verbunden
sind, und daß der RUcksetzeingang des einen D-Flip-Flops und der Setzeingang des
weiteren D-Flip-Flops an einen weiteren Ausgang des Schieberegisters angeschlossen
sind.
-
In weiterer Ausgestaltung der Erfindung läßt sich auch für den anderen
Dauerzustand ein digitales Dauersignal dadurch gewinnen, daß der Setzeingang des
einen D-Flip-Flops und der RUcksetzein-
gang des weiteren D-Flip-Flops
an einen Ausgang eines weiteren, durch den Schiebetaktgeber steuerbaren Schieberegisters
angeschlossen sind, und daß für das weitere Schieberegister der eine logische Zustand
des Taktsignals ein Steuerkriterium für das Rücksetzen und der andere der beiden
logischen Zustände ein Steuerkriterium zur Aktivierung ist.
-
Eine besonders genaue Erkennung von Taktsignalen läßt sich in weiterer
Ausgestaltung der Erfindung dadurch erzielen, daß dem Schieberegister oder wenigstens
einem der Schieberegister ein zusammen mit dem Schieberegister rücksetzbarer Impulszähler
vorgeschaltet ist.
-
Zweckmäßigerweise ist der Impulszähler ein Binärzähler, an dessen
Enable-Eingang das Taktsignal bzw. das invertierte Taktsignal angelegt ist. Der
Rücksetzeingang des Schieberegisters und des Impulszählers, die bei dem als erstes
Steuerkriterium dienenden logischen Zustand des Taktsignales aktiviert sind, werden
zweckmäßigerweise an eine auf die erste Stufe folgende Stufe des anderen Impulszählers
angeschlossen, so daß der Rückstellimpuls erst dann auftritt, wenn die D-Flip-Flops
die Information mit Sicherheit übernommen haben.
-
Die Erfindung wird anhand der in den Figuren dargestellten Ausführungsbeispiele
bzw. Impulsdiagramme näher erläutert.
-
Es zeigen: Fig.1 ein Impulsdiagramm für zwei unterschiedliche Flackertakte,
Fig.2 eine Schaltungsanordnung zur Umwandlung von Taktsignalen in digitale Dauersignale,
Fig.3 eine Schaltungsanordnung zur Takterkennung, bei der den Schieberegistern Binärzähler
vorgeschaltet sind und
Fig.4 Impulsdiagramme für die in Fig.3 gezeigte
Schaltungsanordnung.
-
Man kann Meldungen durch schnelles oder langsames Flackerlicht anzeigen.
Die Ubertragung der entsprechenden, in Fig.1 gezeigten Impulse erfordert eine Ubertragungseinrichtung,
die für Impuls-Pausenverhältnisse, z.B. im 100 ms-Bereich, geeignet ist.
-
Steht eine derartige Ubertragungseinrichtung nicht ohne weiteres zur
Verfügung, so kann man die impulsförmigen Signale zuerst in Dauerkriterien umwandeln.
Am anderen Ende der Übertragungsstrecke werden aus den Dauerkriterien dann wieder
die entsprechenden Flackertakte hergestellt. Dies geschieht beispielsweise mit Hilfe
von örtlichen Taktgebern, deren Takte abhängig von den empfangenen Dauerkriterien
durchgeschaltet oder gesperrt werden.
-
Im einzelnen lassen sich mit Hilfe der in Fig.2 gezeigten Schaltungsanordnung
die vier folgenden Signalzustände verarbeiten, die auf einer Taktleitung vorkommen
können: 1. Dauerlicht, 2. Flackertakt T1, 3. Flackertakt T2, 4. Lampe aus.
-
Die beiden Flackertakte T1 und T2 sind in Fig.1 dargestellt. Die angegebenen
Zeiten sind mit sehr großen Toleranzen behaftet. Ferner sind die beiden Takte völlig
unabhängig voneinander.
-
Fig.1 zeigt, daß sich die beiden Flackertakte besonders in der Pausenzeit
tp unterscheiden. Es werden deshalb die Pausenzeiten tp1 und tp2 zur Auswertung
herangezogen. Die Erkennung der beiden Steuerkriterien "Dauerlicht" oder "Lampe
aus" ergibt sich auf folgende Weise: Tritt nach einer bestimmten Zeit kein Impuls
auf, so entspricht der auf der Leitung befindliche Signal zustand entweder dem Kriterium
"Dauerlicht" oder "Lampe aus".
-
Der Taktgenerator 6 ist mit seinem Ausgang an je einen Eingang der
UND-Glieder 11 und 12 geführt. Der Eingang E für die zu unterscheidenden Taktsignale
TS ist an einen nicht invertierenden Eingang des UND-Gliedes 11 und einen invertierenden
Eingang des UND-Gliedes 12 geführt.
-
An den Ausgang des UND-Gliedes 11 sind der Takteingang bzw.
-
Clock-Eingang C des Schieberegisters 2 und der Rückstelleingang R
des Schieberegisters 3 angeschlossen. Am Ausgang des UND-Gliedes 12 liegen der Takteingang
bzw. Clock-Eingang C des Schieberegisters 3 und der Rücksetzeingang des Schieberegisters
2.
-
Die D-Eingänge D der beiden Schieberegister 2 und 3 sind jeweils an
ein Potential angeschlossen, das einer logischen 1 entspricht.
-
Von den vier Stufen des Schieberegisters 2 ist der Ausgang Q4 der
letzten Stufe an den Rücksetzeingang R des D-Flip-Flops 4 und den Setzeingang S
des D-Flip-Flops 5 geführt. Die letzte Stufe des ebenfalls vierstufigen Schieberegisters
3 liegt mit ihrem Ausgang Q4 am Setzeingang S des D-Flip-Flops 4 und ar RUcksetzeingang
R des D-Flip-Flops 5. Außerdem ist der Ausgang 12 der zweiten Stufe des Schieberegisters
3 an die D-Eingänge der beiden Flip-Flops 4 und 5 geführt. Die differenzierenden
Eingänge der Flip-Flops 4 und 5, die auf positive Taktflanken ansprechen, sind unmittelbar
mit dem Eingang E verbunden. Am Ausgang Q des Flip-Flops 4 liegt der Ausgang Al,
am Q-Ausgang des Flip-Flops 5 der Ausgang A2.
-
Eine logische 1 am Taktsignaleingang E ermöglicht es dem Schiebetakt
ST, über das als Torschaltung dienende Verknüpfungsglied 12 das Schieberegister
3 zurückzustellen und die am Dateneingang D des Schieberegisters 2 anliegende logische
1 in die erste Stufe des Schieberegisters zu schieben. Gleichzeitig wird die am
Ausgang Q2 der zweiten Stufe liegende Information in die D-Flip-Flops 4 und 5 übernommen.
-
Die nächsten drei Schiebetaktimpulse schieben die logische 1 jeweils
um eine Stufe weiter, bis sie am Ausgang Q4 des Schieberegisters
2
erscheint. Dadurch werden das D-Flip-Flop 4 über den Rücksetzeingang R zurückgesetzt
und das D-Flip-Flop 5 über den Setzeingang S gesetzt. Dieser Zustand entspricht
dem Kriterium "Dauerlicht".
-
Ist aber das Taktsignal am Eingang E vorher wieder auf die logische
0 gesprungen, werden das Schieberegister 2 über das als Torschaltung dienende Verknüpfungsglied
11 zurückgestellt und das Schieberegister 3 getaktet.
-
Liegt am Eingang E das Kriterium "Lampe aus" an, wird keine logische
1 mehr am Eingang E erscheinen, so daß nach drei weiteren Schiebetakten der Ausgang
Q4 des Schieberegisters 3 auf die logische 1 geht, wodurch das D-Flip-Flop 4 gesetzt
und das D-Flip-Flop 5 zurückgesetzt wird.
-
Liegt am Eingang E dagegen ein Flackertakt an, wird die logische 1
im Schieberegister 3 entweder nur die erste Stufe erreichen, wenn es sich um den
kurzen Flackertakt T2 handelt, oder sie wird über die erste Stufe hinausgeschoben,
wenn der lange Flackertakt T1 anliegt. Im ersten Fall liegt der Ausgang Q2 auf der
logischen 0, im zweiten Fall auf der logischen 1, wenn mit der positiven Flanke
des Eingangssignals der Signalzustand an den D-Eingängen der Flip-Flops 4 und 5
übernommen wird. Das bedeutet, daß die Q-Ausgänge der D-Flip-Flops 4 und 5 entweder
auf die logische 0 oder auf 1 gesetzt werden.
-
Die Logikpegel an den Ausgängen Al und A2 ergeben sich daher wie folgt:
A1 1A2 |
Dauerlicht D 1 1 |
Lampe aus 0 0 |
Flackertakt T1 O 1 |
Flackertakt T2 1 0 |
Da die Flackertakte T1 und T2 und der Schiebetakt ST nicht synchronisiert sind,
kommen je nach Phasenlage des Schiebetaktes ST
im Augenblick des
Informationswechsels am Eingang E zeitliche Verschiebungen des Abfragetaktes gegenüber
dem Flackertakt zustande. Diese können bei wenig unterschiedlichen Taktsignalen
unter Umständen zu Fehlsignalisierungen führen. Für derartige Anwendungsfälle wird
zweckmäßigerweise eine Teilung des Schiebetaktes ST in Verbindung mit einer entsprechenden
Frequenzerhöhung des Schiebetaktes vorgenommen.
-
Fig.3 zeigt eine derartige, mit C-MOS-Bausteinen aufgebaute Schaltungsanordnung,
Fig.4 ein dazugehöriges Impulsdiagramm.
-
Die Schaltungsanordnung nach Fig.3 stimmt weitgehend mit der nach
Fig.2 überein. Abweichend ist den Schieberegistern 2 und 3 jeweils ein Binärzähler
21 bzw. 31 vorgeschaltet, dessen Takteingang bzw. Clock-Eingang C an den Taktgeber
6 für den Schiebetakt ST angeschlossen ist.
-
Der Eingang E bzw. eine Taktleitung ist über den Widerstand 72 mit
dem einpolig geerdeten Kondensator 8 verbunden. Der Verbindungspunkt des Widerstandes
72 mit dem Kondensator 8 ist über den Widerstand 71 an die Versorgungsspannung +5
V geführt und liegt einerseits unmittelbar am Enable-Eingang E des Binärzählers
21 und an den auf positive Flanken ansprechenden differenzierenden Eingängen der
D-Flip-Flops 4 und 5 und ist andererseits über das Negationsglied 9 an den Enable-Eingang
E des Binärzählers 31 und die Rücksetzeingänge R des Binärzählers 21 und des diesem
nachgeschalteten Schieberegisters 2 geführt.
-
Die vierstufigen Binärzähler 21 und 31 sind jeweils mit dem Ausgang
Q4 der vierten Stufe an den Clock-Eingang des nachgeschalteten Schieberegisters
2 bzw. 3 angeschlossen.
-
Der zentrale Schiebetakt ST wird in den Binärzählern 21 bzw. 31 jeweils
im Verhältnis 16:1 geteilt. Anstelle der VerknUpfungsglieder 11 und 12 nach Fig.2
sind die Enable-Eingänge der Binärzähler 21 und 31 dazu ausgenutzt, die Aktivierung
der Schieberegisterweiterschaltung zu steuern.
-
Auf die Binärzähler 21 und 31 folgen die schon anhand von Fig.2
beschriebenen
Schaltungsteile. Die Rückstelleingänge R des Binärzählers 31 und des Schieberegisters
32 sind mit dem Ausgang Q2 des Binärzählers 21 verbunden, damit der Rückstellimpuls
erst dann auftritt, wenn die D-Flip-Flops 4 und 5 die Information mit Sicherheit
übernommen haben. Eingangsseitig befindet sich eine aus zwei Widerständen 71, 72
und einem Kondensator 8 bestehende Anordnung zur Unterdrückung von Relaiskontaktprellungen.
-
In dem Impulsdiagramm nach Fig.4 sind für ein Dauersignal DS, einen
Flackertakt T1 und einen weiteren Flackertakt T2 die Spannungsverläufe als Funktion
der Zeit für die in Fig.3 mit a bis e bezeichneten Meßpunkte dargestellt.
-
Die beiden Schieberegister 2 und 3 dienen dazu, sowohl die Länge der
Impulse als auch die Länge der Pausenzeit des Flackertaktes auszuwerten. Zu diesem
Zweck werden die einzelnen Stufen des jeweiligen Schieberegisters 2 oder 3 durch
einen Zähltakt bzw.
-
Schiebetakt ST nacheinander auf "1" gesetzt, bis die Impuls-bzw. Pausenzeit
beendet ist. Aus der Stellung der Registerstufen zur Zeit eines Zustandswechsels
des Flackertaktes kann auf dessen Impuls-Pausen-Verhältnis geschlossen werden. Nach
Fig.2 und 3 wird jeweils der Zustandswechsel von der logischen 0 zur logischen 1
als Auslösekriterium für die D-Flip-Flops 4 und 5 verwendet, da zur Unterscheidung
der beiden Flackertakte die Pausenzeiten ausgewertet werden. Sollen dagegen die
Impulszeiten als Unterscheidungskriterium dienen, so ist der Zustandswechsel von
der logischen 1 zur logischen 0 ausschlaggebend. Gegebenenfalls können auch beide
Zustandswechsel zur Steuerung von Auswerte- und/oder Spei chereinrichtungen herangezogen
werden.
-
Die Dauerkriterien 1" n oder "O" auf der Meldeleitung bzw. am Eingang
E werden dadurch erkannt, daß die letzte Stufe des jeweiligen Schieberegisters 2
bzw. 3 auf "1" gesetzt wird.
-
Die Schaltungsanordnung gestattet es insbesondere, Flackertakt-Signale
mit Hilfe von Fernwirkeinrichtungen zu übertragen, die
für eine
Ubertragung von Dauersignalen ausgelegt sind.
-
7 Patentansprüche 4 Figuren