-
Verfahren und Anordnung zur stör- und eigensicheren Steuerung
-
der Signalabläufe in Straßenverkehrsanlagen über elektronische Zählketten.
-
Die Erfindung bezieht sich auf e:Ln Verfahren @ar zu begriff des Patentanspruchs
1 näher bezeichnet@n Ar-.
-
Es ist bekannt, die Signalabläufe in Straßenverkehrsanlage@ über Synchronlaufwerke,
die Kontaktwalzen treiben, zu steu@@@.
-
Hierbei ist die zeitliche Sequenz des Ablaufs sicher fertgelegt.Nachteilig
sind der Platzbedarf, Schwierigkeiten in @@r Einstelllgenauigkeit und die Umständlich@eit
Programme zu wechseln. Es sind bereits Steuerverfahr@n bekannt geworden, die an
Stelle von Kontaktwalzen, getaktete Zähler v@rwenden.
-
Der Trend geht auch zur Vollelektronik. Der einsatz solcher Zähler
bei Straßenverkehrsanlagen ist jedoch problematisch, da solche Zähler durch besondere
Umstände,wie Störsign@le, Leitungsunterbrechungen, Kurzschlüsse, Netzausfall usw.
-
Fehler in ihrem Zählverhalten zeigen können. Besonders gefähriich
und gefürchtet ist das sogenannte"Springen" der Zähler (Überspringen von Einzelschritten),
was bei Verkehr@-abläufen infolge dann verkürzter Räumzeiten oder gleichzeitiger
Freigabe von feindlichen Verkehrsflüssen fatale Folgen haben kann.
-
Zweck der Erfindung ist es, hier Sicherheiten zu schaffen, der speziellen
Aufgabe, ein Verfahren mit einfach einstellbaren elektronischen Zählketten zu erstellen,
das stör- und eigensicher ist und bei Unregelmäßigkeiten im Zchlablauf eine Straßenverkehrsanlage
stillsetzt bzw. Alarm gibt.
-
Diese Aufgabe wird für ein Verfahren der eingangs genannten Art gemäß
den kennzeichnenden Merkmalen des Patentanspruches 1 gelöst. Durch das Bilden von
Stromschleifen für den Zählabl t n den Ausgängen der Hauptzählkette und durch Vergleich
mit einer durch Impulsschlösser kontrolliert gesteuerten Vergleichszählkette werden
Kurzschlüsse und Le-terbrüche erfaßt und führer zu Zählungleichheiten, die zur Abschaltung
der Anlage verw@ndet werden können. Ein Springen des Hauptzählers kann z-.-?sr n@c@
erfolgen, der Vergleichszähler wrd in diesem Falle jedcch sofort Ungleichheit feststellen
und Alarm oder Abschaltung veranlassen. Ebenso werden Taktfrequenzerhöhungen vom
V.esgleichszähler erfaßt, der s@@bst kontrolliert,nicht so schn@ll zähien kann.
In einer bevorzugten Anordnung zur Durchführung des Verfahrens finden für die Hauptzählkette
Dezimalz4her und für die Vergleichszählkette Binärzähler Verwendung, wobei fr einen
Vergleich die binäre Vergleichszrhlkette direkt und die dez male Hauptzählkette
indirekt über die Programmspeichermatrix und einen Binär-Rückkodierer an einen Magnitudenkomparator
angeschlossen ist.
-
Zweckmänig ist die dezimale Hauptzählkette aus einer Einer-, Zehner-
und ggf. Hunderter-Zähldekade aufgebaut und jede Dekade ist über durchgehende, den
Zählerausgängen zugeordnete Zeitzeilen, die die Programmspeichermatrix durchlaufen,
mit dem Binär-Rückkodierer verbunden.
-
Besonders vorteilhaft ist, daß der binären Vergleichszählkette Impulsschlösser
vorgeschaltet sind, die bei jedem Zeittakt dynamis@ einen Zählimpuls abgeben und
anschließend bis zum Ablauf eines internen Zeitgliedes gesperrt sind.
-
Weitere wesentliche Merkmale und Eigenschaften der Erfindung sind
den Ansprüchen in Verbindung mit der erläuternden Beschreibung und Zeichnung zu
den Ausführungsbeispielen entnehmbar.
-
An Hand von schematischen Ausführungsbeispielen soll die Erfindung
im nachstehenden näher verdeutlicht werten.
-
Es zeigen Fig. 1 Das Schaltungsprinzip der Erfindung in Blockbilddarstellung
Fig. 2 Die Schaltung einer Programmspeichermatrix Fig. 3 Programspichermatrix in
Steckkartenausführung Fig. 4 Die Schaltung eines Impulsschlosses Nach Fig. 1 wird
ein am Anschluß 1 anstehender Zeittakt (clock) zwei Zählketten,einer Hauptzählkette
2 und einer Vergleichs zählkette 3 angeboten. Die beiden Zählketten weisen hier
in diesem Beispiel Einer- und Zehnerdekaden a und b auf für höhere Zählwerte kann
sich jeweiLs eine Hunderterde@ad- @r ein Teil davon anschließen. Die Zähldekanden
der H@upt@@@kette 2 sind als binärzähler mit Dezimaldek@der (D@zi@alzähler) u@-geführt.
Sie zählen mit jedem Zeittakt schrittweise von 1 bis 10 (Einer) und mit Übertrag
auf die Zehnerdekade (Leitung 4) @eiter bis 100 (Zehner). Entsprechend den: dez
-.aie.. Zählst@n @er@en die Ausgänge mit high-Signal belegt und diese Signale über
nicht näher dargestellte Treiberstufen und Zeitzeilen 5 über ein Programmspeichermatrix
6, die aus einer oder mehreren Programm steckkarten bestehen kann, geschleift. Die
Programmspeic@ matrix gibt über logische Schaltglieder 7 die Steuersignal die Befehlsspeicher
der Signalgruppen aus. Nach Durchlauf Signalspeichermatrix 6 werden dir Zählwerte
über die Weitzeilen 5 auf magnitudenkomparatoren 8 (a,b) gegeben und dort mit den
von der Vergleichszählkette 3 einlaufenden @@@lwert@@ verglichen. Sind die Zählwerte
gleich ist die Steuerung in Cr4-nung; bei Ungleichheit wird über die Ausgänge 9
und/oder 10 Alarm gegeben und gcf. die Signaianlage abgeschaltet.
-
Für das Prinzip ist der Vergleich in Fig. 1 über zwei Dezimalzähler
2 und 3 gezeigt. Zweckmäßig sollte jedoch die Vergleichszählkette 3 als Binärzähler
ausgebildet sein und der Vergleich im Magnitudenkomparator 8 binär durchgeführt
werden. Daru müssen die dargestellten Dezimalwerte der Zeitzeilen jedoch vorher
in einer nicht näher dargestellten,da bekannten Diodenma@rix rückkodiert werden.
Sollen die Zählwerte und evtl. Ungleichheiten
optisch feststellbar
sein, können die Ausgänge der binären Vergleichszählkette 3 und die binäräquivalente
C4tj tzeilen 5 über ein Umschaltglied und einen Binärdekoder @@ @@Se@.
-
mentdisplays gelegt werden. Bei Gleichheit sind die Zähl @ gleichmäßig
fortschreitend erkennbar, bei Ungleichheit fl@@-kernd und in der Wertigkeit hin-
und herspringend. Über Ausgänge 9 und 10 kann darüber hinaus bei Ungleichheit der
zimalpunkt der Displays angesteuert werden. Das erleichtor das Auffinden einer fehlerhaften
Dekade.
-
Zwischen der Vergleichszählkette 3 und der Clockeing@@e @@nschluß
1) sind Impulsschlösser 11 und 12 eingefügt, die ei@@@ Taktimpuls zwar sofort passieren
lassen, dann jedoch für @@@@ gewisse Zeit gesperrt bleiben. Für den Einer-Vergleid.
s. s beträgt die Sperrzeit z.B. 0,8 ... 0,9 s, für den Z@@@er- -gleichszähler 8...9
s. Ein weiterer Taktimpuls kann @@n: nach Ablauf der Sperrzeit wieder passieren.
Schneller Zeittakte können dadurch nur von der Hauptzählkette @@@@ch@ dagegen von
der Vergleichszählkette 3 berücksichtigt wer und führen zu Ungleichheiten, die vom
Magnitudenkompera@@@ festgestellt werden. Es ist damit eine Sicherheit geqn : lässige
Taktfrequenzerhöhung gegeben, die infolge der d@@ sonst resultierenden schnelleren
Signalabläufe verkehrsgefährdend sein könnte. Durch das "Durchschleiten" der Zeitzeilen
5 über die Programmspeichermatrix 6 ist darüber hinaus jeder Drahtbruch oder auch
Kurzschluß - jede Zeitzeile ist letztlich ein Leiterstück - feststellbar, da beides
das Gleichgewicht der Zählergebnisse von Hauptzählkette 2 und Vergleichszählkette
3 stört. Das Verfahren ist damit stör- und eigensicher.
-
Fig. 2 zeigt die Schaltung der in Fig. 1 nur schematisch angedeuteten
Programmspeichermatrix 6. Diese Programmspeichermatrix ist hier mit einer Teil-Hunderter-Dekade
erweitert und auf ein Zählvolumen bis 400 eingerichtet. S1 reicht für no@@@-le Signalumlaufzeiten
um 180 s selbst bei einem 1/2-@ekundentakt. Mit Ie, I bis VIIIe, VIII sid für Einer-,
Zehner- und a Hunderter-Zeitzeilen Programmierschalter angedeutet, die für
Einer-
und Zehner 10 Schaltstellungen und ffir die H@nder@er 4 Schaltstellungen aufweisen.
Mit ihnen kann je ein bestimmter Schaltpunkt ausgewählt und auf NAND-Gatter A4,
B4 usw. g@g@@@@ werden. Die Programmierschalter für das Einschalten eine Signalzustandes
sind mit dem Index e und die fr das Ausschalten mit dem Index a versehen. Als einfach
zu bedienende -ro schalter sind 10-fach-Drehschiebeschalter vorteilhaft. In Fig.
2 sind nur die Programmierschalter I@ und Ia der Einer-und Zehnerdekade sowie der
Hunderter-Teildekade für einen Signalzustand einer Signalgruppe voll dargestellt.
Die anderen II bis VIII sind, da gleichartig aufgebaut, nur angedeutet. Die der
gestellten Programmierschalter sind für ein E nschalten bei Zählzustand 124 und
ein Ausschalten bei Zählzustand 181 eir.-gestellt. sind diese Zählzustände erreicht,
gelangt hi@@-Si@@@@ auf den entsprechenden Zeitzeilen 5 auch auf die NAND-Ga@t@
@@@ die, wenn die Konjunktionen über den Eingängen 13, 24,25 erfüli sind, low-Signale
an den Ausgängen 26, 27 aufweisen, @ber die der Befehlsspeicher der zugeordneten
Signalgruppe angesteuert w Die zur Erfüllung der Konjunktion notwendigen edingungen
sin z.B. das Vorhandensein eines Einschaltbefehls am Eingang 24, eir-Clock-Synchronisierung
am Eingang 25 und eines Programmplattenauswahlbefehls an Eingang 13. Mit einer derartigen,in
:c.
-
dargestellten,8 Schaltergruppenpaare aufweisenden Progr matrix 6 lassen
sich z.B. 8 Ein-, Aus-Befehle generieren.
-
Zweckmäßig ist ein Aufbau als Steckkartenplatine 14. wie er@i Fig.
3 wiedergegeben ist. Die Bezugszeichen entsprechen denen in Fig. 2. Mit A1,B1,C1
usw. sind in Fig. 3 ICs in Dual-ir-l' Form bezeichnet, die die in Fig. 2 entsrjrechend
bezeichneten NAND-Gatter und Umkehrglieder beinhalten. Mit 15 ist ein Vielfachsteckanschluß
bezeichnet, über dessen Anschlüsse (z.B.
-
3-reihig/ 96-polig) die Zeitzeilen sowie die Stromversorgung laufen.
Für eine Kreuzung mit z.B. 20 Signalgruppen würde man pro Programm arei solcher
Steckkarten benatigen, die in ihren Zeitzeilen hintereinandergeschaltet sind.
-
Fig. 4 zeigt die Schaltung eines Impulsschlosses, wie es nach Fig.
1 Verwendung finden kann. Es besteht aus einem Basis-Flipflop 17 und einem Zeitglied
18. Der am Anschluß 1 anstehende
externe Zeittakt führt über ein
Umkehrglied 16 einerseit: zur Hauptzählkette 2 (Pfeil) und setzt andererzeits mit
s@@-ner low/high-Flanke das Basis-Flipflop 17 sowie das Zeitglied 18. Das Flipflop
17 gibt dabei an seinem Ausgang a ein low-Signal ab, das über ein Differenzierglied
(Kondensat@r 69, als dynamisches Signal an das Gatter 20 geht und etwa die dargestellte
Form aufweist. Am Ausgang des Gatters 20 er@iht sicn damit eine kurze low/high-Flanke,
die als Clock vo närzähler 3 (Pfeil) gezählt wird. Ein neuer Clcck (low/h@ch-Flanke)
kann erst wieder dynamisch übertragen werden, wenn Flipflop 17 zurückgesetzt und
durch den neuen Zeittakt (lcw/ high-Flanke) wieder neu gesetzt wird. Das Zurücksetzen
erfolgt über das Zeitglied 18 mit dem RC-Glied 21,22,23. N@ch Ablauf des Zeitgliedes
18 (nach 0,8 oder 8 s) setzt ein low-Signal am Ausgang a das Flipflop 17 zurück.
-
Durch die Erfindung ist der Einsatz von elektronischen @@@@-ketten
bei Straßenverkehrssignalanlagen unproblematisch cew@@-den.
-
6 Seiten Beschreibung 9 Patentansprüche 3 Blatt Zeichnungen
L
e e r s e i t e