-
Verfahren zur Herstellung eines integrierten MOS-Bausteines mit
-
Schaltkreisen, insbes. Speicherzellen, in Doppel-Silizium-Gate-Technologie.
-
Die Erfindung bezieht sich auf ein Verfahren zur Herstellung von integrierten
MOS-Bausteinen mit Schaltkreisen, insbesondere Speicherzellen, in Doppel-Silizium-Gate-Technologie,
bei dem erste Leitungen isoliert über Bauelemente der Schaltkreise angeordnet sind
und durch eine Isolierschicht hindurch mit einem im Halbleitersubstrat angeordneten
Bereich des Schaltkreises kontaktiert sind.
-
In hochintegrierten MOS-Bausteinen, insbesondere Speicherbausteinen,
müssen die einzelnen Bauelemente wie Transistoren, ~Widerstände, Kapazitäten mit
möglichst kleinem Flächenbedarf angeordnet werden. Dieses Problem tritt besonders
bei Speicherbausteinen hoher Kapazität bei der Auslegung der Speicherzelle auf.
-
Ein Beispiel eines Schaltkreises, der auf einem MOS-Baustein integriert
ist, ist die Eintransistorspeicherzelle. Eine solche Eintransistorspeicherzelle
soll im folgenden zur Erläuterung der Erfindung und des Standes der Technik herangezogen
werden.
-
Eine Eintransistorspeicherzelle besteht aus einem Auswahltransistor
und einem Speicherkondensator. Die Zelle ist zwischen einer Bit- und einer Wortleitung
angeordnet. Dabei ist der Auswahltransistormit einer gesteuerten Elektrode mit der
Bitleitung verbunden, während seine Gate-Elektrode an der Wortleitung liegt.
-
Die zweite gesteuerte Elektrode ist mit dem Speicherkondensator verbunden,
der gateseitig an einer festen Spannung liegt. Eintransistorspeicherzellen sind
bekannt, auf ihre Funktion braucht
darum nicht weiter eingegangen
zu werden.
-
Solche Speicherzellen können auf einem Halbleitersubstrat integriert
werden und zwar nach der Doppel-SiLizium-Gate-Technologie.
-
Diese Technologie ist eine Weiterbildung der Silizium-Gate-Technologie
wie sie z.B. in der Literaturstelle Dietrich Becker, Heinz Mäder, "Hochintegrierte
MOS-Schaltungen", Verlag Berliner Union GmbH Stuttgart, Verlag W.Kohlhammer GmbH
Stuttgart, 1972 auf den Seiten 21 bis 27 beschrieben ist.
-
Einen Querschnitt durch eine Eintransistorspeicherzelle, die in Doppel-Silizium-Gate-Technologie
hergestellt ist, zeigt Figur 1.
-
In ein Halbleitersubstrat SU ist ein Bereich E eindiffundiert, der
eine gesteuerte Elektrode des Auswahltransistors der Speicherzelle bildet. Benachbart
zu diesem Bereich E, aber isoliert zu diesem und isoliert zu dem Halbleitersubstrat
SK liegen die Gate-Elektroden GE der Auswahltransistoren. Diese überlappen den Bereich
E. Die Isolierschicht zwischen den Gate-Elektroden GE und dem Halbleitersubstrat
SU besteht aus SiO2. Die Gate-Elektrode GE selbst ist aus Poly-Silizium aufgebaut.
Der Speicherkondensator der Speicherzelle wird mit Hilfe einer Elektrode EL gebildet,
die neben der Gate-Elektrode GE des Auswahltransistors angeordnet ist und ebenfalls
isoliert zur Oberfläche des Halbleitersubstrats SU liegt. Die Speicherkapazität
wird durch Inversion an der Oberfläche des Halbleitersubstrats SU dann gebildet,
wenn an die Elektrode EL eine eine Schwellspannung übersteigende Spannung angelegt
wird. Die Elektrode EL des Speicherkondensators ist nun ebenfalls aus Poly-Silizium
hergestellt. Isoliertzu den Bauelementen, also Auswahltransistor und Speicherkondensator,
ist eine Aluminiumleitung LA geführt, die durch die Isolierschicht IS hindurch mit
dem Bereich E im Halbleitersubstrat SU kontaktiert ist (Kontakt KT), Die Leitung
LA ist die Bitleitung der Speicher -zelle.
-
Bei der Herstellung einer solchen Speicherzelle wird so vorgegangen,
daß zunächst die erste Polysiliziumschicht isoliert über
dem Halbleitersubstrat
aufgebracht wird und aus dieser Polysiliziumschicht die Gate-Elektroden der Auswahltransistoren
geätzt werden. Anschließend wird wiederum eine Isolierschicht über die bisherige
Struktur gelegt und eine zweite Polysiliziumschicht aufgebracht, aus der dann andere
Gate-Elektroden, im Ausführungsbeispiel die Elektroden EL der Speicherkondensatoren,
geätzt werden. Somit sind bei der Herstellung zwei Polysiliziumschichten erforderlich,
die nacheinander aufgebracht werden und voneinander isoliert sind. Im folgenden
werden die Gateelektroden, die aus der ersten Polysiliziumschicht entstehen, erste
Gateleketroden,die Gateelektroden, die aus der zweiten Polysiliziumschicht hergestellt
we#rden, zweite Gateelektroden genannt.
-
Bei der Doppel-Silizium-Gate-Technologie wurde bisher die Aluminium-Bit-Leitung,
wie im Beispiel der Figur 1, direkt auf dem Diffusionsgebiet E des Auswahltransistors
kontaktiert. Zur Vermeidung von Kurzschlüssen von der Leitung LA zum Auswahltransistor
und zwar zur Gate-Elektrode GE und zum Speicherkondensator und zwar zur Elektrode
EL, mußte das Diffusionsgebiet E sehr breit sein (Maß A). Um einen Kurzschluß zum
Halbleitersubstrat SU infolge einer Durchlegierunq des Leitungskontaktes RT zu vermeiden,
mußte das Diffusionsgebiet E außerdem ausreichend dick sein (Maß T) und eine breite
Umrandung um das Kontaktloch aufweisen.
-
Die der Erfindung zugrundeliegende Aufgabe besteht darin, ein Verfahren
zur Herstellung von integrierten MOS-Bausteinen unter Verwendung der Doppel-Silizium-Gate-Technologie
anzugeben, bei dem sich die Dichte der Bauelemente, z.B. die Dichte der Speicherzelle,
auf einem Chip erhöhen lassen.
-
Diese Aufgabe wird dadurch gelöst, daß beim Herstellvorgang nach Erzeugung
der ersten Gate-Elektroden vor der Aufbringung der zweiten Polysiliziumschicht zur
Bildung der. zweiten Gate-Elektroden ein Schlitz in eine Isolierschicht zum im Halbleitersubstrat
liegenden
Bereich des Schaltkreises geätzt wird, daß dann die zweite Polysiliziumschicht aufgebracht
wird und diese dabei auch direkt auf dem Bereich im Substrat abgeschieden wird,
und daß die zweite Polysiliziumschicht zur Erzeugung von Kontaktflecken über dem
Bereich im Halbleitersubstrat und von Gate-Elektroden geätzt wird und daß am Schluß
des Herstellungsvorganges die erste Leitung mit den Kontaktflecken aus Polysilizium
kontaktiert wird.
-
Der zum Schaltkreis, z.B. einem Transistor gehörende Bereich im Halbleitersubstrat
kann z.B. durch Implantation hergestellt werden.
-
Besonders vorteilhaft ist es, die ersten Gate-Elektroden, die z.B.
-
die Gate-Elektroden der Transistoren sind, möglichst vollständig von
den Kontaktflecken aus Polysilizium und den zweiten Gate-Elektroden zu umgeben (vergralsene
Gate-Elektroden).
-
Anhand eines Ausführungsbeispiels1 das in den Figuren dargestellt
ist, wird die Erfindung weiter erläutert. Es zeigen: Fig.1 einen Querschnitt durch
eine Speicherzelle, die in bekannter Weise in Doppel-Silizium-Gate-Technologie hergestellt
ist, Fig.2,3,4 Prozesschritte bei der Herstellung einer Speicherzelle gemäß dem
erfindungsgemäßen Verfahren, Fig.5 einen Querschnitt durch eine Speicherzelle, die
nach dem erfindungsgemäßen Verfahren hergestellt ist, und Fig.6 eine Aufsicht auf
eine Speicherzelle nach Fig.5.
-
Das erfindungsgemäße Verfahren beginnt nach der Herstellung der ersten
Gate-Elektroden GE und der Durchführung der Gate-Oxid-Oxydation für die zweiten
Gate-Elektroden EL. Der Herstellungsvorgang bis zu dem Schritt entspricht zum Beispiel
demjenigen der in der oben angegebenen Literaturstelle beschrieben worden ist.Danach
wird zuerst auf das Halbleitersubstrat SU eine Oxidschicht
aufgebracht.
Aus dieser Oxidschicht werden sogenannte Wannen ausgeätzt, in denen die Schaltkreise
angeordnet sein sollen. Als nächster Schritt wird die sogenannte Gate-Oxidation
durchgeführt, dabei wird die Isolierschicht zwischen den ersten Gate-Elektroden
und dem Halbleitersubstrat hergestellt.
-
Auf die Gateoxidation folgt die Beschichtung mit Polysilizium zur
Herstellung der ersten Gate-Elektroden. Darauf wird das Polysilizium mittels bekannter
Verfahren (Fotolackbeschichtung, Belichtung, Entwicklung) überall dort entfernt,
wo es unerwünscht ist. Damit sind die ersten Gate-Elektroden hergestellt. Anschließefld
wird die Gateoxid-Schicht in einer ganzflächigen Uberätzung überall dort weggeätzt,
wo sie nicht vom Polysilizium der ersten Gate-Elektroden bedeckt ist und es können
dann die Bereiche im Halbleitersubstrat dotiert werden.
-
Bei dem erfindungsgemäßen Verfahren wird jedoch eine solche Dotierung
zur Herstellung der im Halbleitersubstrat angeordneten Bereiche von Schaltkreiselementen
nicht durch eine Diffusion, sondern wegen ihrer Vorteile durch eine Implantation
erzeugt. Dazu wird zunächst auf die bisherige Struktur eine weitere Isolierschicht
aus Oxid aufgebracht, die sogenannte Gate-Oxidschicht für die zweiten Gate-Elektroden.
Diese Isolierschicht ist in den Figuren 2 bis 4 mit ISD bezeichnet. Mit Hilfe eines
Fotolackes FL werden die Gebiete über dem Halbleitersubstrat abgedeckt, die von
der Implantation nicht beeinflußt werden sollen. Nun wird die Implantation, die
durch drei Pfeile gekennzeichnet ist, durchgeführt und dabei sowohl ein Teil der
ersten Gate-Elektroden GE als auch ein Bereich E an der Oberfläche des Halbleitersubstrats
SU dotiert. Damit entsteht der Bereich E im Halbleitersubstrat, der im Ausführungsbeispiel
eine gesteuerte Elektrode des Auswahltransistors der Speicherzelle bildet.
-
Nachdem die Implantation durchgeführt worden ist und der Bereich E
und ein Teil der Gate-Elektroden GE dotiert sind, wird ein
Schlitz
SI in die Isolierschicht ISD geätzt. Dies geschieht wiederum unter Zuhilfenahme
von Fotolack FL. Anschließend wird der Fotolack FL entfernt und es wird die zweite
Polysiliziumschicht P2 auf der Struktur abgeschieden. Die zweite Polysiliziumschicht
P2 gelangt auch durch den Schlitz SI zum Bereich E an der Oberfläche des Halbleitersubstrats.
Es bildet sich damit um den Schlitz SI herum ein Flecken aus Polysilizium, der im
folgenden Kontaktflecken KF genannt werden soll.
-
Um die zweiten Gate-Elektroden EL und die Kontaktflecken KF herstellen
zu können, werden die unerwünschten Teile der zweiten Polysiliziumschicht auf bekannte
Weise entfernt. Dabei können die zweiten Gate-Elektroden EL und die Kontaktflecken
KF so geformt werden, daß sie die ersten Gate-Elektroden GE bzw. die Leitungen,
die zu diesen Gate-Elektroden führen, fast vollständig umfassen###schließend wird
auf die zweite Polysiliziumschicht bzw. die zweiten Gate-Elektroden und die Kontaktflecken
eine weitere Isblierschicht ISZ aufgebracht. Durch diese hindurch wird dann die
Leitung LA mit dem Kontaktflecken KF kontaktiert.
-
Die nach dem Verfahren erzeugte Struktur zweier nebeneinanderliegender
Speicherzellen ist in Figur 5 gezeigt. Die zwei Eintransistorspeicherzellen verwenden
denselben Kontakt zur Leitung LA. Dabei werden die Speicherkondensatoren der Eintransistorspeicherzellen
mit Hilfe der Gate-Elektroden EL gebildet, an die eine Spannung gelegt wird, die
bei Überschreiten einer Schwellspannung die Bildung einer Inversionsschicht an der
Oberfläche des Halbleitersubstrats verursacht. Die Auswahitransistoren werden mit
Hilfe der Gate-Elektroden GE realisiert, die als Transferelektroden wirken und den
Ladungsaustausch zwischen den Inversionsschichten und dem Bereich E steuern.
-
Eine Aufsicht der nebeneinanderliegenden zwei Speicherzellen ergibt
sich aus Figur 6. Es sind die zweiten Gate-Elektroden EL zu sehen, durch die die
Speicherkondensatoren gebildet werden.
-
Außerdem sind die ersten Gate-Elektroden GE gezeigt, die im
Ausführungsbeispiel
in einer Wortleitung liegen. über die ersten und die zweiten Gate-Elektroden GE
und EL ist die Leitung LA, die Bitleitung geführt. Die Kontaktierung der Leitung
LA zu dem Bereich E im Halbleitersubstrat erfolgt mit Hilfe des Kontaktfleckens
KF. Dabei ist das Gebiet, in dem der Kontaktflecken KF mit der Leitung LA kontaktiert
ist, mit KFA bezeichnet, während das Gebiet, in dem der Kontaktflecken KF mit dem
Bereich E im Halbleitersubstrat kontaktiert ist, mit KFE benannt ist.
-
Wie Figur 5 eindeutig zeigt, erfolgt die Verbindung der Leitung LA
zum Bereich E im Halbleitersubstrat immer über die Schichtanordnung Aluminiumleitung
LA und Polysilizium des Kontaktfleckens KF. Außerdem ist zu ersehen, daß die ersten
Gate-Elektroden GE des Auswahltransistors fast vollständig von der zweiten Siliziumschicht
umgeben sind. Durch diese beiden Maßnahmen kann eine erhebliche Flächenreduktion
bei der Realisierung von Schaltkreisen, insbesondere Speicherzellen, erreicht werden.
So kann der Abstand der beiden Auswahltransistoren, die nebeneinander liegen, erheblich
verringert werden, z.B. von einem Abstand von 16 /um auf einen Abstand von 10 /um.
Es ist weiterhin nicht mehr erforderlich, daß ein Diffusionsgebiet für den Bereich
E um den Kontakt herumgeführt werden muß, entsprechend kann diX reite B der Transìstorwanne
(Fig.6) von bisher 10 /um auf 4 bis 5 /um gesenkt werden.
-
Zusätzlich läßt sich wegen der fehlenden Unterdiffusion unter dem
Auswahltransistor (selbstjustierende Implantation) die Gate-Elektrode GE bis auf
eine Länge von ca. 5 um reduzieren. Für die gesamte Zellenfläche ergibt sich damit
eine Reduzierung ca. um die Hälfte.
-
Das erfindungsgemäße Verfahren ist anhand eines Ausführungsbeispiels
beschrieben worden, bei der der Schaltkreis aus einer Speicherzelle besteht. Das
erfindungsgemäße Verfahren kann aber auch bei anderen Schaltkreisen angewendet werden.
-
4 Patentansprüche 6 Figuren