DE2634353C2

DE2634353C2 - Nachrichtenübertragungssystem für Pulscodemodulation mit sendeseitigem Verwürfler und synchronisiertem empfangsseitigem Entwürfler

Info

Publication number: DE2634353C2
Application number: DE19762634353
Authority: DE
Inventors: Karl Heinz Dipl.-Ing. 8000 Muenchen Moehrmann
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1976-07-30
Filing date: 1976-07-30
Publication date: 1978-08-31
Also published as: DE2634353B1

Description

Die Erfindung bezieht sich auf ein Nachrichtenübertragungssystem für Pulscodemodulation mit einem sendeseitigen muitiplikativen oder additiven Verwürfler und einem synchronisierten empfangsseitigen Entwürfler.

Bei der Übertragung eines pulscodemodulierten (PCM-)Signals wird angestrebt, daß das Signal möglichst häufige Wechsel zwischen den verschiedenen möglichen Zuständen aufweist, um in den Regeneratoren zuverlässig den Takt aus dem übertragenen Signal wiedergewinnen zu können. Ferner soli die spektrale Leistungsdichte des PCM-Signals so gleichförmig wie möglich sein, um das Übersprechen in Nachbarsysteme gering zu halten. Beide Forderungen sollen unabhängig von der zu übertragenden Information erfüllt sein. Aus diesem Grunde ist, wenn nicht eine spezielle Codierung des zu übertragenden Signals durchgeführt wird, die wiederum andere Nachteile hat, eine Verwürfelung des zu übertragenden binären Signals auf der Sendeseite und eine entsprechende Entwürfelung auf der Empfangsseite notwendig, um die geforderten Eigenschaften zu erzielen. Für diesen Zweck geeignete Schaltungen sind beispielsweise aus der »Nachrichtentechnischen Zeitung, NTZ«, 27 (1974), 12, Seiten 475 bis 479, bekannt.

Es werden hier verschiedene Verwürfelungsschaltungen (Scrambler) und zugehörige Entwürfelungsschaltungen (Descrambler) für binäre Signale angegeben. Die Verwürfelungsschaltung besteht im Prinzip immer aus einem Quasi-Zufallsgenerator mit einem zusätzlichen Modulo-2-Addierer. Je nach der Zusammenschaltung dieser beiden Elemente und der Art der Zuführung des zu verwürfelnden PCM-Signals sind »additive Verwürfler« und »multiplikative bzw. selbstsynchronisierende Verwürfler« zu unterscheiden.

Der additive Verwürfler besteht aus einem Quasi-Zufallsgenerator, dessen Ausgangssignal, eine Quasi-Zufallsfolge maximaler Länge, zu dem zu verwürfelnden PCM-Strom modulo-2-addicrt wird. Auf der F.mpfangsseite wird die Ausgangsfolge eines gleichartige! Quasi-Zufallsgenerators phasenrichtig zu dem empfangenen Signal moclulo-_'-addiert. so dal.! das ursprüngli-

ehe PCM-Signal entsteht Hierzu ist eine Synchronisation des empfangsseitigen Quasi-Zufallsgenerators erforderlich, um phasenrichtigen Gleichlauf zu gewährleisten. Dies kann beispielsweise mit Hilfe eines im PCM-Strom enthaltenen Rahmensignals geschehen.

Der multiptikative Verwürfler weist ebenfalls die Struktur eines Quasi-Zufallsgenerators auf, jedoch wird da» zu verwürfelnde Signal zu dem rückgekoppelten Signal modulo-2-addiert, bevor dieses wiederum dem Eingang des in dieser Schaltung enthaltenen Schieberegisters zugeführt wird.

Das dem Sc'iieberegistereingang zugeführte Signal stellt gleichzeitig das Ausgangssignal des Verwürflers dar. Durch eine geeignete Anordnung auf der Empfangsseite, welche später noch ausführlicher behandelt wird, wird das ursprüngliche PCM-Signal wiedergewonnen. Allen Verfahren gemeinsam ist die Verwendung der Struktur eines Quasi-Zufallsgenerators.

In bestimmten Fällen können beim multiplikativen Verwürfler am Ausgang sehr ungünstige Ausgangsfolgen auftreten, deren Periode weit kürzer als aie Länge der Quasi-Zufallsfolge ist. Es lassen sich immer Fälle konstruieren, bei denen ein Eingangssignal kurzer Periodendauer bei entsprechender Vorgeschichte auf ein Ausgangssignal gleicher Periodendauer führt. Diese Entstehung von längeren Folgen mit kurzer Periodizität kann durch eine Überwachungslogik vermieden werden. Zum Beispiel werden die Bits A_x und A,_,.(sende- und empfangsseitig) auf Übereinstimmung überwacht. Bei ständiger Übereinstimmung sorgt ein Koinzidenzzähler für die Veränderung eines Bits des Rückkopplungssignals, sobald der Zählerstand eine vorgegebene Schwelle überschritten hat. Die Periodizität ν wird damit unterbrochen. Verschiedene Periodizitäten können parallel überwacht werden.

Ein weiteres Nachrichtenübertragungssystem mit additivem Verwürfler und empfangsseitigem Entwürfler ist in einem älteren Vorschlag (P 26 22 660.8) beschrieben. Hier weisen m gleiche Folgen an m Ausgängen eines Quasi-Zufallsgenerators eine derartige gegenseitige Phasenverschiebung auf, daß ihre bitweise Ineinanderschachtelung in vorgegebener Reihenfolge zu einer Quasi-Zufallsfolge mit gleichein Bildungsgesetz, jedoch ff?-fach höherer Folgefrequenz führen würde.

Es wurde bereits in der Literatur festgestellt, daß die Realisierung von Quasi-Zufallsgeneratoren für hohe Bitraten (einige 100 MBit/S) schwierig, wenn nicht unmöglich ist, da die verwendeten logischen Bausteine, nämlich Exklusiv-Oder-Gatter und Flipflops, endliche Signallaufzeiten sowie endliche Flankensteilheiten der Ausgangssignale aufweisen, wodurch die maximal mögliche Taktfrequenz und damit die Bitrate begrenzt wird. Diese Grenze gilt sinngemäß auch für die Realisierung von Schaltungen zur Verwürfelung und Entwürfelung von binären Signalen, da diese, wie bereits ausgeführt wurde, immer eine einem Quasi-Zufallsgenerator gleiche oder sehr ähnliche Struktur enthalten.

Zur Erzeugung von Quasi-Zufallsfolgen hoher Bitrate ist es bereits aus der Zeitschrift »The Rpdio and Electronic Engineer«, Vol. 45, Nr. 4, April 1975, Seiten 171 bis 176, bekannt, daß bekannte serielle Quasi-Zufallsgeneratorstrukturen durch Parallelwortgeneratoren ersetzt werden können, welche die gesuchte Quasi-Zufallsfolge mit niedriger Taktfrequenz an mehreren Ausgängen parallel liefern. Die gewünschte Quasi-Zufallsfolge hoher Taktfrequenz entsteht durch Parallel-Serien-l Jmsetzung dieser Signale, beispielsweise durch Zusammenfassung mit Hilfe eines Multiplexers.

Für manche Zwecke ist nicht die Herstellung der Quasi-Zi-nllsiolge mit der hohen Taktfrequenz selbst notwendig. Es können auch mehrere parallel angelieferte Bitströme zur Erzeugung eines mehrstufigen ■-, Übertragungssignals zusammengefaßt werden, bei dem jedes übertragene Zeichen mehr als ein Bit an Information enthält Zum Beispiel können jeweils zwei Bits zu einem vierstufigen Signal zusammengefaßt werden. Der Begriff der Parallel-Serien-Umsetzung soll

κι im folgenden so verstanden werden, daß er diese Möglichkeiten mit umfaßt

Aus der DT-OS 25 10 278 ist es ferner ebenfalls bekannt daß die Realisierung von seriellen Quasi-Zufallsgeneratoren der bekannten Art bei hohen Frequen- -, zen schwierig ist In dieser Offenlegungsschrift wird ein sendeseitiger additiver Verwürfler und ein empfangsseitiger Entwürfler beschrieben. Es werden zunächst im Prinzip zwei zueinander parallele binäre Signalströme gleichzeitig mit Hilfe eines einzigen Quasi-Zufallsgenerators verwürfelt und die beiden verwürfelten Datenströme werden mittels eines Kombinierers (Multiplexer) zu einem einzigen Datenstrom der doppelten Frequenz zusammengefaßt. Zur Verwürfelung der beiden parallelen Ströme wird hier jedoch eine Quasi-Zufallsfolge und

_>-, ihr Komplement verwendet. Die bitweise Ineinanderschachtelung der beiden resultierenden verwürfelten Folgen ergibt aber keine optimal verwürfelte zufallsähnliche Folge. Beispielsweise können bei langen Nullfolgen an den beiden Eingängen im kombinierten

jo Ausgangssignal nur Folgenzustände von höchstens zwei binären Einsen oder zwei binären Nullen auftreten, da jede binäre Zahl ihr Komplement zur Folge hat.

Es wird also keine Quasi-Zufallsfolge maximaler Länge gebildet wie bei konventionellen Verwürfler-

j-i schaltungen. Der in der Offenlegungsschrift beschriebene Ersatz des seriellen Wortgenerators durch einen Pseudozufalls-Parallelwortgenerator ändert an diesen Verhältnissen nichts; es wird lediglich die ursprüngliche Struktur des Quasi-Zufallsgenerators durch einen

4(i Parallelwortgenerator mit drei parallelen Ausgängen ersetzt, wie er auch in der bereits erwähnten Arbeit in »The Radio and Electronic Engineer« beschrieben ist, und es werden wiederum die drei Teilfolgen und ihre Komplemente kombiniert, so daß sich keine optimal

.)-, verwürfelte Folge ergibt.

Durch die DT-OS 23 41 627 ist ferner bereits eine sendeseitige Verwürfelung und eine empfangsseitige Entwürfelung von drei zueinander parallelen Signalbitströmen bekannt, bei der im Signalweg jedes der

in parallelen Signalbitströme ein ModuIo-2-Addierer angeordnet ist, dessen zweitem Eingang jeweils eine zeitlich versetzte Version einer zufallsähnlichen Folge zugeführt ist. Die gegenseitige Phasenverschiebung dieser miteinander gleichen zufallsähnlichen Folgen ist

■r> hier jedoch derart gewählt, daß sich nach der Parallel-Serienschaltung ebenfalls keine optimal verschlüsselte Folge in dem Sinne ergibt, daß bei Nullfolgen an allen Eingängen eine durch die Struktur des Quasi-Zufallsgenerators bestimmte Quasi-Zufailsfolge

Mi maximaler Länge am Ausgang entstehen würde.

Der vorliegenden Erfindung liegt die Aufgabe zugrunde, die Realisierung sowohl von additiven wie auch multiplikativen Verwürflerschaltungen für die sendeseitige Verwürfelung und die empfangsseitige

„■-, Entwürfelung von binären PCM-Signalen mit hohen Bitraten zu ermöglichen.

Für ein Nachrichtenübertragungssystem für Pulscodemodulation mit einem sendeseitigen additiven Ver-

würfler und einem synchronisierten empfangsseitigen Entwürfler wird diese Aufgabe erfindungsgemäß dadurch gelöst, daß als Verwürfler ein Parallelwortgenerator mit m Ausgängen und ein Parallel-Serien-Umsetzer vorgesehen sind, dessen tn l-ingänge mit den m Ausgängen der weiteren Modulo-2-Addierer verbunden sind, daß der Parallelwortgenerator eine parallele Abwandlung eines seriellen Wortgenerators zur Erzeugung einer Quasizufallsfolge darstellt und in den m Ausgangsleitungen je einen weiteren Modulo-2-Addierer enthält, dem jeweils zusätzlich eines der zu verwürfelnden m binären Datensignale in einer derartigen Reihenfolge zugeführt wird, daß der Verwürfler eine parallele Abwandlung eines seriellen Verwürfler darstellt, und daß als Entwürfler ein Serien-Parallel-Umsetzer mit m Ausgängen und ein gleichartiger weiterer Paraiieiwortgenerator vorgesehen sind, daß die m Ausgänge des Serien-Parallel-Umsetzers mit jeweils dem ersten Eingang eines von m weiteren Modulo-2-Addierer verbunden sind, daß die m Ausgänge des empfangsseitigen Parallelwortgenerators mit jeweils dem anderen Eingang eines der m weiteren Modulo-2-Addierer verbunden sind, und daß die Ausgänge dieser Modulo-2-Addierer die entwürfelten Datensignale abgeben.

Für ein Nachrichtenübertragungssystem für Pulscodemodulation mit einem sendeseitigen multiplikativen Verwürfler und einem synchronisierten empfangsseitigen Entwürfler wird diese Aufgabe ferner erfindungsgemäß dadurch gelöst, daß als Verwürfler ein Parallelwortgenerator mit m Ausgängen und ein Parallel-Serien-Umsetzer vorgesehen sind, dessen m Eingänge mit den m Ausgängen des Parallelwortgenerators verbunden sind, daß der Parallelwortgenerator eine parallele Abwandlung eines seriellen Wortgeneralors zur Erzeugung einer Quasizufallsfolge darstellt, daß dieser Paraiieiwortgenerator m Rückkopplungszweige und in diesen m Rückkopplungswegen je einen weiteren Modulo-2-Addierer enthält, dem jeweils zusätzlich eines der zu verwürfelnden binären Datensignale in einer derartigen Reihenfolge zugeführt wird, daß der Verwürfler eine parallele Abwandlung eines seriellen Verwürfler darstellt, und daß als Entwürfler ein Serien-Parallel-Umsetzer mit m Ausgängen und ein gleichartiger weiterer Paraiieiwortgenerator vorgesehen sind, bei dem diejenigen Rückkopplungswege aufgetrennt sind, die zu den Eingängen von Verzögerungselementen führen, bei dem diese Eingänge als Eingänge für die m parallelen verwürfelten Signale an den Ausgängen der Serien-Parallel-Umsetzung dienen, bei dem die Modulo-2-Addierer, die in den aufgetrennten Rückkopplungswegen liegen, jeweils einen zusätzlichen Eingang für ein solches Signal enthalten und bei dem die Ausgänge dieser Modulo-2-Addierer die entwürfelten Datensignale abgeben.

Bei dieser Variante ist es vorteilhaft, wenn an jeweils zwei zu überwachenden Ausgängen im Verwürfler und an zwei zugeordneten Ausgängen im Entwürfler eine gleichartige Einrichtung zur Überwachung von Periodizitäten im zu übertragenden Signal vorgesehen ist, wenn deren Ausgang im Verwürfler mit einem zusätzlichen Eingang eines der Modulo-2-Addierer verbunden ist und wenn deren Ausgang im Entwürfler mit einem weiteren Eingang eines zugeordneten Modulo-2-Addierers verbunden isL

Bei einem Nachrichtenübertragungssystem mit mehreren derartigen Periodizitätsübersrachungseinrichtungen ist es vorteilhaft, wenn dit Ausgänge der

Periodizitätsüberwachungseinrichtungen mit Eingängen eines ODER-Gatters verbunden sind, dessen Ausgang wie der Ausgang einer einzelnen Periodizitätsüberwachungseinrichtung verdrahtet ist.

Schließlich ist es vorteilhaft, wenn die Periodizitätsüberwachungseinrichtung ein Exklusiv-ODER-Gaitcr und einen Koinzidenzzähler enthält.

Die Erfindung wird im folgenden anhand der Fig. I bis 4 näher erläutert.

F i g. 1 zeigt ein Beispiel für einen konventionellen seriellen Quasi-Zufallsgenerator;

Fig. 2 zeigt ein Beispiel für einen Paraiieiwortgenerator nach dem Stand der Technik;

F i g. 3 zeigt eine erfindungsgemäße Realisierung eines Übertragungssystems mit additivem Verwürfler und Entwürfler;

Fig.4 zeigi eine erfindungsgernäße Realisierung eines Übertragungssystems mit multiplikativem Verwürfler und Entwürfler, und

Fig. 5 zeigt eine Anordnung nach Fig. 4 mit Periodizitätsüberwachungseinrichtungen.

Zur Erleichterung des Verständnisses soll im folgenden zunächst die bereits in der genannten Literaturstelle aus »The Radio and Electronic Engineer« sowie in der DT-PS 25 10 278 beschriebene Realisierung von Parallelwort-Generatoren erläutert werden:

Eine lineare binäre Quasi-Zufallsfolge maximaler Länge genügt einem Bildungsgesetz der Form

= τ, A₁

wobei Ai\=A(to) ein Element einer Quasi-Zufallsfolge maximaler Länge zum Zeitpunkt fo bedeutet, dessen Wert Null oder Eins sein kann, wobei ferner A_n das gegenüber Aa vom gleichen Meßpunkt um die Zeit η Τ zeitlich früher auftretende Element der Quasi-Zufallsfolge bedeutet, wobei T der Abstand zweier aufeinanderfolgender Elemente, also die reziproke Taktfrequenz ist, und wobei schließlich a_x@a_y die Modulo-2-Addition (Addition ohne Übertrag) dieser Größen bedeutet. Die Größen τ,...τη weisen ebenfalls den Wert Null oder Eins auf. Zur Erzeugung einer Quasi-Zufallsfolge sind dabei in Abhängigkeit von N nur ganz bestimmte Folgen Jr₁], \<x<N, zulässig. Derart erzeugte Quasi-Zufallsfolgen weisen die Länge 2^N— 1 Bit (maximale Länge) auf, das heißt, daß sich die Folge nach 2^N— 1 Bit wiederholt.

Die konventionelle Realisierung nach Gleichung (1) erfolgt mit einem über einen oder mehrere Modulo-2-Addierer rückgekoppelten Schieberegister.

Ein Beispiel für einen derartigen Quasi-Zufallsgenerator, welcher die Folge gemäß dem Bildungsgesetz

A₀ = A₃ ®A₅

realisiert, ist in F i g. 1 dargestellt. Das aus fünl Verzögerungselementen der Verzögerungszeit Tbestehende Schieberegister 1 weist nach dem dritten unc fünften Verzögerungselement Anzapfungen auf, welch« mit den Eingängen eines Modulo-2-Addierers 1

verbunden sind. Der Ausgang des Modulo-2-Addieren eo 2 ist mit dem Eingang des Schieberegisters 1 verbunden Die Quasi-Zufallsfolge kann an beliebigen Punkter

dieser Schaltung abgenommen werden.
Die Umwandlung der in F i g. 1 dargestellten Struktui

in einen Paraiieiwortgenerator erfolgt auf folgende _b5 Weise: Soll ein Paraiieiwortgenerator mit tn paralleler Ausgängen realisiert werden, so wird zunächst da; Bildungsgesetz der Quasi-Zufallsfolge zu m aufeinan derfolgenden Zeitpunkten angesetzt.

Wird beispielsweise m = 3 gewählt, so lautet das Bildungsgesetz zu drei aufeinanderfolgenden Zeitpunkten:

A₀	= A₃ θ/I₅,	(3)
A,	= A_x θ/I₆ ,	(4)
A₂	= As ®Αη.	(5)

Anschließend werden die in den m Gleichungen auftretenden Größen, hier Ao... Aj, in m Spalten angeordnet und pro Spalte mit in der Spalte fortlaufender Indizierung neu bezeichnet:

A₀ = O₀, A₁ = b_Q,A₂ = C₀ ,
A₃ = a_u A₄ = b_u A₅ = c, ,
Af, = 6i₂, A₁ = b₂ .

Die m Gleichungen, hier (3)... (5), werden mit den neuen Bezeichnungen umgeschrieben:

O₀ = Q₁ © C₁ ,	(3a)
*b = b, θ«₂,	(4a)
.·„ = «·, ®b₂.	(5a)

Das resultierende rekursive Gleichungssystem läßt sich durch ein rekursives Netzwerk realisieren, das aufgrund der abgeleiteten Beziehungen sofort angegeben werden kann. In diesem Netzwerk treten nur Verzögerungselemente mit der Verzögerung mT(hier:

3T) auf, so daß die ganze Schaltung mit mal der

IR

ursprünglichen Taktfrequenz, hier y - f_T, betrieben werden kann.

F i g. 2 zeigt die Schaltung für das gewählte Beispiel. Die Schaltung enthält die Verzögerungselcmcnte 6, 7 und 8, von denen die Verzögerungselemente 6 und 7 zusätzlich mit je einer Mittelanzapfung ausgestattet sind, an welchen aj bzw. fei zur Verfügung steht während am Ausgang von 6 die Größe a₂, am Ausgang von 7 die Größe bi und am Ausgang von 8 C\ vorliegt Die Größen a\ und Ci sind den Eingängen eines Modulo-2-Addierers 3 zugeführt dessen Ausgang mit dem Eingang des Schieberegisters 6 verbunden ist Damit ist die Gleichung (3a) realisiert Zur Realisierung der Gleichung (4a) und (5a) sind a₂ und fei den Eingängen des Modulo-2-Addierers 4, bi und c\ dagegen den Eingängen des Modulo-2-Addierers 5 zugeführt. Der Ausgang des Modulo-2-Addierers 4 ist mit dem Eingang des Verzögerungselementes 7 und der Ausgang des Modulo-2-Addierers 5 ist mit dem Eingang des Verzögerungselementes 8 verbunden.

Die gesamte Quasi-Zufallsfolge mit hoher Taktfrequenz kann jetzt dadurch gewonnen werden, daß beispielsweise die Größen ao, Ao und co einem Multiplexer zugeführt werden, welcher eine Parallel-Serienwandlung in der Reihenfolge ca, bo, ao, c_i, b-\, a-i... bewirkt Der Vergleich mit der Gleichung (6) zeigt daß dies der gesuchten Folge Ai, A\, Ao, A-\, A-i, A-3... entspricht

Es ist für den Fachmann klar, daß auch andere geeignete Ausgänge des Netzwerkes gewählt werden können, welche zeitlich in der richtigen Reihenfolge aufeinanderfolgende Bits der Quasi-Zufallsfolge liefern, beispielsweise bi, ai und c\.

Das anhand des vorhergehenden Beispiels beschrie-) bene Verfahren nach dem Stand der Technik läßt sich selbstverständlich auf beliebige Bildungsgesetzte der Quasi-Zufallsfolge und beliebige Zahlen m der parallelen Ausgänge anwenden.
Die vorliegende Erfindung geht von der Erkenntnis

ίο aus, daß sich die nach dem beschriebenen Verfahren entwickelten Parallelwortgeneratoren auch für die Realisierung von Verwürflern und entsprechenden Entwürflern für binäre pulscodemodulierte Signale vorteilhaft einsetzen lassen.

Zunächst wird die Realisierung eines Übertragungssystems mit sendeseitigem additivem Verwürfler und zugeordnetem empfangsseitigem Entwürfler anhand von F i g. 3 beschrieben.
Fig.3 zeigt als Beispiel den Einsatz des bereits anhand von F i g. 2 beschriebenen Quasi-Zufalls-Generators für die Realisierung eines additiven Verwürflers, bei dem die gesamte Schaltung mit Ausnahme des Parallel-Serien-Umsetzers 13, der Übertragungsstrecke 14 und des Serien-Parallel-Umsetzers 15, mit der

geringen Taktfrequenz y · fr betrieben werden kann.

Die Schaltungen 9, 9' entsprechen der Schaltung in F i g. 2 und brauchen daher nicht nochmal erläutert zu werden. Die Größen A₀, A\ und A₂ stehen zu einem

jo bestimmten Betrachtungszeitpunkt in der bereits angegebenen Weise zur Verfügung und werden wie in F i g. 3 dargestellt den ersten Eingängen der zweiten Modulo-2-Addierer 10, 11 und 12 zugeführt. Den zweiten Eingängen der Modulo-2-Addierer 10, 11 und 12 wird das zu verwürfelnde pulscodemodulierte Signal auf m=3 parallelen Kanälen derart zugeführt daß die Ausgangssignale dieser weiteren Modulo-2-Addierer nach einer Parallel-Serienwandlung durch den Parallel-Serien-Umsetzer 13 ein Übertragungssignal ergeben, das genau dieselben Eigenschaften hat als wenn die zu verwürfelnde pulscodemodulierte Folge direkt einem entsprechenden seriellen Verwürfler zugeführt worden wäre. Voraussetzung ist natürlich die richtige zeitliche Zuordnung der verschiedenen Signale derart, daß der Verwürfler wirklich die parallele Umwandlung eines seriellen Verwürflers darstellt, sowie die richtige Reihenfolge beim Multiplexer, wie anhand von F i g. 2 bereits erläutert

Das verwürfelte Signal gelangt über die Übertragungsstrecke 14 zum Serien-Parallel-Umsetzer 15, wo das Signal wieder auf /n=3 parallele Pfade aufgeteilt wird.

Diese /n=3 Ausgänge führen auf die ersten Eingänge von m (hier m=3) Modulo-2-Addierern 16, 17 und 18,

ss deren zweiten Eingingen die Ausgangssignale A_x, A_x+^ und Ar+2 eines gleichartigen Parallelwortgenerators 9 zugeführt sind. Der Index χ beschreibt dabei lediglich die endliche Laufzeit des Signals vom Sender zum Empfänger.

Die Ausgänge der ModuIo-2-Addierer 16,17 und 18 liefern die entwürfelten pulscodemodulierten Signale B_x, B_x+J und B_x^i, welche, abgesehen von der zeitlichen Verschiebung, den gesendeten Signalen entsprechen. Der Grund dafür liegt darin, daß auf der Sendeseite

— Sl₀ W D₀

gebildet wurde. Wegen der Zeitinvarianz derartiger

Beziehungen gilt auf der Empfangsseite

C_x= A_x ®B_x

und wegen

C_x ®A_X = A_x ®B_X ®A_X : = B_x

erscheint am Ausgang des Modulo-2-Addierers wieder das entschlüsselte Signal B_x. Entsprechendes gilt für die übrigen Pfade.

Es sei hier wiederum vermerkt, daß sich dieses w Verfahren auf beliebige Bildungsgesetze der Quasi-Zufallsfolge und auf beliebige Zahlen m von parallelen Pfaden anwenden läßt

In einem »Bericht über den Aufbau von Binärfolgen mit irreduziblen Generatorplynomen im Zeitmultiplex« r> aus dem Institut für Niederfrequenztechnik der Technischen Universität in Wien vom 20. Jan. 1976 wird gezeigt, daß sich Quasi-Zufallsfolgen maximaler Länge M auch aus ineinanderverschachtelten kurzen Elementarfolgen der Periode A/,· aufbauen lassen, wenn nur Λί, ?< > Teiler von M ist. Da M bei einer Quasi-Zufallsfolge immer eine ungerade Zähl ist, also auch nur durch eine ungerade Zahl teilbar, läßt sich dieses Verfahren nur auf die Verschachtelung einer ungeraden Zahl von Folgen anwenden. Entsprechende Parallelwortgeneratoren lassen sich ebenfalls im additiven Verwürfler und Entwürfler nach der Erfindung einsetzen.

Dies gilt auch für Parallelwortgeneratoren gemäß der eingangs erwähnten älteren Anmeldung (P 26 22 660.8).

Da die sendeseitige Verwürfler- und empfangsseitige jo Entwürflerschaltung ebenso wirkt wie entsprechende konventionelle serielle Schaltungen, ist auch die Kompatibilität in Systemen mit einer solchen Bitrate gesichert, daß sich sowohl noch konventionelle serielle Verwürfler- und Entwürflerschaltungen als auch wegen j <-, der geringen Taktrate einfacher zu realisierende Schaltungen nach der Erfindung einsetzen lassen, das heißt, es können konventionelle serielle Schaltungen und Schaltungen gemäß der Erfindung im selben Übertragungssystem nebeneinander verwendet werden, 4» ohne daß irgendwelche Schwierigkeiten auftreten. Die empfangsseitige Synchronisation des Quasi-Zufallsgenerators kann wie bei bekannten Anordnungen z. B. mit Hilfe eines Rahmensignals erfolgen.

im folgenden soii anhand der Fi g. 4 die Realisierung eines entsprechenden multiplikativen (selbstsynchronisierenden) Verwürflers und des zugehörigen Entwürflers beschrieben werden.

Das Bildungsgesetz des der Verwürflerstruktur zugrunde liegenden Quasi-Zufallsfolge-Generators lau- ,o tet wiederum

A₀ = Ai ®A_S.

In einem konventionellen muitiplikativen Verwürfler wird das zu verwürfelnde Eingangssignal zu dem rückgekoppelten Signal AtfBA_s modulo-2-addiert, so daß gilt:

A₀ = B₀BA₃QA₅, [T)

wenn B₀ das Element der zu verwürfelnden Folge im eo Betrachtungszeitpunkt darstellt

Zur Realisierung des Verwürflers gemäß der Erfindung werden wiederum, analog zur Ermittlung der Struktur des Parallelwortgenerators bei der Quasi-Zufallsfolge-Erzeugung, m Gleichungen gemäß (7) benötigt, die das Verhalten der konventionellen Schaltung zu m, in Abständen Taufeinanderfolgende, Betrachtungszeitpunkten beschreiben:

Für m = 3 wird	B_n 0 /4., 0 A₅ ,	(8)	i mit der Umbenennung gemäß Gleichung (6):	B₀ ©a, ©<■, ,	(8a)
A₀ =	Bi ©ΛΘΛ,	(9)	«*» =	B₁ ©fr, © (I₂ ,	(9a)
A₁ =	S₂ ®A₅ ®Α_Ί	(10)	*b =	B₂ © C₁ © fr, .	(10a)
A₂ =		Cn

Das Gleichungssystem (8a) bis (10a) läßt sich wiederum in der anhand der F i g. 3 gezeigten Weise in eine Schaltung übersetzen. Diese ist in der linken Hälfte der Fig. 4 dargestellt. Die /n=3 parallelen zu verwürfelnden Signale So, Si und Sj werden den ersten Eingängen von Modulo-2-Addierern 19, 20 und 21 zugeführt. Den weiteren Eingängen dieser Modulo-2-Addierer sind die Größen entsprechend F i g. 2 und den Gleichungen (8a) bis (10a) derart zugeführt, daß sich die gesuchten Eingangsgrößen ao, bo und cn für die Verzögerungselemente 22,23 und 24 ergeben.

Die Größen ao, bo und p> stellen wiederum die verwürfelten Ausgangsgrößen auf m=3 parallelen Kanälen dar und werden dem Parallel-Serien-Umsetzer 13 zugeführt. Dessen Ausgang liefert das verwürfelte pulscodemodulierte Signal auf die Übertragungsstrecke 14, welcher wiederum ein Serienparallel-Umsetzer 15 nachgeschaltet ist. Dieser liefert das verwürfelte pulscodemodulierte Signal auf m=3 Kanälen an die ersten Eingänge der Modulo-2-Addierer 25,26 und 27.

Die Rückgewinnung der ursprünglichen Signale (Entwürfelung) erfolgt durch Auflösung der Gleichungen (8a) bis (1 Oa) nach den genannten Größen:

B₀ = O₀ θα, 0c, ,
ο-, = ba 0 /?, θ Q₁ .
B₂ = C₀ ®c_t θ/ν,

und Umsetzung dieses Gleichungssystems in die auf der rechten Seite von Fig.4 dargestellten Entwürfler-Schaltung. Den weiteren Eingängen der Modulo-2-Addierer 25, 26 und 27 werden die mittels der Verzögerungselemente 28, 29 und 30 gewonnenen Größen gemäß den Gleichungen (11), (12) und (13) in der anhand der Fig.3 gezeigten Weise derart zugeführt daß die Schaltung das angegebene Gleichungssystem realisiert Die Ausgänge der Modulo-2-Addierer 25, 26 und 27 liefern die gesuchten entwürfelten Signale B_x, B_x+ \ und B_x+2.

Der Index χ zeigt wiederum nur die zeitliche Verschiebung zwischen den empfangenen und gesendeten Signalen aufgrund der Laufzeit über die Übertragungsstrecke. Auch hier ist zu ersehen, daß sich das Verfahren auf beliebige Bildungsgesetze der Quasi-Zufallsfolge und beliebige Zahlen m von parallelen Zweigen anwenden läßt

Ferner gilt für die Kompatibilität das bereits im Zusammenhang mit den erfindungsgemäßen additiven Verwürflern Gesagte.

In bestimmten Fällen können, wie bereits erwähnt beim multiplikativen Verwürfler am Ausgang sehr ungünstige Ausgangsfolgen auftreten, deren Periode

weit kürzer als die Länge der Quasi-Zufallsfolge ist. In konventionellen selbstsynchronisierenden Verwürflern kann die Entstehung von längeren Folgen mit bestimmter kurzer Periodizität durch eine sende- und empfangsseitige Überwachungslogik vermieden werden. Beispielsweise werden sende- und empfangsseitig die Bits A_x und A_x+$ auf Übereinstimmung überwacht. Bei fortlaufender Übereinstimmung sorgt ein Koinzidenzzähler für die Veränderung eines Bits des Rückkopplungssignals, sobald der Zählerstand eine vorgegebene Schwelle überschritten hat. Die Periodizität ν wird damit unterbrochen. Gleichzeitig wird der Zähler rückgesetzt. Durch Einsatz mehrerer paralleler Zähler läßt sich die Folge auf das Auftreten verschiedener Periodizitäten überwachen.

Eine entsprechende Möglichkeit bietet sich auch bei den hier beschriebenen Parallelstrukturen.

Zum Beispiel können im Verwürfler im beschriebenen Beispiel fortlaufend die Bits

O₀ = B₀ + A₃ + A₅
/>, = ß₄ + A₁ + A₉

miteinander mit Hilfe eines Modulo-2-Addierers verglichen werden. Ständige Übereinstimmung wird auf das Vorhandensein einer periodischen Ausgangsfolge mit der Periode von 4 Bits hinweisen. Eine entsprechende Überwachung ist im Entwürfler möglich.

Bei Auftreten einer Folge mit der Periode 4 Bit wird ein am Ausgang des vergleichenden Modulo-2-Addierers befindlicher Koinzidenzzähler vollaufen und zu einem bestimmten eine Eins an einem weiteren Eingang eines Modulo-2-Addierers im Verwürfler, beispielsweise 19 in F i g. 4, zuaddieren. Damit wurde ein Bit der Folge verändert Die Periodizität wird unterbrochen. Auf der Empfangsseite sind die Größen a_x und b_x+x ebenfalls zugänglich und werden entsprechend übenvacht Bei Vollaufen des empfangsseitigen Koinzidenzzählers wird ebenfalls zu B_x über einen weiten Eingang des zugeordneten Modulo-2-Addierers 25 zum entsprechenden Zeitpunkt eine Eins zuaddiert, so daß hier das entsprechende Bit verändert ist. Damit erscheint am Ausgang wieder die richtige entwürfelte PCM-Folge.

Da bei diesem Verfahren nur jedes dritte Bit übenvacht wird, wäre bei Erreichen der Schwelle des Zählers zwar nicht bewiesen, daß die vorliegende Ausgangsfolge wirklich periodisch mit der Periode 4 Bit ist, aber es könnte dann »auf Verdacht« ein Bit im Verwürfler (und entsprechend im Entwürfler) geändert werden, ohne daß sich die statistischen Eigenschaften des Ausgangssignals sehr ändern. Entsprechendes gilt für die gleichzeitige Überwachung verschiedener Periodenlängen. Die Ausgänge der verschiedenen hierfür erforderlichen Koinzidenzzähler sind dann durch ein ODER-Gatter verknüpft, dessen Ausgang mit dem Modulo-2-Addierer im Verwürfler bzw. Entwürfler ι verbunden ist. Ein Ausführungsbeispiel ist in F i g. 5 dargestellt. Die Schaltung enthält sendeseitig die Periodizitätsüberwachungseinrichtungen 40, 41 und empfangsseitig 40', 4Γ. Die Eingänge eines Modulo-2-Addierers 32 sind mit den Ausgängen a₀ = Ao und q> = A2

κι im Verwürfler verbunden, die Eingänge eines weiteren Modulo-2-Addierers 33 mit den Ausgängen Sq=Ao und b\ = /4,. Diese Eingänge stellen gleichzeitig die Eingänge der Penodizitätsüberwachungseinrichtungen 40 und 41 dar, während die Ausgänge mit den Ausgängen zweier -, Zähler 30 und 31 identisch sind. Der Modulo-2-Addierer 32 dient der Überwachung auf eine Periodizität von 2 Bits, der Modulo-2-Addierer 33 der Überwachung auf eine Periodizität von 4 Bits. Der Ausgang des Modulo-2-Addierers 32 ist über das ODER-Gatter 34

.'» mit dem Eingang des Koinzidenzzählers 30 verbunden, der Ausgang des Modulo-2-Addierers 33 ist über das ODER-Gatter 35 an den Eingang des Koinzidenzzählers 31 geschaltet Die Ausgänge der Zähler 30 und 31 werden über das ODER-Gatter 36 zusammengefaßt,

2*> dessen Ausgang mit einem zusätzlichen Eingang des Modulo-2-Addierers 19 verbunden. Dieser Ausgang ist ferner mit den zweiten Eingängen der ODER-Gatter 34 und 35 verbunden. Bei Auftreten einer Periodizität von zwei oder vier Bits wird einer der Zähler vollaufen, über

j<> den zusätzlichen Eingang erhält der Modulo-2-Addierer eine Eins, gleichzeitig setzt diese Eins über die ODER-Gatter 34 und 35 die Zähler 30 und 31 zurück. Die empfangsseitige Anordnung funktioniert völlig entsprechend. Gleichartige Bauteile sind mit gleichen

}■> Bezugszeichen versehen. Eine detaillierte Beschreibung erübrigt sich daher.

Eine Einfügung einiger weiterer Verzögerungsglieder in die Schaltung würde auch die Überwachung der zwischenliegenden Bits (und damit die zuverlässige

Feststellung der Periodizität) ermöglichen. Die Überwachungslogik arbeitet dann ebenfalls in mehreren parallelen Pfaden.

Entsprechende Überlegungen lassen sich für beliebige Bildungsgesetze der Quasizufallsfolge und beliebige > Multiplexfaktoren m durchführen.

Erfindungsgemäß lassen sich sowohl additive als auch multiplikative Verwürfler und Entwürfler bis zu sehr hohen Bitraten realisieren, bei denen die Realisierung eines Parallel-Serien-Umsetzers (beispielsweise Multi-

■>n plexer) und eines Serien-Parallel-Umsetzers (beispielsweise Demultiplexer) noch möglich ist Diese Verwürfler sind optimal in dem Sinn, daß sie dieselben Eigenschaften aufweisen wie konventionelle, bei tiefen Taktfrequenzen realisierbare Verwürfler.

Hierzu 3 Blatt Zeichnungen

Claims

Patentansprüche:

1. Nachrichtenübertragungssystem für Pulscodemodulation mit einem sendeseitigen additiven Verwürfler und einem synchronisierten empfangsseitigen Entwürfler, dadurch gekennzeichnet, daß als Verwürfler ein Parallelwortgenerator (9) mit m Ausgängen (Ao, A\, ...) und ein Parallel-Serien-Umsetzer (13) vorgesehen sind, dessen m Eingänge (Co, Q,...) mit den m Ausgängen der weiteren Modulo-2-Addierer (10, 11, ...) verbunden sind, daß der Parallelwortgenerator (9) eine parallele Abwandlung eines seriellen Wortgenerators zur Erzeugung einer Quasizufallsfolge darstellt, und in den m Ausgangsleitungen je einen weiteren Modulo-2-Addierer (3, 4,...) enthält, dem jeweils zusätzlich eines der zu verwürfelnden m binären Datensignal (Bo, B\,...) in einer derartigen Reihenfolge zugeführt wird, daß der Verwürfler eine parallele Abwandlung eines seriellen Verwürfler darstellt, und daß als Entwürfler ein Serien-Parallel-Umsetzer (15) mit m Ausgängen (C,, C₊1,...) und ein gleichartiger weiterer Parallelwortgenerator (9') vorgesehen sind, daß die m Ausgänge (C_x, C₊1,...) des Serien- Parallel-Umsetzers mit jeweils dem ersten Eingang eines von m weiteren Modulo-2-Addierern (16, 17, ...) verbunden sind, daß die m Ausgänge (A_x, A,+ \, ...) des empfangsseitigen Parallelwortgenerators mit jeweils dem anderen Eingang eines der m weiteren Modulo-2-Addierer (16, 17, ...) verbunden sind, und daß die Ausgänge (B₁, B_x+ 1,...) dieser Modulo-2-Addierer die entwürfelten Datensignale abgeben.

2. Nachrichtenübertragungssystem für Pulscodemodulation mit einem sendeseitigen multiplikativcn Verwürfler und einem synchronisierten empfangsseitigen Entwürfler, dadurch gekennzeichnet, daß als Verwürfler ein Parallelwortgenerator mit m Ausgängen und ein Parallel-Serien-Umsetzer (13) vorgesehen sind, dessen m Eingänge (ao, bn, ■■■) mit den /n Ausgängen des Parallelwortgenerators verbunden sind, daß der Parallelwortgenerator eine parallele Abwandlung eines seriellen Wortgenerators zur Erzeugung einer Quasi-Zufallsfolge darstellt, daß dieser Parallelwortgenerator m Rückkopplungszweige und in diesen m Rückkopplungswegen je einen weiteren Modulo-2-Addierer (19, 20,...) enthält, dem jeweils zusätzlich eines der zu verwürfelnden binären Datensignale (Bo, B\, ...) in einer derartigen Reihenfolge zugeführt wird, daß der Verwürfler eine parallele Abwandlung eines seriellen Verwürflers darstellt, und daß als Entwürfler ein Serien-Parallel-Umsetzer (15) mit m Ausgängen (a_x, b_x, ...) und ein gleichartiger weiterer Parallelwortgenerator vorgesehen sind, bei dem diejenigen Rückkopplungswege aufgetrennt sind, die zu den Eingängen von Verzögerungselementen führen, bei dem diese Eingänge (a„ b_x,...) als Eingänge für die m parallelen verwürfelten Signale an den Ausgängen der Serien-Parallel-Umsetzung dienen, bei dem die Modulo-2-Addierer (25, 26,...), die in den aufgetrennten Rückkopplungswegen liegen, jeweils einen zusätzlichen Eingang für ein solches Signal enthalten und bei dem die Ausgange (H_K. /?,,,, ...) dieser Modulo-2-Addierer die entwürfelten Datensignale abgeben.

i Nachrichtenübertragungssystem nach An-

spruch 2, dadurch gekennzeichnet, daß an jeweils zwei zu überwachenden Ausgängen im Verwürfler und an zwei zugeordneten Ausgängen im Entwürfler eine gleichartige Einrichtung zur Überwachung von Periodizitäten im zu übertragenden Signal vorgesehen ist, daß deren Ausgang im Verwürfler mit einem zusätzlichen Eingang eines der Modulo-2-Addierer verbunden ist und daß deren Ausgang im Entwürfier mit einem weiteren Eingang eines zugeordneten Modulo-2-Addierers verbunden ist.

4. Nachrichtenübertragungssystem mit mehreren Periodizitätsüberwachungseinrichtungen für verschiedene Perioden nach Anspruch 3, dadurch gekennzeichnet, daß die Ausgänge der Periodizitätsüberwachungseinrichtungen (40, 41) mit Eingängen eines ODER-Gatters (36) verbunden sind, dessen Ausgang wie der Ausgang einer einzelnen Periodizitätsüberwachungseinrichtung verdrahtet ist

5. Nachrichtenübertragungssystem nach Anspruch 3 oder 4, dadurch gekennzeichnet, daß die Periodizitätsüberwachungseinrichtung (40) ein Exklusiv-ODER-Gatter (32) und einen Koinzidenzzähler (30) enthält.