DE2627895A1 - Halbleiteranordnung - Google Patents

Halbleiteranordnung

Info

Publication number
DE2627895A1
DE2627895A1 DE19762627895 DE2627895A DE2627895A1 DE 2627895 A1 DE2627895 A1 DE 2627895A1 DE 19762627895 DE19762627895 DE 19762627895 DE 2627895 A DE2627895 A DE 2627895A DE 2627895 A1 DE2627895 A1 DE 2627895A1
Authority
DE
Germany
Prior art keywords
recess
parallel
synthetic resin
semiconductor component
electrode pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19762627895
Other languages
English (en)
Inventor
Sueo Kawai
Koji Koibuchi
Tetsuo Kumazawa
Motokazu Uchida
Akio Yasukawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of DE2627895A1 publication Critical patent/DE2627895A1/de
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1515Shape
    • H01L2924/15153Shape the die mounting substrate comprising a recess for hosting the device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/15165Monolayer substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Die Bonding (AREA)

Description

  • Halbleiteranordnung Die Erfindung bezieht sich auf eine Halbleiteranordnung, insbesondere eine Halbleiteranordnung des Kunstharzeinbettungstyps zur Verwendung fUr relativ hohe Leistung.
  • Eine Halbleiteranordnung des Kunstharzeinbettungstyps für verhältnismäßig große Leistungen, wie z. B. ein Leistungstransistor, besteht aus einer Elektrodenunterlage aus Kupfer oder einem anderen Material hoher Wärmeleitfähigkeit, einem mit der oberen Oberfläche der Elektrodenunterlage mittels eines Lötmaterials verbundenen Halbleiterbauelement, mit dem Halbleiterbauelement ebenfalls mittels eines Lötmaterials verbundenen Anschlußdrähten und Kunstharz mit einem hohen Wärmeausdehnungskoeffizient, in dem das Halbleiterbauelement und die Ansehlußdrähte eingebettet sind. Da im Halbleiterbauelement aufgrund des Stromdurchflusses zur Zeit des Betriebs des Leistungstransistors eine große Wärmemenge entwickelt wird, verursacht die Wärmedehnung des Kunstharzes das Auftreten einer Scherbeanspruchung in dem das Halbleiterbauelement und die Anschlußdrähte verbindenden Lötmaterial. Diese Scherbeanspruchung wirkt auf das Lötmaterial wiederholt ein und führt häufig zum Ermüdungsbruch des Lötmaterials. Auch kann die Wärmedehnung des Kunstharzes leicht eine Rißbildung im Halbleiterbauelement verursachen.
  • Der Ermüdungsbruch des Lötmaterials und/oder die Rißbildung im Halbleiterbauelement verringern die Betriebslebensdauer der Halbleiteranordnung. Dieses Problem wurde bisher noch nicht gelöst.
  • Demgemäß liegt der Erfindung die Aufgabe zugrunde, eine Halbleiteranordnung mit einem Halbleiterbauelement und damit mittels eines Lötmaterials verbundenen Anschlußdrähten, bei der das Halbleiterbauelement und die Anschlußdrähte in einem Kunstharz eingebettet sind, so auszubilden, daß die durch die im Halbleiterbauelement aufgrund eines Laststroms entwickelte Wärme verursachte Scherbeanspruchung des Lötmaterials verringert ist und keine Rißbildung im Halbleiterbauelement auftreten kann, die sonst durch die Wärmedehnung des Kunstharzes verursacht werden könnte.
  • Gegenstand der Erfindung, womit diese Aufgabe gelöst wird, ist eine Halbleiteranordnung mit einer Elektrodenunterlage, einem mit der Elektrodenunterlage mittels eines Lötmaterials verbundenen Halbleiterbauelement, einer Mehrzahl von mit dem Halbleiterbauelement mittels eines Lötmaterials verbundenen Anschlußdrähten und Kunstharz, in dem das Halbleiterbauelement und die damit verbundenen Anschlußdrahtenden eingebettet sind, mit dem Kennzeichen, daß die Elektrodenunterlage in einer Oberfläche eine Ausnehmung aufweist, das Halbleiterbauelement mittels des Lötmaterials mit dem Boden der Ausnehmung verbunden ist und das Kunstharz in die Ausnehmung derart eingefüllt und eingeformt ist, daß das Halbleiterbauelement und wenigstens der Teil der Anschlußdrähte, der sich innerhalb der Ausnehmung befindet, im Kunstharz eingebettet sind und die horizontale Wärmeausdehnung des Kunstharzes durch die Seitenwand der Ausnehmung begrenzt ist.
  • Weitere Ausgestaltungen der Erfindung sind in den Unteransprüchen gekennzeichnet.
  • Die Erfindung wird anhand der in der Zeichnung veranschaulichten Ausführungsbeispiele näher erläutert; darin zeigen: Fig. 1 eine Aufsicht zur Veranschaulichung der wesentlichen Teile einer herkömmlichen Halbleiteranordnung; Fig. 2 eine Seitenschnittansicht längs der Linie II-II in Fig. 1; Fig. 3 eine vergrößerte Teilschnittansicht längs der Linie III-III in Fig. 2; Fig. 4 eine Seitenteilschnittansicht zur Veranschaulichung der wesentlichen Teile einer Halbleiteranordnung gemäß einem Ausführungsbeispiel der Erfindung; Fig. 5 eine Aufsicht zur Darstellung eines Beispiels der im Ausführungsbeispiel nach Fig. 4 vorhandenen Ausnehmung; und Fig. 6 eine Seitenteilschnittansicht zur Veranschaulichung eines anderen AusfUhrungsbeispiels der Erfindung.
  • Eine herkömmliche Halbleiteranordnung des Kunstharzeinbettungstyps zur Verwendung fUr verhältnismäßig hohe Leistungen, wie z. B. ein Leistungstransistor, ist in den Fig. 1 bis 3 dargestellt. Man erkennt hierin eine Elektrodenunterlage 1 aus Kupfer oder einem anderen Material mit hoher Wärmeleitfähigkeit und ein Halbleiterbauelement 2 aus einem solchen Material wie Silizium, das einen P-N-Übergang aufweist und mit der Oberseite der Elektrodenunterlage 1 mittels eines Lötmaterials 5 verbunden ist. Außerdem sind meist aus Kupfer bestehende Anschlußdrähte 4 vorgesehen und zur Ableitung des Ausganges des P-N-Überganges mit dem Halbleiterbauelement 2 mittels eines Lötmaterials 5 verbunden. Schließlich erkennt man ein Kunstharz 6, wie z. B. ein Epoxyharz oder Silikoneharz, das zum wasserdichten Abschluß und Schutz des Halbleiterbauelements 2 und der Anschlußdrähte 4 vorgesehen ist, wobei es gleichzeitig die Anschlußdrähte 4 mechanisch hält. Dieses Kunstharz hat einen hohen Wärmeausdehnungskoeffizienten, der angenähert sowohl für Epoxy- als auch fUr Silikoneharze 25 x 10 6 /°C ist und damit weit höher als die Wärmeausdehnungskoeffizienten von Kupfer, woraus die Elektrodenunterlage 1 oder die Anschlußdrähte 4 bestehen, und von Silizium liegt, woraus das Halbleiterbauelement 2 besteht, deren Wärmeausdehnungskoeffizienten 17,7 x '6/0r bzw.
  • 2,8 x 10 6/oC betragen.
  • Bei dem Leistungstransistor mit dem vorstehend beschriebenen Aufbau kann der P-N-tibergang des Halbleiterbauelements2während des Ein- und Ausschaltbetriebes 100 0C oder mehr erreichen. Mit dem Anstieg der Temperatur des Halbleiterbauelements 2 dehnt sich das Kunstharz 6, das einen größeren Wärmeausdehnungskoeffizient als das Ha lb leiterbauelement 2 oder die Anschlußdrähte 4 hat, mehr als diese aus. Die größere Wärmedehnung des Kunstharzes 6 verursacht das Auftreten einer großen Scherbeanspruchung im Lötmaterial 5, das das Halbleiterbauelement 2 und die Anschlußdrähte 4 verbindet, Wie in Fig. 3 angedeutet ist, werden entsprechend der Wärmedehnung des Kunstharzes 6 die Anschlußdrähte 4 verbogen und horizontal (in der durch die Pfeile angedeuteten Richtung) verschoben. Andererseits dehnt sich das Halbleiterbauelement 2, das mit der Elektrodenunterlage 1 verbunden ist, in zweifacher Weise aus. Und zwar hängt die gesamte Wärmedehnung des Halbleiterbauelements 2 von der Wärmedehnung ab, die auf der Basis seines eigenen Wärmeausdehnungskoeffizienten unter zusätzlichem Einfluß der Ausdehnung der Elektrodenunterlage 1 verursacht wird. Unter diesen Umständen kann man annehmen, daß der scheinbare Wärmeausdehnungskoeffizient des Halbleiterbauelements 2 einen Wert zwischen denen des Halbleiterbauelements 2 selbst und der Elektrodenunterlage 1 annimmt. Wie man ohne weiteres feststellen kann, ist dieser scheinbare Wärmeausdehnungskoeffizient im Vergleich mit dem des Kunstharzes sehr gering. Als Ergebnis entwickelt sich eine Scherbeanspruchung tut im Lötmaterial 5, das da s das Halbleiterbauelement 2 und die Anschlußdrähte 4 verbindet. Wie in der folgenden Formel (1) angedeutet wird, ist die Scherbeanspruchung tg proportional dem Unterschied zwischen der WärmebeanspruchungA eR des Kunstharzes 6 und der Wärmebeanspruchung ##P des Halbleiterbauelements 2.
  • Die Scherbeanspruchung ß r wirkt auf das Lötmaterial 5 durch Wiederholung des Ein-Aus-Betriebs der Anordnung wiederholt ein, so daß häufig der Ermüdungsbruch des Lötmaterials 5 verursacht wird. Die Zahl N von Zyklen bis zum Bruch ist umgekehrt proportional dem Quadrat der Scherbeanspruchung 9 wie die Formel (2) zeigt.
  • Wie aus der Formel (2) ersichtlich ist, weist der herkömmliche, in Fig. 1 bis 3 dargestellte Leistungstransistor, bei dem die Verschiebung der Harzeinformung 6 aufgrund der Wärmeausdehnung horizontal nicht beschränkt wird und bei dem daher die Scherbeanspruchung A zu groß ist, einen geringeren Wert ftlr N auf, was sich in einer kürzeren Lebensdauer des Leistungstransistors auswirkt.
  • Wie schon erwähnt, ist der Wärmeausdehnungskoeffizient des Kunstharzes 6 beträchtlich größer als der der Elektrodenunterlage 1. Daher verursacht eine größere änderung der Temperatur des Halbleiterbauelements 2 einen großen Unterschied der Versetzung zwischen der Unterlage 1 und dem Kunstharz 6, wenn, wie es bei der herkömmlichen Halbleiteranordnung der Fall ist, die horizontale Dehnungsbewegung des Kunstharzes 6 nicht beschränkt wird. Das Ergebnis ist eine große horizontal gerichtete Kraft, die auf das Halbleiterbauelement 2 einwirkt, das im Kunstharz 6 eingebettet ist, so daß sich häufig eine Rißbildung im Halbleiterbauelement 2 ergibt.
  • Es wird nun ein AusfUhrungsbeispiel der Erfindung anhand der Fig.4 erläutert.
  • Die wesentlichen Teile eines Leistungstransistors des Kunstharzeinbettungstyps zur Verwendung bei verhältnismäßig hoher Leistung sind in Fig. 4 dargestellt, Man erkennt eine Elektrodenunterlage 8 aus Kupfer oder einem anderen Material hoher Wärmeleitfähigkeit, eine in der oberen Oberfläche der Elektrodenunterlage 8 vorgesehene Ausnehmung 9 und in dieser Ausnehmung 9 sowohl ein Halbleiterbauelement 11 aus Silizium oder einem anderen gleichwertigen Material, das mit der Elektrodenunterlage 8 an deren Ausnehmungsboden mittels eines Lötmaterials 10 verbunden ist,Kls auch eine Mehrzahl von Anschlußdrähten 15 aus solchem Material wie Kupfer, die mit dem Halbleiterbauelement 11 mittels eines Lötmaterials 12 verbunden sind. Außerdem erkennt man ein Kunstharz 14, wie z. B. ein Epoxyharz oder Silikoneharz, das zum Ausfüllen der Ausnehmung 9 eingeformt ist und in dem das Halbleiterbauelement 11 und solche Teile der Anschlußdrähte 15, die sich innerhalb der Ausnehmung 9 befinden, eingebettet sind.
  • In dieser Weise sind das Halbleiterbauelement 11 und solche Teile der Anschlußdrähte, die stich in der Nachbarschaft der Verbindungsstelle mit dem Halbleiterbauelement 11 befinden, im Kunstharz 14 in der Ausnehmung 9 eingebettet.
  • Bei dieser Anordnung wird die horizontale Wärmedehnung des Kunstharzes 14 durch die Seitenwand 91 der Ausnehmung 9 beschränkt und begrenzt, und daher ergibt sich eine geringere Verlagerung bzw. Verbiegung der Anschlußdrähte 15 bei einer Wärmeentwicklung im Halbleiterbauelement 11, so daß die Scherbeanspruchung t r verringert ist. die sonst in größerem Meß im Lötmaterial 12 auftreten könnte, Um dies zu bestätigen, wurde ein (nicht dargestellter) Widerstandsdraht-Dehnungsmesser auf die Oberseite des in die Ausnehmung 9 eingeformten Kunstharzes 14 aufgeklebt, und die Wärmebeanspruchung d Erzdes Kunstharzes aufgrund dessen Wärmeausdehnung wurde unter Erhitzen des leistungstransistors gemessen. Als Ergebnis fand man, daß ## R 28,4 x 10-6/°C-war. In ähnlicher Weise wurde die Wärmebeanspruchung bei dem herkömmlichen Leistungstransistor gemäß Fig. 1 bis 5 gemessen, und man fand, daß in diesem Fall ##R 38,7 x 10-6/°C war. Wie sich ohne weiteres aus diesen Messungen ergibt ermöglicht die Ausbildung der Ausnehmung 9 in der Elektrodenunterlage 8 gemäß der Erfindung, die Wärmeausdehnung des Kunstharzes 14 um 50 % mehr als beim bekannten Aufbau zu beschränken. So wird die im Lötmaterial 12 auftretende Scherbeanspruchungt ç , wie in der Formel (1) angedeutet ist, verringert, wodurch sich die Zahl N der Zyklen bis zum Ermüdungsbruch gemäß der Formel (2) erhöht und die Lebensdauer der Halbleiteranordnung verlängert wird.
  • Da weiter die Wärmeausdehnung des Kunstharzes in horizontaler Richtung durch die Seitenwand 91 der Ausnehmung 9 begrenzt wird, verschiebt sich das Kunstharz 14 weniger relativ zur Unterlage 8 als ohne Ausnehmung. Im Ergebnis wirkt weniger Kraft auf das Halbleiterbauelement 11 ein, so daß eine Rißbildung in diesem verhindert wird.
  • Ein Beispiel der geometrischen Form der Ausnehmung 9 im Leistungstransistor nach Fig. 4 ist in Fig. 5 gezeigt. Hier bezeichnen gleiche Bezugsziffern wie in Fig. 4 gleiche Bestandteile. Die Ausnehmung 9 ist in der Aufsicht kreisförmig, und das Halbleiterbauelement 11 ist in der Mitte des Bodens der Ausnehmung 9 mittels des Lötmaterials 10 befestigt. Die so in der Aufsicht kreisförmig in der Oberseite der Elektrodenunterlage 8 ausgebildete Ausnehmung 9 erleichtert einerseits die Verarbeitung der Anordnung und verringert andererseits aufgrund der symmetrischen Verteilung der im Halbleiterbauelement entwickelten Wärme die Verschiebung des Kunstharzes.
  • Es soll nun eine Erklärung der Tiefe der Ausnehmung 9 gegeben werden. Jeder der Anschlußdrähte 13 hat einen ersten horizontalen Teil 13a und einen zweiten horizontalen Teil 13b. Der erste horizontale Teil 13a liegt im wesentlichen parallel zur Oberseite der Elektrodenunterlage oder der Bodenoberfläche der Ausnehmung 9 in der Nähe des Endes des Anschlußdrahtes, das mit dem Halbleiterbauelement 11 verbunden ist, während der zweite horizontale Teil 13b, der ebenfalls parallel zur Oberseite der Elektrodenunterlage oder der Bodenoberfläche der Ausnehmung liegt, anschließend an den ersten horizontalen Teil 13a angeordnet ist. Die Tiefe h der Ausnehmung 9 soll wenigstens das l,l-fache der Höhe vom Boden der Ausnehmung 9 bis zur Oberseite des ersten horizontalen Teils 13a sein. Dies gilt, da die Anschlußdrähte sonst weniger fest als bei der Anordnung nach Fig. 1 bis 5 gehalten wUrde, wenn man berücksichtigt, daß erfindungsgemäß das Halbleiterbauelement und die Anschlußdrähte im Kunstharz nur innerhalb der Ausnehmung eingebettet sind. Durch Sicherstellung der erwähnten Tiefe h der Ausnehmung 9 und der völligen Einformung wenigstens bis über den ersten horizontalen Teil 13a werden die Anschlußdrähte sicher gehalten.
  • Wenn die Höhe h der Ausnehmung 9 andererseits iibermäßig groß ist, kommt der zweite horizontale Teil 13b der Anschlußdrähte so nahe an die Oberseite der Elektrodenunterlage 8, und der Spalt zwischen der Oberseite der Elektrodenunterlage 8 und der Unterseite des zweiten horizontalen Teils 13b ist derartig verringert, daß es schwierig ist, die Isolation dazwischen aufrechtzuerhalten. Der Spalt muß wenigstens 0,4 mm oder mehr betragen, um eine ausreichende Isolation zwischen der Elektrodenunterlage 8 und den Anschlußdrähten 13 zu gewährleisten. Es ist daher erforderlich, fUr die Tiefe h einen Wert zu wählen, der gleich der Höhe vom Boden der Ausnehmung 9 bis wenigstens 0,4 mm unter der Unterseite des zweiten horizontalen Teils 13b der Anschlußdrähte ist.
  • Fig. 6 zeigt ein anderes Ausführungsbeispiel der Halbleiteranordnung gemäß der Erfindung, und gleiche Bestandteile sind mit gleichen Bezugsziffern wie in Fig. 4 bezeichnet. In diesem Ausführungsbeispiel ist das Kunstharz 14 nicht nur in die Ausnehmung 9 eingeformt, sondern steigt ueber diese hinaus und bedeckt auch die übrige Oberseite der Elektrodenunterlage 8, so daß die zweiten horizontalen Teile 13b der Anschlußdrähte 13 ebenfalls im Kunstharz 14 eingebettet sind. Diese Konstruktion schUtzt und hält die Anschlußdrähte 13 vollständiger und ist zur Isolation zwischen den Anschlußdrähten 13 und der Elektrodenunterlage 8 wirksam.
  • Auch in diesem Fall muß die Tiefe h der Ausnehmung 9 einen Wert annehmen, der gleich der Höhe vom Boden der Ausnehmung 9 bis wenigstens 0,4 mm unter der Unterseite des zweiten horizontalen Teils 13b ist, jedoch braucht die Anforderung des ersten Beispiels, daß die Tiefe h der Ausnehmung 9 wenigstens das l,l-fache der Höhe vom Boden der Ausnehmung 9 bis zur Oberseite des ersten horizontalen Teils 13a beträgt, nicht erfüllt zu werden. Unter Berücksichtigung des Prinzips der Erfindung im Sinn der Wirkung, daß die Wärmeausdehnung des Kunstharzes 14 begrenzt wird, um die Verlagerung und Verbiegung der Anschlußdrähte 15 zu verringern, beträgt jedoch die Tiefe h hier vorzugsweise wenigstens die Höhe vom Boden der Ausnehmung 9 bis zur Oberseite des ersten horizontalen Teils 13a.
  • Wie oben im einzelnen beschrieben wurde, ist die Halbleiteranordnung gemäß der Erfindung derart gestaltet, daß die Ausnehmung in der Oberseite der Elektrodenunterlage vorgesehen ist, um die horizontale Wärmeausdehnung des Kunstharzes zu begrenzen, in dem das Halbleiterbauelement und die Anschlußdrähte eingebettet sind. In dieser Weise wird die Scherbeanspruchung des Lötmaterials verringert, wodurch dessen Ermüdungsbruch verhindert wird. Außerdem trägt die Tatsache, daß gleichzeitig im Halbleiterbauelement keine Rißbildung mehr auftritt, zu einer merklich verlängerten Lebensdauer der Halbleiteranordnung im Vergleich mit den bekannten Halbleiteranordnungen bei.
  • Die Erfindung ist nicht auf bestimmte Halbleiteranordnungen beschränkt, läßt sich jedoch wirkungsvoll besonders auf fUr hohe ausgelegte Leistungstransistoren anwenden.

Claims (4)

  1. Patentansprüche X Halbleiteranordnung mit einer Elektrodenunterlage, einem mit der Elektrodenunterlage mittels eines Lötmaterials verbundenen Halbleiterbauelement, einer Mehrzahl von mit dem Halbleiterbauelement mittels eines L6tmaterials verbundenen Anschlußdrähten und Kunstharz, in dem das Halbleiterbauelement und die damit verbundenen Anschlußdrahtenden eingebettet sind, d a d u r c h g e k e n n -z e i c h n e t, daß die Elektrodenunterlage (8) in einer Oberfläche eine Ausnehmung (9) aufweist, das Ha lb leiterbauelement (11) mittels des Lötmaterials (10) mit dem Boden der Ausnehmung (9) verbunden ist und das Kunstharz (14) in die Ausnehmung (9) derart eingefüllt und eingeformt ist, daß das Halbleiterbauelement (11) und wenigstens der Teil (13a) der Anschlußdrähte (15), der sich innerhalb der Ausnehmung (9) befindet, im Kunstharz (14) eingebettet sind und die horizontale Wärmeausdehnung des Kunstharzes (14) durch die Seitenwand (91) der Ausnehmung begrenzt ist.
  2. 2. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, daß jeder Anschlußdraht (13) einen ersten parallelen Teil (13a) und einen zweiten parallelen Teil (13b) aufweist, wovon sich der erste parallele Teil im wesentlichen parallel zur Oberfläche der Elektrodenunterlage (8) in der Nähe des Endes jedes Anschlußdrahtes (15) erstreckt, das mit dem Halbleiterbauelement (11) verbunden ist, und sich der zweite parallele Teil (13b) im wesentlichen parallel zur Oberfläche der Elektrodenunterlage (8) erstreckt und als Fortsetzung des ersten parallelen Teils (13a) auf einem höheren Niveau als dieser ausgebildet ist, daß das in die Ausnehmung (9) eingeformte Kunstharz (14) eine mit der Oberfläche der Ausnehmung (9) fluchtende Oberfläche aufweist und daß die Ausnehmung (9) eine Tiefe (h) hat, die geringer als die Höhe vom Boden der Ausnehmung (9) bis 0,4 mm unter der Unterseite jedes zweiten parallelen Anschlußdrahtteils (13b), jedoch größer als das l,l-fache der Höhe vom Boden der Ausnehmung (9) bis zur Oberseite jedes ersten parallelen Anschlußdrahtteils (13a) ist.
  3. 3. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, daß jeder Anschlußdraht (13) einen ersten parallelen Teil (13a) und einen zweiten parallelen Teil (13b) aufweist, wovon sich der erste parallele Teil im wesentlichen parallel zur Oberfläche der Elektrodenunterlage (8) in der Nähe des Endes jedes Anschlußdrahtes (13) erstreckt, das mit dem Halbleiterbauelement (11) verbunden ist, und sich der zweite parallele Teil (13b) im wesentlichen parallel zur Oberfläche der Elektrodenunterlage (8) erstreckt und als Fortsetzung des ersten parallelen Teils (13a) auf einem höheren Niveau als dieser ausgebildet ist, daß das Kunstharz (14) unter Ausfüllung der Ausnehmung (9) und darüber hinaus unter Bedeckung der Oberfläche der Elektrodenunterlage (8) derart geformt ist, daß außer dem ersten parallelen Teil wenigstens auch ein Teil des zweiten parallelen Teils jedes Anschlußdrahtes (13) im Kunstharz (14) eingebettet ist, und daß die Ausnehmung (9) eine Tiefe hat, die geringer als die Höhe vom Boden der Ausnehmung (9) bis 0,4 mm unter der Unterseite jedes zweiten parallelen Anschlußdrahtteils, jedoch größer als die Höhe vom Boden der Ausnehmung (9) bis zur Oberseite jedes ersten parallelen A nschlußdrahtteils ist.
  4. 4. Halbleiteranordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Ausnehmung (9) in Aufsicht Kreisform aufweist.
    L e e r s e i t e
DE19762627895 1975-06-23 1976-06-22 Halbleiteranordnung Pending DE2627895A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7560375A JPS52172A (en) 1975-06-23 1975-06-23 Semiconductor

Publications (1)

Publication Number Publication Date
DE2627895A1 true DE2627895A1 (de) 1977-01-13

Family

ID=13580936

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19762627895 Pending DE2627895A1 (de) 1975-06-23 1976-06-22 Halbleiteranordnung

Country Status (3)

Country Link
JP (1) JPS52172A (de)
DE (1) DE2627895A1 (de)
NL (1) NL7606781A (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4009974A1 (de) * 1989-03-30 1990-10-04 Mitsubishi Electric Corp Halbleiteranordnung
EP2306513A3 (de) * 1998-06-02 2011-10-12 SILICONIX Incorporated IC-Chip-Verpackung mit direkt angeschlossenen Leitern

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4196444A (en) * 1976-12-03 1980-04-01 Texas Instruments Deutschland Gmbh Encapsulated power semiconductor device with single piece heat sink mounting plate
US5139969A (en) * 1990-05-30 1992-08-18 Mitsubishi Denki Kabushiki Kaisha Method of making resin molded semiconductor device
JPH0547958A (ja) * 1991-08-12 1993-02-26 Mitsubishi Electric Corp 樹脂封止型半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4009974A1 (de) * 1989-03-30 1990-10-04 Mitsubishi Electric Corp Halbleiteranordnung
EP2306513A3 (de) * 1998-06-02 2011-10-12 SILICONIX Incorporated IC-Chip-Verpackung mit direkt angeschlossenen Leitern
EP2306515A3 (de) * 1998-06-02 2011-10-26 SILICONIX Incorporated IC-Chipverpackung mit direkt angeschlossenen Leitern

Also Published As

Publication number Publication date
JPS52172A (en) 1977-01-05
NL7606781A (nl) 1976-12-27

Similar Documents

Publication Publication Date Title
DE69935016T2 (de) Ein mit Kunststoff umhülltes elektronisches Bauelement
DE69635518T2 (de) Kunststoffpackung für elektronische Anordnungen
DE2159530C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE69427904T2 (de) Integrierte Halbleiterdiode
DE2819499C3 (de) Gehäuse für eine Halbleiteranordnung
DE1589938B2 (de) Halbleiteranordnung mit einem gehaeuse
DE2627895A1 (de) Halbleiteranordnung
DE1514867C3 (de) Integrierte Halbleiterdiode
DE102008045721B4 (de) Halbleitervorrichtung
DE102018200161B4 (de) Halbleiteranordnung und verfahren zum herstellen der halbleiteranordnung
DE102019129109A1 (de) Halbleitervorrichtung
DE7102369U (de) Elektrische Kontaktschiene
DE102008045408A1 (de) Befestigungsstruktur für eine elektronische Vorrichtung und Verfahren zum Herstellen derselben
DE2942704A1 (de) Verfahren zur herstellung eines monolithischen kondensators und danach hergestellter kondensator
DE3232157A1 (de) Halbleiter-modul
DE1614134B2 (de) Leiterrahmen zur Verwendung bei der automatischen Herstellung von gekapselten, integrierten Halbleiterbauelementen, integriertes Halbleiterbauelement und Verfahren zu dessen Herstellung
DE2263091C2 (de) Feldeffekttransistor
DE1514883A1 (de) Verfahren zur serienmaessigen Herstellung von Halbleiterbauelementen
DE10310067B4 (de) Halbleitervorrichtung mit hohlzylindrischer Gehäuseelektrode
DE1614169B2 (de) Halbleiter-Bauelement mit Wärmeableitung
DE60026141T2 (de) Isolierende abdeckung und elektrische maschine
DE102020131810A1 (de) Eine elektrische verbindungsstruktur und ein elektronisches bauelement mit dieser struktur
DE102020104220A1 (de) Transistor-Outline-Gehäuse und Transistor-Outline-Gehäuseanordnung
DE102022100931A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE7816370U1 (de) Halte- und Stützorgan