DE2613805B2 - Schaltungsanordnung zum Demodulieren von Datensignalen - Google Patents

Schaltungsanordnung zum Demodulieren von Datensignalen

Info

Publication number
DE2613805B2
DE2613805B2 DE2613805A DE2613805A DE2613805B2 DE 2613805 B2 DE2613805 B2 DE 2613805B2 DE 2613805 A DE2613805 A DE 2613805A DE 2613805 A DE2613805 A DE 2613805A DE 2613805 B2 DE2613805 B2 DE 2613805B2
Authority
DE
Germany
Prior art keywords
data signals
binary
clock
clock pulses
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE2613805A
Other languages
English (en)
Other versions
DE2613805C3 (de
DE2613805A1 (de
Inventor
Guenther Dipl.-Ing. 8021 Taufkirchen Schubert
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE2613805A priority Critical patent/DE2613805B2/de
Priority to CH211377A priority patent/CH604441A5/xx
Priority to AT214077A priority patent/AT349540B/de
Priority to NLAANVRAGE7703471,A priority patent/NL182686C/xx
Priority to DK140277A priority patent/DK140277A/da
Priority to SE7703687A priority patent/SE7703687L/xx
Priority to BE176305A priority patent/BE853102A/xx
Priority to IT21891/77A priority patent/IT1076289B/it
Publication of DE2613805A1 publication Critical patent/DE2613805A1/de
Publication of DE2613805B2 publication Critical patent/DE2613805B2/de
Application granted granted Critical
Publication of DE2613805C3 publication Critical patent/DE2613805C3/de
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/38Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40Transmitting circuits; Receiving circuits
    • H04L25/49Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4904Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using self-synchronising codes, e.g. split-phase codes

Description

Die Erfindung bezieht sich auf eine Schaltungsanordnung zum Demodulieren von Datensignalen, wobei die Datensignale an den Grenzen von vorgegebenen Zeitbereichen jeweils ihren Binärwert ändern, wobei durch eine zusätzliche Änderung bzw. eine fehlende Änderung in der Mitte dieser Zeitbereiche erste bzw. zweite Binärzeichen dargestellt werden und wobei ein Taktgeber vorgesehen ist, der mit den Datensignalen frequenz- und phasenmäßig synchronisierte erste bzw. zweite Taktimpulse erzeugt, die in der Mitte der ersten Hälfte bzw. in der Mitte der zweiten Hälfte der Zeitbereiche auftreten.
Zur Darstellung von Binärzeichen mit Hilfe von Datensignalcn ist aus den Deutschen Normen DIN 010 die Wechseltaktschrift bekannt. Bei der Wechseltaktschrift wird jedem Binärzeichen ein als Bitzelle bezeichneter, vorgegebener Zeitbereich zugeordnet. An jeder Grenze der Bitzelle ändert das Datensignal seinen Binärwert. Ein erstes Binärzeichen, beispielsweise das Binärzeichen 0, wird dadurch dargestellt, daß sich innerhalb der Bitzelle der Binärwert des Datensignals nicht ändert. Ein zweites Binärzeichen, beispielsweise das Binärzeichen I1 wird dadurch dargestellt, daß sich der Binärwert des Datensignals in der Mitte der Bitzelle ändert. Daraus ergibt sich, daß die Abstände zwischen zwei Änderungen des Datensignals gleich sind einer Bitzelle oder einer halben Bitzelle.
Bei der Wiedergewinnung der Binärzeichen aus den Datensignalen werden üblicherweise Taktimpulse erzeugt, die mit den Datensignalen frequenz- und
to phasenmäßig synchronisiert sind. Auf einen derartigen Taktgeber wird beispielsweise in der DT-AS 22 21 455 hingewiesen. Dieser bekannte Taktgeber ist zwar für eine Demodulation von Datensignalen vorgesehen, die nach dem ebenfalls bekannten Codierverfahren der Richtungstaktschrift codiert sind, jedoch kann der Taktgeber auch für Datensignale verwendet werden, die nach dem Codierverfahren der Wechseltaktschrift codiert sind. Die Taktimpulse ändern jeweils in der Mitte der ersten Hälfte der Bitzelle und in der Mitte der zweiten Hälfte der Bitzelle ihren Binärwert. Für die Demodulation der Datensignale, die nach dem Codierverfahren der Wechseltaktschrift codiert sind, wäre es denkbar, diese Taktimpulse zu verwenden. In diesem Fall müßte beispielsweise geprüft werden, ob das Datensignal seinen Binärwert zwischen der Mitte der ersten Hälfte und der Mitte der zweiten Hälfte der Bitzelle ändert. Bei einer Änderung würde ein Impuls abgegeben werden, der einem der beiden Binärzeichen zugeordnet ist. Eine derartige Demodulation würde
ίο jedoch bei Datensignalen, die nach der Wechseltaktschrift codiert sind, einen großen Aufwand an elektronischen Bauteilen erfordern, da von den Flanken der Datensignale Impulse abgeleitet werden müßten und aus den. einem der Binärzeichen zugeordneten
υ Impulsen müßten Ausgangssignale erzeugt werden, die entsprechend den Binärzeichen ihre Binärwerte ändern. Der Erfindung liegt die Aufgabe zugrunde eine Schaltungsanordnung zum Demodulieren von Datensignalen anzugeben, die auf einfache Weise unmittelbar
J<> aus den Datensignalen Ausgangssignale erzeugt, die ihren Binärwert entsprechend den in den Datensignalen enthaltenen Binärzeichen ändern.
Die Aufgabe wird gemäß der Erfindung bei der Schaltungsanordnung der eingangs genannten Art
r> dadurch gelöst, daß eine Schaltstufe vorgesehen ist, an der die Datensignale, die ersten Taktimpulse und die zweiten Taktimpulse anliegen, die miUels der ersten Taktimpulse die Binärwerte der Datensignale speichert, die die gespeicherten Binärwerte mit den augenblickli-
r>o chen Binärwerten der Datensignal vergleicht und die binäre Ausgangssignale abgibt, die mit dem Auftreten der zweiten Taktimpulse einen ersten bzw. zweiten Binärwert annehmen, wenn die augenblicklichen Binärwerte der Datensignale und die gespeicherten Binär-
")■) werten gleich bzw. verschieden sind.
Die Schaltungsanordnung gemäß der Erfindung hat den Vorteil, daß sie einen geringen Aufwand erfordert, da aus den Flanken der Datensignale keine Impulse abgeleitet werden müssen und da die Binärwerte der
w) Ausgangssignale unmittelbar den binärzeichen zugeordnet sind. Die Codierung der Ausgangssignale entspricht einer unter der Bezeichnung »Richtungsschrift« oder »NRZ (C)« bekannten Codierung. Die weitere Verarbeitung der Ausgangssignale wird damit
'·■"> sehr stark vereinfacht. Als Taktimpulse können beispielsweise die vorn bekannten Taktgeber abgegebenen Taktimpulse verwendet werden, wobei als erste Taktimpulse die Taktimpulse unmittelbar und als zweite
Taktimpulse die invertierten Taktimpulse verwendet werden können.
Die Schaltungsanordnung erfordert einen geringen Aufwand, wenn die Schaltstufe ein erstes Flipflop, an dessen Dateneingang die Datensignale und an dessen Takteingang die ersten Taktimpulse anliegen, einen Vergleicher, der die Signale am Ausgang des ersten Flipflops mit den Datensignalen vergleicht und ein zweites Flipflop enthält, dessen Dateneingang mit dem Ausgang des Vergleichers verbunden ist, an dessen Takteingaiig die zweiten Taktimpulse anliegen und an dessen Ausgang die Ausgangssignale abgegeben werden.
Der Vergleich der Binärwerle der Datensignale und der gespeicherten Binärwerte wird auf einfache Weise durchgeführt, wenn als Vergleicher ein Antivalenzglied vorgesehen ist.
Im folgenden wird ein Ausführungsbeispiel einer Schaltungsanordnung anhand einer Zeichnung beschrieben.
Es zeigt
Fig. 1 ein Blockschaltbild der Schaltungsanordnung, F i g. 2 ein Schaltbild einer Schaltstufe,
F i g. 3 Zeitdiagramme von Signalen an verschiedenen Punkten der Schaltstufe.
Die in Fig. 1 dargestellte Schaltungsanordnung enthält einen Taktgeber TG und eine Schaltstufe DM. Dem Taktgeber TG und der Schaltstufe DM werden die Datensignale D zugeführt. Der Taktgeber TG erzeugt Taktimpulse Ti und T2, die phasen- und frequenzmäßig mit den Datensignalen D synchronisiert sind. Als Taktgeber TG kann beispielsweise ein aus der DT-AS 22 21 455 bekannter Taktgeber verwendet werden. Die Taktimpulse 7"I würden in diesem Fall den von dem bekannten Taktgeber abgegebenen Taktimpulsen entsprechen, während die Taktimpulse T2 den invertierten Taktimpulsen entsprechen würden. Als Taktgeber TG könnten weiterhin bekannte Phasenregelkreise verwendet werden, die Taktimpulse erzeugen, deren Binärwerte sich in der Mitte der ersten Hälfte und in der Mitte der zweiten Hälfte der Bitzelle ändern.
Die Schaltstufe DMspeichert mittels der Taktimpulse 7 I die Binärwerte der Datensignale Din der Mitte der ersten Hälfte einer Bitzelle. Anschließend werden die gespeicherten Binärwerte mit den augenblicklichen Binärwerten der Datensignale D verglichen. Das Vergleichsergebnis wird mit den Taktiinpulsen Tl in der Mitte der zweiten Hälfte der Bitzelle abgefragt und als Ausgangssignal A am Ausgang der Schaltstufe DM abgegeben.
Die in F i g. 2 dargestellt Schaltstufe DM enthält zwei Flipflops Fl und F2 und einen aus einem Antivalenzglied EX gebildeten Vergleicher VG. Dem Dateneingang des Flipfiops Fi und einem ersten Eingang des Antivalenzglieds EX werden die Datensignale D zugeführt. Am Takteingang des Flipflops Fl liegen die Taktimpulse Ti an. Am Ausgang des Flipflops Fl wird ein Signal 51 abgegeben, das am zweiten Eingang des Anlivalenzglieds EX anliegt. Das Antivalenzglied EX erzeugt Ausgangssignale 52, die am Dateneingang des Flipflops Fl anliegen. Dem Takteingang des Flipflops F2 werden die Taktimpulse Tl zugeführt und am Ausgang des Flipflops F2 werden die Ausgangssignale A abgegeben. Weitere Einzelheiten der Schaltstufe DM werden zusammen mit den in Fig. 3 dargestellten Zeitdiagrammen beschrieben.
Die F i g. 3 zeigt Zeitdiagramine von Signalen, wie sie
ίο beim Betrieb der Schaltungsanordnung anfallen. In Abszissenrichtung ist die Zeil, und die Ordinatenrichtung sind die Momentanwerte der Signale dargestellt. Es wird angenommen, daß durch die Datensignale Ddie Binärzeichen 010 entsprechend einer Codierung nach der Wechseltaktschrift dargestellt werden sollte. Die Datensignale D ändern jeweils an den durch die senkrechten Striche zwischen den Binärzeichen dargestellten Grenzen der Bitzellen ihre Binärwerte. Zusätzlich ändern die Datensignale D immer dann ihren Binärwert in der Mitte einer Bitzelle, wenn die Binärzeichen 1 dargestellt werden. Das Datensignal D ändert zum Zeitpunkt 11 an der Grenze der ersten Bitzelle seinen Binärwert von 0 nach 1. Zum Zeitpunkt f2 tritt in deir Mitte der ersten Hälfte der Bitzelle ein Taktimpuls 7"1 auf. Dieser Taktimpuls Ti setzt das Flipflop Fi und das Signal 51 nimmt den Binärwert 1 an. Das Signal 52 am Ausgang des Antivalenzgliedes EX nimmt damit den Binärwert O an. Zum Zeitpunkt 13 tritt der Taktimmpuls in der Mitte der zweiten Hälfte
ίο der Bitzelle auf. Da das Signal S 2 den Binärwert 0 hat, wird mit dem Auftreten des Taktimpulses 7"2 das Flipflop F2 zurückgesetzt und das Ausgangssignal A nimmt den Binärwert 0 an.
Zum Zeitpunkt r4, der Grenze zwischen der ersten
r> und der zweiten Bitzelle, ändert das Datensignal D seinen Binärwert von 1 nach 0. Gleichzeitig ändert damit das Signal 52 seinen Binärweit von 0 nach 1. Zum Zeitpunkt f 5 tritt ein weiterer Taktimpuls Ti auf. Dazu diesem Zeitpunkt das Datensignal D den Binärwert 0
■in hat, wird das Flipflop Fl zurückgesetzt und das Signal 5 1 nimmt den Binärwert 0 an. Gleichzeitig nimmt damit auch das Signal 52 den Binärwert 0 an. Zum Zeitpunkt t% ändert das Datensignal D wieder seinen Binärwert von 0 nach 1. Gleichzeitig ändert damit auch das Signal 52 seinen Binärwert von 0 nach 1. Zum Zeitpunkt /7 tritt wieder ein Taktimpuls T2 auf und da das Signal 5 2 den Binärwert I hat, wird das Flipflop F2 gesetzt. Das Ausgangssignal A nimmt damit den Binärwert 1 an. In ähnlicher Weise wird das Flipflop Fl durch die
w folgenden Taktimpulse T1 gesetzt oder rückgesetzt und das Flipflop F2 durch die Taklimpulse T2 gesetzt oder zurückgesetzt. Wie man in F i g. 3 erkennt, sind die Binärwerte der Ausgangssignale A entsprechend dem unter der Bezeichnung NRZ(C) bekannten Codierverfahren unmittelbar den Binärzeichen zugeordnet. Die Ausgangsignale A sind lediglich um eine Dreiviertelbitzelle gegenüber den entsprechenden Datensignalen und Binärzeichen verzögert.
Hierzu 1 Blatt Zeichnungen

Claims (3)

1 Patentansprüche:
1. Schaltungsanordnung zum Demodulieren von Datensignalen, wobei die Datensignale an den Grenzen von vorgegebenen Zeitbereichen jeweils ihren Binärwert ändern, wobei durch eine zusätzliche Änderung bzw. eine fehlende Änderung in der Mitte dieser Zeitbereiche erste bzw. zweite Binärzeichen dargestellt werden und wobei ein Taktgeber vorgesehen ist, der mit den Datensignalen frequenz- und phasenmäßig synchronisierte erste bzw. zweite Taktimpulse erzeugt, die in der Mitte tier ersten Hälfte bzw. in der Mitte der zweiten Hälfte der Zeitbereiche auftreten dadurch gekennzeichnet, daß eine Schaltstufe (DM) vorgesehen ist, an der die Datensignale (D), die ersten Taktimpulse (Ti) und die zweiten Taktimpulsc (T2) anliegen, die mittels der ersten Taktimpulse (Ti) die Binärwerte der Datensignale (D) speichert, die die gespeicherten Binärwerte (S i) mit den augenblicklichen ßinärwerten der Datensignale (D) vergleicht und die binäre Ausgangssignale (A) abgibt, die mit dem Auftreten der zweiten Taktimpulse (T2) einen ersten bzw. zweiten Binärwert (»0« bzw. »1«) annehmen, wenn die augenblicklichen Binärwerte der Datensignale (D) und die gespeicherten Binärwerte (S 1) gleich bzw. verschieden sind.
2. Schaltungsanordnung nach Anspruch I, dadurch gekennzeichnet, daß die Schaltstufe (DM) ein erstes Flipflop (Fi), an dessen Dateneingang die Datensignale (D) und an dessen Takteingang die ersten Taktimpulse (Ti) anliegen, einen Vergleicher (VG), der die Signale (SI) am Ausgang des ersten Flipflops (Fi) mit den Datensignale (D) vergleicht und ein zweites Flipflop (F2) enthält, dessen Dateneingang mit dem Ausgang des Vergleichers (VC) verbunden ist, an dessen Takteingang die zweiten Taktimpulse (T2) anliegen und an dessen Ausgang die Ausgangssignale (-4J abgegeben werden.
3. Schaltungsanordnung nach Anspruch 1 oder Anspruch 2, dadurch gekennzeichnet, daß als Vergleicher (VC) cm Antivalenzglied (EX) vorgesehen ist.
DE2613805A 1976-03-31 1976-03-31 Schaltungsanordnung zum Demodulieren von Datensignalen Granted DE2613805B2 (de)

Priority Applications (8)

Application Number Priority Date Filing Date Title
DE2613805A DE2613805B2 (de) 1976-03-31 1976-03-31 Schaltungsanordnung zum Demodulieren von Datensignalen
CH211377A CH604441A5 (de) 1976-03-31 1977-02-21
AT214077A AT349540B (de) 1976-03-31 1977-03-28 Schaltungsanordnung zum demodulieren von in wechseltaktschrift dargestellten datensignalen
DK140277A DK140277A (da) 1976-03-31 1977-03-30 Koblingsanordning til demodulering af datasignaler
NLAANVRAGE7703471,A NL182686C (nl) 1976-03-31 1977-03-30 Schakelinrichting voor het demoduleren van informatiesignalen.
SE7703687A SE7703687L (sv) 1976-03-31 1977-03-30 Anordning for demodulering av datasignaler
BE176305A BE853102A (fr) 1976-03-31 1977-03-31 Montage pour la demodulation de signaux de donnees
IT21891/77A IT1076289B (it) 1976-03-31 1977-03-31 Disposizione circuitale per demodulare segnali di dati

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2613805A DE2613805B2 (de) 1976-03-31 1976-03-31 Schaltungsanordnung zum Demodulieren von Datensignalen

Publications (3)

Publication Number Publication Date
DE2613805A1 DE2613805A1 (de) 1977-10-06
DE2613805B2 true DE2613805B2 (de) 1978-04-06
DE2613805C3 DE2613805C3 (de) 1978-11-23

Family

ID=5974025

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2613805A Granted DE2613805B2 (de) 1976-03-31 1976-03-31 Schaltungsanordnung zum Demodulieren von Datensignalen

Country Status (8)

Country Link
AT (1) AT349540B (de)
BE (1) BE853102A (de)
CH (1) CH604441A5 (de)
DE (1) DE2613805B2 (de)
DK (1) DK140277A (de)
IT (1) IT1076289B (de)
NL (1) NL182686C (de)
SE (1) SE7703687L (de)

Also Published As

Publication number Publication date
NL182686C (nl) 1988-04-18
SE7703687L (sv) 1977-10-01
ATA214077A (de) 1978-09-15
IT1076289B (it) 1985-04-27
DK140277A (da) 1977-10-01
BE853102A (fr) 1977-09-30
AT349540B (de) 1979-04-10
DE2613805C3 (de) 1978-11-23
NL182686B (nl) 1987-11-16
NL7703471A (nl) 1977-10-04
DE2613805A1 (de) 1977-10-06
CH604441A5 (de) 1978-09-15

Similar Documents

Publication Publication Date Title
DE2720747C3 (de) Taktimpuls-Regenerator
CH656760A5 (de) Verfahren und anordnung zur sicherstellung der start-synchronisation eines aus bit-impulsfolgen bestehenden telegramms innerhalb eines empfaengers.
DE2045794A1 (de) Datendemodulator mit Verwendung von Vergleichen
DE3308903A1 (de) Adaptive schwellenwertvorrichtung
DE2648977A1 (de) Demodulator fuer differentiell phasencodierte digitaldaten
DE2427225A1 (de) Verfahren und schaltungsanordnung zur demodulation digitaler information
DE2514529A1 (de) Digitales dekodiersystem
DE2714219C2 (de)
EP0019821B1 (de) Verfahren und Anordnung zur Übertragung einer Binärfolge
DE2141887A1 (de) Phasensynchronisiersystem
DE3230329C2 (de)
DE3202437A1 (de) Wiedergabegeraet fuer ein zweiphasiges codedatensignal
DE2613930C3 (de) Digitaler Phasenregelkreis
DE2613805B2 (de) Schaltungsanordnung zum Demodulieren von Datensignalen
DE1292183B (de) Schaltungsanordnung zur Phasenkorrektur von von einem Taktgeber abgegebenen Signalen durch impulsfoermige Steuersignale
DE3937055C2 (de)
DE3007294C2 (de) Schaltungsanordnung zur Demodulation von freqenzumgetasteten Signalen
DE2840555A1 (de) Schaltungsanordnung zur messung der periodendauer einer impulsfolge, deren verwendung und schaltungsanordnung nach dieser verwendung
DE1806749B2 (de) Ziffern- und funktionszeichen-darstellungseinrichtung fuer elektronische rechengeraete
DE3042761C2 (de) Schaltungsanordnung zur Gewinnung einer elektrischenBezugstakt-Impulsfolge für die Dekodierung einer von einem Aufzeichnungsträger gelesenen und auf diesem aufgezeichneten Mehrlängenschrift
DE3246211A1 (de) Schaltungsanordnung zur detektion von folgen identischer binaerwerte
DE2346934A1 (de) Digitaler phasenregelkreis
DE3235429C2 (de) Schaltungsanordnung zum Demodulieren binärer Datensignale
DE2821638C2 (de) Verfahren und Anordnung zur Demodulation von FSK-Signalen
DE2829429C2 (de) Verfahren und Anordnung zur weichen Phasenumtastung einer Trägerschwingung

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)