DE2607685A1

DE2607685A1 - Verfahren zur herstellung der funktionellen symmetrie von prozessoren eines multiprozessorsystems

Info

Publication number: DE2607685A1
Application number: DE19762607685
Authority: DE
Inventors: Helmut Dipl Ing Sebbel
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1976-02-25
Filing date: 1976-02-25
Publication date: 1977-09-01
Also published as: BE851840A; DE2607685B2; GB1576276A; ATA50677A; FR2342530A1; NL7701537A; AT353363B; IT1078233B; FR2342530B1; CH610122A5; DE2607685C3

Description

SIEMENS AKTIENGESELLSCHAFT Unser Zeichen

Berlin und München VPA 78 P 2 0 2 0 BRÜ

Verfahren zur Herstellung der funktionellen Symmetrie von Prozessoren eines Multiprozessorsystems

Die Erfindung bezieht sich auf ein Verfahren gemäß dem Oberbegriff des Patentanspruchs.

Multiprozessorsysteme, können aus Prozessoren gebildet sein, die sich, trotz weitgehender Übereinstimmung, durch das Vorhandensein bzw. Fehlen einzelner spezieller Funktionseinheiten (Hardware) unterscheiden. Maschinenbefehle, die solche speziellen Funktionseinheiten benutzen müssen, konnten bisher nur in dem Prozessor ausgeführt werden, der mit den speziellen Funktionseinheiten ausgerüstet war. Durch eine entsprechende Ausbildung des Betriebssystems (allgemeines Betriebsprogramm) mußte dafür gesorgt werden, daß ein derartiger Befehl nur dem Prozessor zugeführt wird, der die zu seiner Ausführung notwendige Funktionseinheit enthält. Das führte zu einer auf der Ebene der Maschiiißn- spräche erkennbaren funktioneilen Unsymmetrie des Multipr©zessorsystems.

Ein häufig vorkommendes Beispiel für Prozessoren mit unterschiedlichen Funktionseinheiten sind solche mit integrierten Eingabe-Ausgabe-Steuerungen. Während selbständige Eingabe-Ausgabe-Steuerungen im allgemeinen von jedem Prozessor direkt erreichbar sind, kann eine integrierte Eingabe-Ausgabe-Steuerung nur über den Prozessor angesprochen werden, dem sie zugeordnet ist.

Der Erfindung liegt die^Aufgabe zugrunde, Maßnahmen anzugeben, welche die auf der Ebene der Maschinensprache"wirksame funktionell«

VPA 76 E 2001

She 13 Fdl/23.2.1976

70983B/03O3

-If--

•3-

Symmetrie der Prozessoren eines Multiprozessorsystems trotz der tatsächlich bestehenden schaltungsmäßigen Unterschiede herstellen. Die Lösung dieser Aufgabe ist dam kennzeichnenden Teil des Patentanspruchs 1 zu entnehmen.

Im folgenden wird die Erfindung anhand eines Ausführungsbeispiels, das sich auf den schon erwähnten Fall von Prozessoren mit integrierten Eingabe-Ausgabe-Steuerungen bezieht, näher erläutert. In der Zeichnung, welche das Verständnis der folgenden Ausführungen erleichtern soll,.zeigt

Fig. 1 ein vereinfachtes Blockschaltbild eines Multiprozessorsystems,
Fig. 2, 3a und 3b Zeitdiagramme von Befehlsabläufen.

Den beiden Prozessoren·CPU1 und CPU2 nach Fig. 1 sind die Eingabe-Ausgabe-Steuerungen I0C1 und I0C2 jeweils fest zugeordnet. Es sei vorausgesetzt, daß die jeweilige Eingabe-Ausgabe-Steuerung I0C1 bzw. I0C2 in dem Prozessor, dem sie zugeordnet ist, integriert ist. Eine eindeutige Abgrenzung läßt sich demnach nicht angeben. Das ist in Fig. 1 durch die gestrichelte Begrenzungslinie zwischen dem Prozessor und der zugeordneten Eingabe-Ausgabe-Steuerung angedeutet. Jede Eingabe-Ausgabe-Steuerung möge in der Lage sein, vier Eingabe-Ausgabekanäle 101 bis 104 bzw. 105 bis 108 zu versorgen. Beide Prozessoren CPU1 und CPU2 können gemeinsam zu dem Arbeitsspeicher MM zugreifen und- über die Mehrfachverbindung IF gegenseitig Informationen austauschen.

Taucht nun in der Befehlsfolge, die durch den Prozessor CPU1 abgearbeitet wird, ein Befehl auf, von dem der Prozessor CPU1 nach seiner Interpretierung erkennt, daß er nur über den Eingabe-Ausgabe-Kanal 108 abwickelbar ist, dann bietet der Prozessor CPUI dem Prozessor CPU2 alle Befehlsparameter an, die dieser zur Ausführung des Befehls benötigt. Der Prozessor

VPA 76 E 2001

709835/0303

CPU2 nimmt im allgemeinen den Auftrag beim nächstfolgenden unterbrechbaren Punkt seiner eigenen Befehlsfolge an, führt den Befehl mit den ihm übergebenen Parametern so weit aus, bis die gewünschten Ergebnisse vorliegen und meldet diese Ergebnisse an den Prozessor CPU1 zurück. Darüber hinaus verwertet er die Ergebnisse nicht selbst, insbesondere speichert er sie nicht ab. Der Prozessor CPU1, der von der Absendung des Auftrags bis zur Rückmeldung der Ergebnisse im Wartezustand war, verwertet hingegen die an ihn zurückgemeldeten Ergebnisse so, als ob es seine eigenen Ergebnisse seien, speichert sie z. B. ab und vollendet die Ausführung des Befehls.

Die beschriebenen Abläufe sind in Fig. 2 schematisch dargestellt. Die senkrechten Striche unter CPU1 und CPU2 stellen Befehle oder Programmteile in Maschinensprache dar, die vcn den Prozessoren ausgeführt v/erden. Die unterbrechbaren Punkte im Befehlsablauf sind durch kurze Querstriche markiert. Es ist angenommen, daß der Prozessor CPU1 nach einer Zeit T1 erkennt, daß der Befehl Bin zu seiner vollständigen Ausführung eine spezielle Funktionseinheit benötigt, die in dem Prozessor CPU2 integriert ist. Der Prozessor CPUI sendet daher einen Auftrag an den anderen Prozessor CPU2, der nach dem nächstfolgenden unterbrechbaren Punkt in dessen Befehlsfolge von diesem angenommen und ausgeführt wird. Die Ergebnisse der Befehlsausführung liefert der Prozessor CPU2 an den Prozessor CPU1 zurück, der die Befehlsausführung abschließt. Beide Prozessoren können in der Bearbeitung ihrer eigenen Befehlsfolgen fortfahren.

Wenn, wie in dem zugrundegelegten Ausführungsbeispiel, zwei Prozessoren jeweils eine spezielle Funktionseinheit besitzen, kann der Fall eintreten, daß sich beide Prozessoren innerhalb der für die Ausführung entsprechender Befehle benötigten Zeit-

VPA 76 E 2001

709835/0303

spanne mit einem Auftrag an den jeweils anderen Prozessor wenden. Ohne besondere Vorkehrungen würden in diesem Fall beide Prozessoren auf die Bearbeitung ihres Auftrags durch den anderen Prozessor warten. Das würde dann zu einer gegenseitigen Verriegelung der beiden Prozessoren führen.

Zwei derartige Konfliktsituationen sind in den Figuren 3a und 3b dargestellt. Gemäß Fig. 3a erkennt der Prozessor CPU1 nach einer Zeit T1, die er für die Interpretierung des Befehls braucht, daß der Befehl zu seiner Ausführung eine spezielle Funktionseinheit des Prozessors CPU2 benutzen muß. Der betreffende Auftrag an den Prozessor CPU2 trifft dort jedoch erst dann ein, wenn in diesen Prozessor bereits ein analoger Befehl abläuft, der sich seinerseits an eine spezielle Punktionseinheit des Prozessors CPU1 wendet. Der Prozessor CPU2 richtet daher nach der ihm eigenen Interpretierungszeit 12 einen Auftrag an den Prozessor CPU1_O

Gemäß einer Weiterbildung der Erfindung ergibt sich ein Ausweg aus einer derartigen Konfliktsituation durch die Anwendung folgender Maßnahmen:

a) Es wird (z. B. durch entsprechende Mikroprogrammierung) dafür gesorgt, daß während der Zeitspanne T1 bzw. T2, welche der Prozessor für die Interpretierung des Befehls benötigt, keine irreversiblen Änderungen von Daten auftreten, d. h. daß Daten weder im Speicher MM noch in Registern verändert werden.

b) Einer der beiden Prozessoren, nach willkürlicher Festlegung beispielsweise der Prozessor CPU1, wartet nach Absendung eines Auftrags noch mindestens die Zeitspanne T2 ab, die der andere Prozessor (CPU2) zur Interpretierung eines Befehls benötigt. Erhält der erste Prozessor während dieser Zeit keinen Auftrag des anderen Prozessors oder werden ihm bereits die Ergebnisse seines eigenen Auftrags zurückgemeldet, dann weiß der erste Prozessor, daß ein Auftrag des anderen Prozessors

VPA 76 E 2001

709835/0303

-J-

- G-

nicht vorgelegen hat. Trifft jedoch während der zusätzlichen Wartezeit T2 des ersten Prozessors CPU1 ein Auftrag des anderen Prozessors CPU2 ein, dann zählt der erste Prozessor CPU1 seinen Befehlszähler um eine Befehlslänge zurück. Er kommt damit zu einem unterbrechbaren Punkt der Befehlsfolge und kann somit den Auftrag des anderen Prozessors bearbeiten. Nach der Ausführung des fremden Auftrags richtet er nunmehr nochmals einen eigenen Auftrag an den anderen Prozessor. In aller Regel ist dieser Prozessor nach Erreichen eines unterbrechbaren Punktes seiner Befehlsfolge nunmehr in der Lage, diesen Auftrag durchzuführen. Anderenfalls muß der beschriebene Vorgang wiederholt werden.

Ein weiteres Beispiel für das Auftreten einer Konfliktsituation zeigt die Fig. 3b. Hier erkennt der Prozessor CPU2 kurz nach dein Verlassen eines unterbrechbaren Punktes in der Befehlsfolge des Prozessors CPU1 einen Befehl, der einen Auftrag an den Prozessor CPU1 auslöst. Dieser erkennt den fremden Auftrag unmittelbar nach dem Absenden seines eigenen Auftrags. Er kann daher auch sofort seinen Befehlszähler zurückstellen und kehrt damit ohne zusätzliche Wartezeit auf den vorausgehenden unterbrechbaren Punkt in seiner Befehlsfolge zurück.

Es sei ausdrücklich darauf hingewiesen, daß das Zurücksetzen des Befehlszählers, in einer Konfliktsituation nur in einem Prozessor vorgenommen werden darf.

Die Auflösung einer Konfliktsituation gelingt auch in einem Multiprozessorsystera mit mehr als zwei Prozessoren. Beispielsweise wird in einem Multiprozessorsystem mit drei Prozessoren eine Konfliktsituation zunächst zwischen dem ersten und zweiten Prozessor und sodann zwischen dem zweiten und dritten Prozessor bereinigt. Es ist zu bemerken, daß die Wahrscheinlichkeit für das Auftreten einer Konfliktsituation, an der

VPA 76 E 2001

709835/0303

Λ·'

alle drei Prozessoren beteiligt -sind, außerordentlich gering ist.

4 Figuren

2 Patentansprüche

VPA 76 E 2001

709835/0303

Leerseite

Claims

Patentansprüche

Q\j) Verfahren zur Herstellung der auf der Ebene der Maschinensprache wirksamen funktionellen Symmetrie von Prozessoren eines Multiprozessorsystems, die sich in einzelnen speziellen Funktionseinheiten unterscheiden, bei der Ausführung von Befehlen, die in ihrem Ablauf spezielle Funktionseinheiten benötigen, dadurch gekennzeichnet, daß ein Prozessor, der einen Befehl erkennt, der zu seiner Ausführung eine spezielle Funktionseinheit des anderen Prozessors benötigt, an den anderen Prozessor ein Anforderungssignal und alle die zu diesem Befehl gehörenden Parameter übergibt, auf die Rückmeldung der Ergebnisse der Befehlsausführung wartet und die zurückgemeldeten Ergebnisse wie eigene Ergebnisse weiterbehandelt (z. B. speichert), daß der andere Prozessor den an ihn gerichteten Auftrag gemäß den ihm übergebenen Befehlsparametern ausführt und die Ergebnisse an den einen Prozessor zurückmeldet, ohne sie im übrigen wie eigene Ergebnisse zu behandeln.
2. Verf alir en nach Anspruch 1, dadurch gekennzeichnet, daß irreversible Änderungen von Daten während der Interpretierungsphase von Befehlen verhindert werden und daß bei einem sich zeitlich überlappenden Auftreten von speziellen Funktionseinheiten des jeweils anderen Prozessor beanspruchenden Befehlen in beiden Prozessoren der Befehlszähler eines (willkürlich festgelegten) Prozessors auf den vorhergehenden Stand zurückgesetzt wird.

VPA 76 E 2001

709835/0303