DE2550120C3 - Schaltungsanordnung zur Kontaktentstörung von mechanischen Zählerschaltern - Google Patents

Description

Die Erfindung bezieht sich auf eine Schaltungsanordnung zur Kontaktentstörung von mechanischen Zählerschaltern, die eine oder mehrere jeweils einer Dekade zugeordnete und beim jeweiligen Dekadenende ineinandergreifende Kontaktebenen aufweisen und deren jeweils eingestellte Schaltzustände zur Weiterverarbeitung an eine elektronische Schaltung weitergeleitet werden.

Bekanntlich können Kontaktübergänge, Kontaktquellen und mechanischer toter Gang zwischen den Kontaktebenen des mechanischen Zählerschalters einen totalen Verlust der Zählinformation während der Unterbrechung hervorrufen. Ist beispielsweise in einem Kurzwellenempfänger mit einem Frequenzsynthesizeir ein solcher mechanischer Zählerschalter vorgesehen, so kann ein Verlust der Frequenzinformation während der Unterbrechung auftreten, d.h., es entstehen in der Praxis sehr unangenehme Krachstörungen und Einschwingvorgänge für den Benutzer dieses Empfängers. Mechanische Zählerschalter werden bei mit Frequenzsynthesizern ausgestatteten Kurzwellenempfängern zur quasikontinuierlichen Durchstimmung z. B. in 100-Hz-Schritten verwendet, so daß mit einem Gerän sowohl ein Raster- als auch ein Suchbetrieb ermöglich" wird.

Gemäß der Erfindung läßt sich ein störfreier mechanischer Zählerschalter der eingangs genannten Art dadurch realisieren, daß zwischen den Zählerschalterausgängen und der elektronischen Schaltung eine Speicherschaltung eingeschaltet ist, deren Speicherzeit derart gesteuert wird, da3 der durch den letzten sicheren Kontakt gegebene Schaltzustand so lange

Festgehalten wird, bis in aJlen Zählerkontaktebenen wiederum einwandfreier Kontaktzustand besteht, und daß zur Ansteuerung dieser Speicherschaltung eine von den mechanischen Zählerschaltern betätigte Ansteuerschaltung vorgesehen ist, die bei Vorliegen dieses einwandfreien Kontaktzustandes einen Freigabeimpuls an die Speicherschaltung abgibt, so daß der neue Schaltzustand in die Speicherschaltung eingespeichert und von dort in die elektronische Schaltung weitergeleitet wird.

Weitere Einzelheiten und Weiterbildungen der Erfindung werden im folgenden anhand eines an vier Figuren beschriebenen vorteilhaften Ausführungsbeispiels bei einem Kurzwellen-Empfänger mit dekadischer Frequenzerzeugung näher erläutert Es zeigt

F i g. 1 ein Blockschaltbild einer Entstörungseinrichtung nach der Erfindung,

Fi g. 2 eine in der Schaltung nach Fig. 1 verwendete Decodiereinrichtung zum Umwandeln vom Dezimalcode in den BCD-Code,

F i g. 3 den Aufbau einer in der Schaltung nach F i g. t verwendeten Ansteuerschaitüng im einzelnen und

F i g. 4 den Aufbau einer Speicherschaltung und einer Schaltung zur Voreinstellung des Oszillators, die beide in der Schaltung nach F i g. 1 vorgesehen sind.

Fig. 1 zeigt in Blockschaltbildform die Frequenzaufbereitung eines mit einem 100-Hz-Raster-Synthesizer versehenen Kurzwellenempfängers, der für eine Quasi-Durchstimmung erweitert ist Der 100-Hz-Raster-Synthesizer dient der Abstimmung des Kurzwellcnempfängers in 100-Hz-, 1-kHz- und 10-kHz-Stufen und stellt den zweiten Umsetzoszillator mit einem Abstimmbereich von 100 kHz dar.

Drei mechanische Dekadenschalter 1,2 und 3 liefern für Zählzwecke zunächst im Dezimalcode die Stellinformation für den einstellbaren Frequenzteiler 4 des Synthesizers. Der Schalter 1 schaltet die 100-Hz-Stufen, die Schalter 2 die 1-kHz-Stufen und der Schalter 3 die 10-kHz-Stufen. Ein-kontinuierliches Durchstimmen, das beispielsweise für Abhördienste nicht zu entbehren ist, läßt sich Liüt gewöhnlichen Dekadenschaltern nicht realisieren. Wird dagegen ein Dreidekaden-Durchdrehschalter verwendet, dessen Funktion ähnlich derjenigen eines Kilometerzählers ist, so IaBt sich zumindest eine Quasi-Durchstimmung in 100-Hz-Schritfen ermöglichen. Die Betätigung der drei gekoppelten Dekadenschalter i, 2 und 3 erfolgt mittels eines einzigen Abstimmknopfes 5. Den Dekadenschaltern 1,2 und 3 ist jeweils eine Decodierschdtung 6,7 bzw. 8 nachguschaltet, welche den Dezimalcode in einen binärcodierten Dezimalcode umwandeln. Bei der Voreinstellung des Frequenzsynthesizer würde die jeweilige Kontaktlücke bei den Dekadenschaltern 1,2 und 3 stören, weil in jeder Lücke zwangsweise der Synthesizer außer Tritt fällt Zur Vermeidung dieses Nachteils ist nach der Erfindung eine Speicherschaltung 9 an die Ausgänge der Decodierschaltung 6, 7 und 8 angeschaltet, welche jeweils die alte Information so lange hält, bis die neue Kontaktgabe bei allen drei Dekadenschaltern 1,2 und 3 einwandfrei erfolgt ist Gleichzeitig sorgt diese Speicherschaltung 9, die über eine Ansteuerschaltung 10 betrieben wird, auch dafür, daß bei gleichzeitigem Umschalten von zwei oder drei Dekaden das mechanisch bedingte Nacheinander der Umschaltungen keine Empfangsstörung ergibt Zu diesem Zweck wird die Ansteuerschaltung 10 von Seiten der Ausgänge der Dekadenschalter I, 2 und 3 betrieben und ist sie so aufgebaut, daß sie erst u'ann einen Freigabeimpuls für die neue Zähl- bzw. Frequenzeinstellung frejgiht, wenn alle Schaltkontakte an den Dekadenschaltern 1,2 und 3 geschlossen sind Gleichzeitig stellt diese Anordnung einen sehr wirksamen Schutz gegen eine unsichere ϊ Kontaktgabe dar, d h. eine weitgehende Sicherung gegen die Kontakthalterung.

Die Voreinstellung des Ziehoszillators 11 im Frequenzsynthesizer 12 wird mittels der vorhandenen BCD-Codierung bis zu den 1-kHz-Stufen herab

in betrieben. Die Betriebssicherheit des Synthesizers 12 ist dadurch verhältnismäßig groß, und es wird auch die Umschaltzeit reduziert Für die Voreinstellung ist eine Schaltung 13 mit festen Spannungsteilern für eine Varaktordiode im Oszillator i 1 vorgesehen. Im übrigen

1> weist der Frequenzsynthesizer 12 eine übliche Regelschleife mit einem quarzstabilisierten Grundgenerator 14, einem festen Frequenzteiler 15, einem Phasendiskriminator 15, dem eine Regelgleichspannung entnommen wird, und einem Tiefpaß 17 zur Säuberung dieser

JtI Regelspannung auf.

in Fig.2 ist eine DecodiereinrirUung zur Umwandlung der von den auch in F! g. t dargestellten Dekadenschaltern 1,2 und 3 kommenden, im gewöhnlichen Dezimalcode codierten Signalen in den binärco-

2> dienen Dezimalcode im einzelnen dargestellt Die Kontaktläufer der drei mechanischen Dekadenschalter 1, 2 und 3 sind jeweils mit Masse verbunden. Die Decodierschaltung ist für jede der drei Dekaden, d h. für die 100 Hz-Ebene, für die 1 kHz-Ebene und für die

w 10 kHz-Ebene, gleich ausgebildet In jeder Ebene sind vier NAND-Gatter 18, 19, 20 und 21 mit ihren Eingängen an ausgewählte Ausgänge der Dekadenschalter angeschlossen. Das erste Gatter 18 liegt jeweils am ersten, dritten, fünften, siebten und neunten

ti Zählkontakt eines Dekadenschalters. Das Gatter 19 liegt jeweils am zweiten, dritten, sechsten und siebten Kontaktausgang eines Dekadenschalters. Das Gatter 20 liegt jeweils am vierten, fünften, sechsten und siebten Kontaktausgang eines Dekadenschalters uod das Gatter 21 am achten und am neunten Ausgang eines Dekadenschalters. An den Ausgängen der vier NAND-Gatter 18, 19, 20 und 21 liegt das im binärcodierten Dezimalcode verschlüsselte Zählsignal einer Dekadenschalterebene vor. Diese Ausgänge sind mit A, B, Cund D bezeichnet Von den Dezimalausgängen der Dekadenschalter 1, 2 und 3 besteht eine Verbindung zu der Ansteuerschaitüng 10 nach F i g. 1.

Diese Ansteuerschaltung ist im einzelnen in F i g. 3 dargestellt Die Dezimalcodeausgänge der Dekaden-

*i schalter für jede Ebene sind an zwei NAND-Gatter 22 und 23 geführt von deren Ausgängen ein weiteres NAND-Gatter 24 über zwei Invertierstufen 25 und 26 beaufschlagt wird. Die Ausgänge der drei NAND-Gatter ?i rind mit den drei Eingängen eines zusammenfassenden NAND-Gatters 27 verbunden, an dessen Ausgang aus eine Schaltung 28 zur Impulserzeugung angesteuert wird Diese Schaltung 28 btsteht aus einem integrierenden ÄC-GIied 29,30, das einen Eingang eines NAND-Gatters 31 ansteuert, von dessen Ausgang aus

bo über ein weiteres /?C-Glied 32,33 und ein Invertierglied 34 eine Rückführung zum anderen Eingang des NAND-Gatters 31 besteht. Der Ausgang der Schaltung 28 zur Impulserzeugung gibt über drei Invertierglieder 35, 36 und 37 einen Freigabeimpuls für alle drei

h> Dekadenebenen ab, wenn alle Schaltkontakte an den Dekadenschaltern geschlossen sind. Die Gatter 22 und 23 sowie die Invertierglieder 25 und 26 lassen sich selbstverständlich zu einheitlichen UND-Gattern zu-

sammenfassen.

F i g. 4 zeigt eine Speicherschaltung (entspricht dem Block 9 in F i g. 1) und eine Schaltung zur Voreinstellung des Oszillators (entspricht dem Block 13 in Fig. 1) im einzelnen. Die Speicherschaltung besteht für jede Dekade aus vier bistabilen Multivibratoren 38, 39, 40 und 41, die nach Art von Auffang-Flip-Flops aufgebaut sind. Die Takteingänge der vier bistabilen Multivibratoren 38, 39, 40 und 41 werden in jeder der drei Dekadenebenen gemeinsam von jeweils einer Freigabeinipulsleitung beaufschlagt, die von den Invertiergliedern 35, 36 bzw. 37 in F i g. 3 kommen. Die BCD-Leitungen, die von der Decodierschaltung nach F" i g. 2 ausgehen und mit A, B, Cund D bezeichnet sind, sind mit den Rücksetzeingängen (/?-Eingang) der zugeordneten bistabilen Multivibratoren 38, 39, 40 und 41 der jeweiligen Dekadenebene verbunden. Von den Ausgängen der bistabilen Kippstufen 38, 39, 40 und 41 der drei Dekadenebenen werden die eindeutigen, im durchgeführt. Dazu ist eine feste Spannungsteileranordnung mit neun Widerständen vorgesehen, welche die Varaktordiode des Oszillators 11 mittels einer Stellspannung Ustet hinsichtlich ihrer Kapazität einstellen > Dem Spannungsteiler wird Ober einen Widerstand 52 eine feste Spannung Uo zugeführt, die über eine Zenerdiode 53 stabilisiert wird Der Spannungsteilet selbst besteht aus zwei Widerstandsgruppen, von denen die eine aus vier parallelgeschalteten Widerständen 43

in bis 46 besteht und der 10-kHz-Ebene zugeordnet ist und von denen die andere aus vier weiteren parallelgeschal teten Widerständen 47 bis 50 besteht und der I-kHz-Ebene zugeteilt ist Angesteuert werden die Widerstände 43 bis 46 von den Ausgängen der bistabilen

r. Kippstufen 38 bis 41 der 10-kHz-Ebene und die vier Widerstände 47 bis 50 von den Ausgängen der bistabilen Stufen 38 bis 41 in der 1-kHz-Ebene. Den Widerständen 43 bis 50 ist jeweils noch eine nicht invertierende Treiberstufe 42 vorgeschaltet. Zwischen den beiden

UIMUIVUUII.I tVI

iii,ei,iiui.ii

u£.*v. τ/ Uta

iicki cn

an den einstellbaren Teiler 4 des Frequenzsynthesizers 12. der in F i g. 1 dargestellt ist. weitergeführt. Die Frequenzvoreinstellung des Oszillators 11 nach Fig. 1 wird sowohl in der ΙΟ-kHz- als auch in der 1-kHz-Ebene einstellbarer Widerstand 51. Auch die Widerstände 43 bis 50 sind hinsichtlich ihres Wertes einstellbar ausgebildet.

Hierzu 4 Blatt Zeichnungen

Claims (9)

Patentansprüche:

1. Schaltungsanordnung ziur Kontaktentstörung von mechanischen Zählerschaltern, die eine oder mehrere jeweils einer Dekade zugeordnete und ϊ beim jeweiligen Dekadenende ineinandergreifende Kontaktebenen aufweisen und deren jeweils eingestellte Schaltzustände zur Weiterverarbeitung an eine elektronische Schaltung weitergeleitet werden, dadurch gekennzeichnet, daß zwischen κι den Zählerschalterausgängen und der elektronischen Schaltung (12) eine Speicherschaltung (9) eingeschaltet ist, deren Speicherzeit derart gesteuert wird, daß der durch den letzten sicheren Kontakt gegebene Schaltzustand so lange festgehalten wird, ' > bis in allen Zählerkontaktebenen wiederum einwandfreier Kontaktzustand besteht, und daß zur Ansteuerung dieser Speicherschaltung (9) eine von den mechanischen Zählerschaltern (1,2,3) betätigte Ansteuerschaltung (10) vorgesehen ist, die bei J<> Vorliegen dieses einwandfreien Kontaktzustandes einen Freigsbeimpuis an die Speicherschaltung (9) abgibt, so daß der neue !Schaltzustand in die Speicherschaltung (9) eingespeichert und von dort in die elektronische Schaltung(Ii!) weitergeleitet wird. -'">

2. Schaltungsanordnung nach Anspruch 1, gekennzeichnet durch die Verwendung in einem Kurzwellen-Empfänger mit dekadischer Frequenzerzeugung mittels eines Frequenzsynthesizers als der weiterverarbeitenden elektronischen Schaltung (12). >»

3. Schaltungsanordnung für eine Verwendung nach Ansp-uch 2 in Verbindung mit einem Frequenzsynthesizer, der hinsichtlich seiner Frequenzteilereingänge im binär codierten Dezimalcode zu betreiben ist, dadurch gekennzeichnet, daß drei >~> dekadische Zählerschalter (1, *, 3) vorgesehen sind, wobei die erste Kontaktebene 100-Hz-Zählschritten, die zweite Kontaktebene 1-kHz-Zählschritten und die dritte Kontaktebene 10-kHz-Zählschritten zugeordnet ist und daß den Zählausgängen dieser drei ■»<» Kontaktebenen je ein Umwandler (6, 7, 8) vom gewöhnlichen Dezimalcode in den binär codierten Dezimalcode nachgeschaltet ist

4. Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, daß zur Umwandlung der im 4i Dezimalcode vorliegenden Zilhlerschalterzustände in den binär codierten Dezimalcode in jeder Dekadenebene vier NAND-Gatter (18, 19, 20, 21) vorgesehen sind, an deren Ausgängen (A, B, C, D) die Schaltzustände jeweils einer Dekade im BCD-Code v> anstehen.

5. Schaltungsanordnung nach Anspruch 3 oder 4, dadurch gekennzeichnet, daß eine Voreinstellung des Ziehoszillators (11) im Frequenzsynthesizer (12) vorgesehen ist, welche sich mittels der vorhandenen r-> BCD-Codierung sowohl auf die 10-kHz- als auch auf die 1-kHz-Stufen erstreckt

6. Schaltungsanordnung nach Anspruch 5, dadurch gekennzeichnet, daß die Voreinstellung mittels fester Spannungsteiler (43 bis 32) für eine Varaktor- μ diode vorgenommen ist.

7. Schaltungsanordnung nach den Ansprüchen 3 bis 6, dadurch gekennzeichnet, daß die Ansteuerschaltung (10) zur Freigabe der Speicherschaltung (9) für jede einer Dekade zugeordnete Zähler- t> > schalterebene eingangsseitig ein NAND-Gatter ^22 bis 26) mit zehn Eingängen aufweist, wobei diese zehn Eingänge mit den zehn Zahlausgängen eines Zählerschalters (I, 2, 3) verbunden sind, daß die Ausgänge dieser auch aus kleineren logischen Schaltkreisen zusammensetzbaren NAND-Gattur mit den Eingängen eines zusammenfassenden NAND-Gal:ters (27) verbunden sind und daß der Ausgang dieses zusammenfassenden NANP-Gatters (27) are den Eingang einer Impulserzeugungsschaltung (28) angeschlossen ist, von deren Ausgang der Freigabeimpuls für die Speicherschaltung (9) entnommen wird.

8. Schaltungsanordnung nach den Ansprüchen 3 bis 7, dadurch gekennzeichnet, daß die Speicherschaltung (9) in jeder einer Dekade zugeordneten Zählerschal [erebene aus vier Auffang-Flip-Flops (38,39,40,41) besteht, an deren Taktimpulseingänge die Freigabeimpulse geleitet werden und an deren Rücksetz-Eingänge (Ä-Eingänge) die im BCD-Code vorliegenden Zählerschalterzustände einer Dekadenebene geführt sind, und daß die Ausgangssignale der Auffang-Flip-Flops (38 bis 41) an die frequenzmäßig entsprechenden, im BCD-Code zu betreibenden Frequenzieiler-Eingänge des Frequenzsynthesizers (12) geleitet sind.

9. Schaltungsanordnung nach den Ansprüchen 6 und 8, dadurch gekennzeichnet, daß von den Ausgängen der acht Auffang-Flip-Fiops (38 bis 41), die den 1-kHz- und 10-kHz-Zähldskaden zugeordnet sind. Widerstände (43 bis 50) angesteuert sind, und daß an diesen Widerständen (43 bis 50), die für jede der beiden Dekaden parallel geschaltet sind, eine Stellspannung (U_SKu) für die Einstellung der Varaktordiode abgenommen wird.