DE2534736C2 - Einstufiger Decodierer in ECL-Technik - Google Patents

Description

hen und dem niederen Signalpegel gleich ist. Der

Strom // der Konstantstromquelle IKl (/ = 1 n)

muß daher so eingestellt werden, φ& ZH für die Erzeugung der notwendigen Spannungsabfälle an 7 Widerständen Rk ausreichen. Dabei sorgen die Diodenstrecken der Mehremittertransistoren für die gleichmäßige Aufteilung der drei Ströme/2 auf die sieben Widerstände Rk. Die betreffenden Ausgänge werdeo dann auf dem niederen Signalpegel (logisch »0«) gehalten.

Im allgemeinen gilt, daß nil ausreichend sein müssen, um an 2" — 1 Widerständen Rk den dem Signalhub UH entsprechenden Spannungsabfall zu erzeugen. Die Ströme // der Konstantstromquellen IKl

müssen daher

2n—I VH

-—r gleich sein. Diese Bedin-

gung läßt sich auch in der Form Il · Rk ■ nl(m — 1) = I)H ausdrücken.

Der Decodierer gemäß der Erfindung benötigt neben der geringeren Signallaufzeit und der niedrigeren Verlustleistung auch weniger Bauelemente als die bekannte Ausführung. Er ist daher für die Verwendung in integrierten Bausteinen mit hohem Integrationsgrad sehr gut geeignet.

Hierzu 1 Blatt Zeichnungen

Claims (1)

1. der Zeichnung dargestellten Ausführungsbeispiels für

   W der Zeg g gpls für

   zi Patentan-innicli: &^e Umwandlung eines dreisteUigen Duaicode-Wortes

   Patentanspruch in einen l-aus-8-Code näher erläutert. Zur Verdn

   d Sll d

   in dn

   . Einstufiger Decodierer in ECL-Technik mit f achung der Zeichnung sind an Stelle der 8 AusgangsüEngängfn und m = 2" Ausgängen zur Um- 5 lehongen und der diesen unmittelbar zugeordoete« wSm| dnes n-stelligen Dualcode-Wortes in Schaltgliedern nur drex Ausgange und Schaltglieder einen l-aus-2»-Code, dadurch gekenn- dargestellt.

   zeichnet, daß dienEingänge(£l..£«) mit Entsprechend den drei Dualstellen des; umzuwendenßSen der ^nga^ttansi^en (TIl... deteden Wortes smd drei DÄerenzverstarker mit den TnI) von η Differenzverstärkern aus je zwei io Steuereingangen £1 bis £3 vorgesehen. Die DiBeemittersetoppelten TransisjQren (Γ11, TU... renzverstärker enthalten die paarweise ernittergekop-TnI, Tu2)»mit KonstantsteomeinspeisuBg ent- pelten Transistoren Γ11 und TU. TIl und TU, sprechend verbunden sind, daß m Schaltglieder Γ31 und Γ32. Die Emitter der Transistorpaare sind vorgesehen sind, die je einen Mehremittertran- über untereinander gleiche^ Konstantstromquellen sistor (TMl... TMm) mit «Emittern aufwei- 15 IKl bis IKn zur Lieferung (Übernahme) der eingesen, deren Basis und Kollektor mit der Basis prägten Ströme /1 bis/η mit dem emitterseitigenPol eiues Transistors (Γ£1... TEm) in Emitterfol- VEE der (nicht dargestellten) Versorgungsspannungsgerschaltung für die Ausgabe eines der m Aus- quelle verbunden. Die Basen der nicht angesteuerten gangssignale und über einen Widerstand (Al... Transistoren TlZ, TZ2, T32 der Differenzverstärker Am) mit dem kollektorseitigen Pol [VCC) einer ao liegen an einem festen Hilfspotential VR, dessen Versorgungsspannungsquelle verbunden sind, daß Wert gleich dem arithmetischen Mittel aus dem hodie η Emitter der Mehremittertransistoren hen und dem niederen Signalpegel ist.
   (TM 1... TMm) an den Kollektor je eines Tran- Die Kollektoren der Transistoren TU, TIl und

   sistors (Γ11 bzw. TU... TnI bzw. TnI) aller Γ32 sind an je einen Emitter des Mehremittertran-Differenzverstärker in einer von Schaltglied zu 35 sistors 7Ml angeschlossen. Der Kollektor dieses Schaltglied verschiedenen Kombination ange- Transistors ist mit seiner eigenen Basis, mit der Baschlossen sind und daß die eingespeisten Kon- sis des Transistors 7£1 in Emitterfolgerschaltung stantströme (11...In) und die Werte der Wider- und mit dem Widerstand R1 verbunden, dessen anstände (Al ...Rm) so bemessen sind, daß das deres Ende an dem kollektorseitigen Pol VCC der

   η 30 Versorgungsspannungsquelle liegt. Der Emitter des

   Produkt aus der Stromstarke und dem -^rT" Transistors TEl führt zum Schaltungsausgang Al. fachen Widerstandswert gleich der Differenz zwi- Der Widerstand REl bildet den Emitterwiderstand sehen dem hohen und dem niederen Signalpegel des Emitterfolgers. Bekanntlich wird der Emitlerist. widerstand von Emitterfolgern am Ausgang von Ver-

   35 knüpfungsgliedern der ECL-Technik häufig wegge-

   ^^_^^ lassen und durch einen gleichartigen äußeren Wider

   stand oder durch den Eingangswiderstand nachgeschalteter Verknüpfungsglieder ersetzt.

   Die Figur zeigt noch zwei weitere Schaltglieder der

   Die Erfindung bezieht sich auf einen Decodierer 40 gleichen Art. Sie führen zu den Ausgängen A 2 und nach dem Oberbegriff des Patentanspruchs. A 8. Die Emitter der Mehremitiertransistoren der

   Die Signallaufzeiten in Verknüpfungsgliedern bzw. weiteren Schaltglieder sind ebenfalls mit den Kollek-Schaltnetzen der ECL-Technik werden im allgemei- toren je eines Transistors der drei Differenzverstärnen mit der Signallaufzeit über das sogenannte Stan- ker, jedoch jeweils in anderer Weise, verbunden.
   dard-ODER/NOR-Glied verglichen. Einfache Ver- 45 Das in der Zeichnung dargestellte Ausführungsknüpfungsglieder, wie beispielsweise NAND-Glieder, beispiel des Decodiertrs besitzt tatsächlich acht solweiche die Serienkopplung benutzen, haben zumeist eher Schaltglieder. Die lediglich aus Gründen der eine Signallaufzeit, die nur wenig größer als die Si- Übersicht nicht dargestellten Schaltglieder sind den gnallaufzeit über ein Standard-ODER/NOR-Glied Ausgängen Λ 3 bis A 7 zugeordnet. Die Wahl der ist. 50 Verbindungen zwischen den Emittern der Mehr-

   Ein bekanntes Decodiernetzwerk (vgl. Datenblatt emittertransistoren aller Schaltglieder und den Aus-MC 10162 der Firma Motorola Inc. von 1971) ist gangen der Differenzverstärker erfolgt unter Auszweistufig aufgebaut. Die erste Stufe enthält η Inver- nutzung aller Kombinationsmöglichkeiten. Dabei dürter, die zweite Stufe 2" NOR-Glieder. Das bedeutet, fen jedoch niemals die Emitter eines Mehremitterdaß das Decodierergebnis erst nach einer Zeit vor- 55 transistors mit den Kollektoren von Transistoren verliegt, die der doppelten Signallaufzeit über ein Stan- bunden werden, die gemeinsam einem Differenzverdard-ODER/NOR-Glied entspricht, und daß die stärker angehören.

   Verlustleistung des ganzen Decodiernetzwerks etwa Bei allen Ziffernkombinationen des dreisteUigen

   der von η + 2" Verknüpfungsgliedern gleich ist. Dualcode-Wortes am Eingang des Decodierers führt

   Der Erfindung liegt die Aufgabe zugrunde, einen 60 einer und nur einer der acht Ausgänge einen der lo-Decodierer zur Umwandlung eines n-stelligen Dual- gischen »1« entsprechenden Signalpegel. Das ist beicode-Wortes in einem l-aus-2"-Code anzugeben, der spielsweise bei der in der Zeichnung dargestellten eine Signallaufzeit verursacht, die nur wenig größer Ausführungsform am Ausgang A 1 der Fall, wenn als die Signallaufzeit über ein Standard-ODER/NOR- am Eir.gang das Dualcode-Wort 111 steht. Bei den Glied ist und dessen Verlustleistung wesentlich gerin- 65 allen anderen Ausgängen zugeordneten Schaltger ist. Diese Aufgabe wird durch die Merkmale im gliedern fließt durch den Widerstand Rk (Jt=1... m) kennzeichnenden Teil des Patentanspruchs gelöst. ein Strom /, der so groß sein muß, daß 1 · Rk dem

   Im folgenden wird die Erfindung anhand eines in Signalhub UH, d. h. der Differenz zwischen dem ho-