DE2525529B2 - SEMICONDUCTOR ARRANGEMENT WITH COMPLEMENTARY TRANSISTOR STRUCTURES AND METHODS FOR THEIR PRODUCTION - Google Patents

SEMICONDUCTOR ARRANGEMENT WITH COMPLEMENTARY TRANSISTOR STRUCTURES AND METHODS FOR THEIR PRODUCTION

Info

Publication number
DE2525529B2
DE2525529B2 DE19752525529 DE2525529A DE2525529B2 DE 2525529 B2 DE2525529 B2 DE 2525529B2 DE 19752525529 DE19752525529 DE 19752525529 DE 2525529 A DE2525529 A DE 2525529A DE 2525529 B2 DE2525529 B2 DE 2525529B2
Authority
DE
Germany
Prior art keywords
layer
epitaxial layer
zone
semiconductor
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19752525529
Other languages
German (de)
Other versions
DE2525529A1 (en
Inventor
Johannes Arnoldus Eversteijn Franciscus Cornells Eindhoven Appels (Niederlande)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE2525529A1 publication Critical patent/DE2525529A1/en
Publication of DE2525529B2 publication Critical patent/DE2525529B2/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H01L27/0823—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only including vertical bipolar transistors only
    • H01L27/0826—Combination of vertical complementary transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76297—Dielectric isolation using EPIC techniques, i.e. epitaxial passivated integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76283—Lateral isolation by refilling of trenches with dielectric material

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

Die Erfindung betrifft eine Halbleiteranordnung mit einem aus einem Substrat, mindestens einer darauf befindlichen ersten epitaktischen Halbleiterschicht von einem ersten Leitungstyp und einer daraufliegenden, eine freie Oberfläche bildenden zweiten epitaktischen Halbleiterschicht vom zweiten entgegengesetzten Leitungstyp bestehenden Körper, der mindestens zwei elektrisch gegeneinander isolierte komplementäre bipolare Transistorstrukturen enthäli.wobei die Basiszone der ersten Transistorstruktur duirch wenigstens einen Teil der ersten epitaktischen Schicht und die Basiszone der zweiten Transistorstruktur durch wenigstens einen Teil der zweiten epitaktischen Schicht gebildet wird.The invention relates to a semiconductor arrangement with one of a substrate, at least one thereon located first epitaxial semiconductor layer of a first conductivity type and an overlying, a second epitaxial semiconductor layer of the second opposite conductivity type forming a free surface existing body, the at least two electrically isolated from each other complementary bipolar Transistor structures contain the base zone of the first transistor structure by at least one Part of the first epitaxial layer and the base region of the second transistor structure by at least one Part of the second epitaxial layer is formed.

Die Erfindung betrifft weiter ein Verfahren zur Herstellung einer solchen Halbleiteranordnung.The invention further relates to a method for producing such a semiconductor arrangement.

Unter komplentären Transistorstrukturen sind, wie üblich, zwei Transistorstrukturen zu verstehen, deren entsprechende Zonen entgegengesetzten LeitungstypComplementary transistor structures are, as usual, to be understood as two transistor structures, their corresponding zones of opposite conduction type

aufweisen (npn und pnp).have (npn and pnp).

Halbleiteranordnung der eingangs genannten Art sind z. B. aus der FR-PS 14 48 776 bekannt.Semiconductor devices of the type mentioned are, for. B. from FR-PS 14 48 776 known.

Auf verschiedenen Wegen wurde bereits versucht, durch Anwendung zweier oder mehrerer epitaktischer s Schichten integrierte Schaltungen mit komplementären Transistorstrukturen herzustellen. Dabei können diese Transistorstrukturen entweder selbstständig als Transistor verwendet werden oder einen Teil eines komplizierteren Halbleiterschaltungselsments, wie z. B. eines ι ο pnpn-Thyristor, bilden.Attempts have already been made in various ways by using two or more epitaxial s Layers of integrated circuits with complementary transistor structures. These can Transistor structures can either be used on their own as a transistor or be part of a more complex one Semiconductor circuit elements such as B. one ι ο pnpn thyristor.

Es hat sich jedoch bisher als sehr schwierig erwiesen, in einer derartigen Schaltung komplementäre Transistorstrukturen anzubringen die beide einen großen Verstärkungsfaktor und auch in anderen Punkten, namentlich im nutzbaren Frequenzbereich, vergleichbare und günstige elektrische Eigenschaften aufweisen. So hat es sich in vielen Fällen als unmöglich erwiesen, beide komplementäre Transistorstrukturen mit einer epitaktischen Basis (wodurch sie insbesondere für den Betrieb bei verhältnismäßig niedriger Frequenz geeignet sind) auszuführen. In anderen Fällen, wie in der obengenannten FR-PS 14 48 776 beschrieben, in denen wohl zwei komplementäre Transistorstrukturen mit epitaktischer Basis erhalten werden, müßen notwendiger Weise Mesastrukturen verwendet werden. Dies ist nachteilig, weil im allgemeinen, insbesondere mit Rücksicht auf die Metallisierung, vorzugsweise integrierte Schaltungen mit einer ebenen oder praktisch ebenen Oberfläche verwendet werden. -,oHowever, it has so far proven to be very difficult to provide complementary transistor structures, both of which are large, in such a circuit Gain factor and also in other points, namely in the usable frequency range, comparable and have favorable electrical properties. So in many cases it has proven impossible, both complementary transistor structures with an epitaxial base (which makes them particularly useful for operation are suitable for a relatively low frequency). In other cases, as in the above FR-PS 14 48 776 described in which probably two complementary transistor structures with epitaxial Base must necessarily be used mesa structures. This is disadvantageous because in general, especially with regard to the metallization, preferably integrated circuits be used with a flat or practically flat surface. -,O

Es sei hier bemerkt, daß planare Halbleiteranordnungen mit in elektrisch isolierten Inseln ausgebildeten komplementären Transistoren aus mehreren Veröffentlichungen, z. B. der GB-PS 11 97 463, den US-PS 35 66 220 und 37 67 486 und den DT-PS 22 47 911 und vs 23 47 745 bekannt waren. Soweit dabei die Basen der komplementären Transistoren ebenfalls in epitaktischen Schichten ausgebildet sind, befinden sie sich jedoch entweder in ein-und derselben epitaktischen Schicht oder in zwei im Substrat nebeneinanderliegenden epitaktischen Schichten entgegengesetzten Leitungstyps. It should be noted here that planar semiconductor arrangements are formed with electrically isolated islands complementary transistors from several publications, e.g. B. GB-PS 11 97 463, US-PS 35 66 220 and 37 67 486 and the DT-PS 22 47 911 and vs 23 47 745 were known. As far as the bases of the complementary transistors are also epitaxial Layers are formed, but they are either in one and the same epitaxial Layer or in two epitaxial layers of opposite conductivity type lying next to one another in the substrate.

Der Erfindung liegt nun die Aufgabe zugrunde, eine planare Halbleiteranordnung mit zwei komplementären Transistoren zu schaffen, bei der die obengenannten Nachteile weitgehend vermieden sind.The invention is now based on the object of a planar semiconductor arrangement with two complementary ones To create transistors in which the above-mentioned disadvantages are largely avoided.

Insbesondere soll dabei eine Halbleiteranordnung geschaffen werden, die auf einfache Weise die Verwirklichung einer integrierten Schaltung mit mindestens zwei komplementären Niederfrequenztransistören ermöglicht und sich besonders gut zur Anwendung in integrierten Schaltungen mit dielektrischer Isolierung eignet.In particular, a semiconductor arrangement is to be created that in a simple manner the Realization of an integrated circuit with at least two complementary low-frequency transistors enables and is particularly suitable for use in integrated circuits with dielectric Isolation is suitable.

Die Erfindung gründet sich u. a. auf die Erkenntnis, daß durch zweckmäßige Anwendung der genannten 5s epitaktischen Schichten für die Bildung sowohl sowohl der Basis — als auch der Emitterzone desselben Transistors eine Transistorstruktur erhalten werden kann, die sich nicht nur besonders gut zum Zusammenbau mit einer komplementären Transistorstruktur mit <.(> epitaktischer Basis eignet, sondern auch elektrische Eigenschaften aufweist, die mindestens ebenso günstig wie die bekannter Transistorstrukturen sind.The invention is based, inter alia, on the knowledge that by using the 5s epitaxial layers mentioned for the formation of both the base and the emitter zone of the same transistor, a transistor structure can be obtained which is not only particularly suitable for assembly with a complementary transistor structure with <. ( > epitaxial base is suitable, but also has electrical properties that are at least as favorable as the known transistor structures.

Ausgehend von dieser Erkenntnis, wird die genannte Aufgabe erfindungsgemäß dadurch gelöst, daß beide o.-s Transistorstrukturen in Inseln angeordnet sind, die an die gleiche, durch die freie Oberfläche der zweiten enitaktischen Schicht gebildete, praktisch ebene Oberfläche des Körpers grenzen und durch eine Sperrschicht von dem angrenzenden Teil des Körpers getrennt sind, daß die Kollektorzone der zweiten Transistorstruktur durch wenigstens einen Teil der ersten epitaktischen Schicht gebildet wird, und daß die erste Transistorstruktur ein an die freie Oberfläche der zweiten epitaktischen Schicht grenzendes Halbleitergebiet vom zweiten Leitungstyp enthält, das einen an die freie Oberfläche grenzenden, durch Teile der ersten und der zweiten epitaktischen Schicht gebildeten Teil innerhalb des Körpers völlig umgibt und die Kollektorzone dieser Transistorstruktur bildet, wobei mindestens eine sich von der freien Oberfläche der zweiten epitaktischen Schicht bis zu der ersten epitaktischen Schicht erstreckende, von dem genannten Halbleitergebiet vom zweiten Leitungstyp getrennte Verbindungszone vom ersten Leitungstyp vorhanden ist, die höher als die erste epitaktische Schicht dotiert ist und einen Teil der zweiten epitaktischen Schicht, der die Emitterzone bildet, völlig umschließt.Based on this knowledge, the stated object is achieved according to the invention in that both o.-s Transistor structures are arranged in islands, which are attached to the same, through the free surface of the second The practically flat surface of the body formed by the enitactic layer is bounded by a barrier layer are separated from the adjacent part of the body that the collector region of the second transistor structure is formed by at least part of the first epitaxial layer, and that the first transistor structure a semiconductor region adjoining the free surface of the second epitaxial layer from the second Contains conduction type, the one adjoining the free surface, through parts of the first and the second epitaxial layer formed part within the body and completely surrounds the collector zone of this Transistor structure forms, with at least one extending from the free surface of the second epitaxial Layer up to the first epitaxial layer extending from said semiconductor region from second conduction type separate connection zone of the first conduction type is present, which is higher than the first epitaxial layer is doped and part of the second epitaxial layer, which is the emitter zone forms, completely encloses.

Diese Halbleiteranordnung nach der Erfindung weist somit zwei komplementäre Transistorstrukturen, die beide mit epitaktischer Basis ausgeführt und somit für Niederfrequenzbetrieb geeignet sind, auf.This semiconductor arrangement according to the invention thus has two complementary transistor structures which both have an epitaxial basis and are therefore suitable for low-frequency operation.

Die genannte erste Transistorstruktur, deren Emitterzone durch einen Teil der zweiten epitaktischen Schicht gebildet wird, weist u. a. den Vorteil auf, daß die Injektion von Minoritätsladungsträgern aus der Emitterzone nahezu völlig in einer Richtung quer zu der Oberfläche und praktisch gar nicht in lateraler Richtung erfolgt. Dies ist darauf zurückzuführen, daß die Verbindungszone vom ersten Leitungstyp, die die Emitterzone umgibt, wenigstens in der Nähe der Oberfläche höher und im allgemeinen beträchtlich höher als der zwischen der Emitterzone und der Kollektorzone liegende aktive Teil der Basiszone dotiert ist. Ein weiterer Vorteil der genannten ersten Transistorstruktur besteht darin, daß die Basiszone, ausgenommen an der Stelle der Verbindungszone, an keiner einzigen Stelle an die Oberfläche tritt. Dadurch ist der Einfluß der Oberflächenrekombination gering. Durch die genannten Umstände können die elektrischen Eigenschaften der ersten Transistorstruktur mindestens ebenso günstig wie die üblicher, gegebenenfalls eine epitaktische Basiszone enthaltender Transistorstrukturen sein.Said first transistor structure, the emitter zone of which is through part of the second epitaxial layer is formed, has inter alia. the advantage that the injection of minority carriers from the Emitter zone almost entirely in a direction transverse to the surface and practically not at all in a lateral direction he follows. This is due to the fact that the connection zone of the first conductivity type, which the Emitter region surrounds, at least in the vicinity of the surface higher and generally considerable higher than the active part of the base zone lying between the emitter zone and the collector zone is endowed. Another advantage of the first transistor structure mentioned is that the base zone, except at the point of the connection zone, it does not appear at any point on the surface. Through this the influence of surface recombination is small. Due to the above circumstances, the electrical Properties of the first transistor structure at least as favorable as the usual ones, possibly one be epitaxial base zone containing transistor structures.

Durch Anwendung der Erfindung wird außerdem eine Halbleiteranordnung mit komplementären Transistorstrukturen mit einer ebenen oder praktisch ebenen Oberfläche erhalten, weil sowohl die erste als auch die zweite epitaktische Schicht einen Teil beider Transistorstrukturen bilden, so daß Mesastrukturen vermieden werden können.Use of the invention also provides a semiconductor device with complementary transistor structures obtained with a flat or practically flat surface because both the first and the second epitaxial layer form part of both transistor structures, so that mesa structures are avoided can be.

Obschon, wie aus einem nachstehend noch zu beschreibenden Beispiel hervorgehen wird, die genannte Verbindungszone vom ersten Leitungstyp auch auf andere Weise, z. B. durch eine Isolierschicht, von dem die Kollektorzone der ersten Transistorstruktur bildenden Gebiet vom zweiten Leitungstyp getrennt sein kann, ist die Verbindungszone vorzugsweise von diesen-Gebiet durch einen Teil der zweiten epitaktischer Schicht getrennt.Although, as will emerge from an example to be described below, the aforementioned Connection zone of the first line type also in other ways, e.g. B. by an insulating layer from which the collector zone of the first transistor structure forming region of the second conductivity type must be separated can, the connection zone is preferably epitaxial of these regions through part of the second Layer separated.

Die genannte Sperrschicht kann z. B. durch einer pn-Übergang gebildet weiden, der im Betriebszustanc in der Sperrichtung vorgespannt ist. Vorzugsweise wir« jedoch die Sperrschicht durch eine Isolierschicht au dielektrischem Material gebildet. Die komplementäre! Transistorstrukturen sind dadurch unter allen UmstänSaid barrier layer can e.g. B. formed by a pn junction that is in the operating state is biased in the reverse direction. Preferably, however, the barrier layer is formed by an insulating layer dielectric material formed. The complementary one! Transistor structures are thereby under all circumstances

den elektrisch isoliert, wobei es nicht notwendig ist, dazu eine Spannung anzulegen.the electrically insulated, whereby it is not necessary to apply a voltage.

Zur Herabsetzung des Kollektorwiderstandes der ersten Transistorstruktur unter Beibehaltung einer verhältnismäßig hohen Basis-Kollektor-Durchschlagspannung, ist das die Kollektorzone der ersten Transistorstruktur bildende Halbleitergebiet vom zweiten Leitungstyp vorzugsweise wenigstens in seinem an die zweite epitaktische Schicht grenzenden Teil höher als der angrenzende Teil der zweiten epitaktischen Schicht dotiert. Mit Vorteil wird außerdem zur Verbesserung der Emitterwirkung die Emitterzone der ersten Transistorstruktur wenigstens teilweise und vorzugsweise völlig höher als der umgebende Teil der zweiten epitaktischen Schicht dotiert.To reduce the collector resistance of the first transistor structure while maintaining a relatively high base-collector breakdown voltage, is the semiconductor region of the second which forms the collector zone of the first transistor structure Conductivity type preferably higher at least in its part adjoining the second epitaxial layer doped as the adjacent part of the second epitaxial layer. It is also advantageous to Improving the emitter effect at least partially and the emitter zone of the first transistor structure preferably doped completely higher than the surrounding part of the second epitaxial layer.

In allen obengenannten Fällen ist die Halbleiteranordnung vorzugsweise außerdem derart ausgebildet, daß die zweite, zu der ersten komplementäre Transistorstruktur ein an die Oberfläche grenzendes Gebiet vom ersten Leitungstyp enthält, das ein an die freie Oberfläche grenzendes, durch Teile der ersten und der zweiten epitaktischen Schicht gebildetes Gebiet innerhalb des Körpers praktisch völlig umgibt. Dadurch kann die Kollektorzone der zweiten komplementären Transistorstruktur auf einfache Weise an der Oberfläche kontaktiert werden und der Kollektorreihenwiderstand wird herabgesetzt.In all of the above-mentioned cases, the semiconductor arrangement is preferably also designed in such a way that that the second transistor structure, which is complementary to the first, has a region adjoining the surface contains the first conductivity type, which is adjacent to the free surface, through parts of the first and the second epitaxial layer formed area within the body practically completely surrounds. This can the collector zone of the second complementary transistor structure in a simple manner on the surface contacted and the collector series resistance is reduced.

Eine Halbleiteranordnung nach der Erfindung, bei der der Körper völlig aus einkristallinem Halbleitermaterial besteht, ist weiter dadurch gekennzeichnet, daß das genannte Halbleitergebiet vom ersten Leitungstyp und das genannte Halbleitergebiet vom zweiten Leitungstyp beide eine vergrabene Schicht enthalten, die über eine Zone vom jeweils gleichen Leitungstyp mit der Oberfläche verbunden ist, und mit dem sie umgebenden Teil des Halbleiterkörpers einen an der Oberfläche endenden pn-übergang bildet. Dadurch sind die komplementären Transistorstrukturen je für sich gegen den übrigen Teil des Körpers isoliert.A semiconductor device according to the invention, in which the body is made entirely of monocrystalline semiconductor material is further characterized in that said semiconductor region of the first conductivity type and said semiconductor region of the second conductivity type both contain a buried layer which has a Zone of the same conductivity type is connected to the surface, and to the surrounding area Part of the semiconductor body forms a pn junction ending at the surface. As a result, the complementary transistor structures each against isolates the rest of the body.

Mit Vorteil wird dabei häufig eine Struktur mit drei epitaktischen Schichten verwendet, wobei die erste epitaktischc Schicht auf einer dritten cpitaklischcn Schicht liegt, die auf einem Substrat abgelagert ist und mit diesem einen pn-Übcrgang bildet. Obschon eine derartige Ausführungsform auch bei dielektrisch isolierten komplementären Transislorstrukturcn Anwendung finden kann, ist sie oft besonders vorteilhaft bei der Verwirklichung durch pn-Übergängc isolierter Transistorstrukturen, wobei das Vorhandensein der dritten epitaktischen Schicht die Toleranzen bei der Bildung insbesondere der notwendigen vergrabenen Schichten vergrößert. Advantageously, a structure with three epitaxial layers is often used, the first epitaxial layer lying on a third epitaxial layer which is deposited on a substrate and forms a pn junction with it. Although such an embodiment can also be used in dielectrically isolated complementary transistor structures, it is often particularly advantageous when implemented by pn junctions of isolated transistor structures, the presence of the third epitaxial layer increasing the tolerances in the formation of the necessary buried layers in particular.

Die Erfindung betrifft welter ein Verfahren zur Herstellung einer Halbleiteranordnung nach der Erfindung mit dielektrisch isolierten Transistorstrukturen. Dieses Verfahren Ist dadurch gekennzeichnet, daß auf einem Trägerkörper die zweite epitaktischc Schicht vom zweiten Leitungstyp und darauf die erste epitaktischc Schicht vom ersten Leitungstyp angebracht werden, wobei aus den opltnktlschcn Schichten mindestens zwei Inseln gebildet werden, die mit der isolierenden dielektrischen Schicht überzogen werden, daß in einer dieser Inseln die erste Transistorstruktur und in einer anderen dieser Inseln die zweite Transistorstruktur gebildet wird, daß vor der Erzeugung der dielektrischen Schicht durch Einführung von Dotierungsstoffen eine Insel mit einer Oberflächenschicht vom ersten Leitungstyp und die andere Insel mit einer Oberflächenschicht vom zweiten Leitungstyp versehen wird, daß auf der dielektrischen Schicht das Substrat aufgebracht wird und schließlich zur Freilegung der Oberfläche der zweiten epitaktischen Schicht der Trägerkörper entfernt wird. The invention also relates to a method for producing a semiconductor arrangement according to the invention with dielectrically isolated transistor structures. This method is characterized in that the second epitaxial layer of the second conductivity type and then the first epitaxial layer of the first conductivity type are applied to a carrier body, at least two islands being formed from the optical layers, which are covered with the insulating dielectric layer the first transistor structure is formed in one of these islands and the second transistor structure is formed in another of these islands, that prior to the production of the dielectric layer by introducing dopants, one island is provided with a surface layer of the first conductivity type and the other island is provided with a surface layer of the second conductivity type that the substrate is applied to the dielectric layer and finally the carrier body is removed to expose the surface of the second epitaxial layer.

Einige Ausführungsformen der Halbleiteranordnung bzw. des Verfahrens nach der Erfindung sind in der Zeichnung dargestellt und werden im folgenden näher beschrieben. Es zeigtSome embodiments of the semiconductor arrangement and the method according to the invention are shown in FIG Drawing shown and are described in more detail below. It shows

ίο F i g. 1 schematisch im Querschnitt eine Halbleiteranordnung nach der Erfindung,ίο F i g. 1 schematically in cross section a semiconductor arrangement according to the invention,

F i g. 2 — 5 schematisch im Querschnitt aufeinanderfolgende Stufen der Herstellung der Anordnung nach F i g. 1 unter Verwendung des erfindungsgemäßen Verfahrens,F i g. 2-5 schematically in cross section successive stages in the production of the arrangement according to FIG F i g. 1 using the method according to the invention,

F i g. 6 schematisch im Querschnitt eine Abwandlung der Anordnung nach Fig. 1,F i g. 6 schematically in cross section a modification of the arrangement according to FIG. 1,

F i g. 7 schematisch im Querschmitt eine weitere Abwandlung der Anordnung nach F i g. 1,F i g. 7 shows a further modification of the arrangement according to FIG. 7 schematically in the Querschmitt. 1,

ίο Fig.8 schematisch im Querschnitt und teilweise schaubildlich eine andere Ausführungsform einer Halbleiteranordnung nach der Erfindung, ίο Fig.8 schematically in cross section and partly in perspective, another embodiment of a semiconductor arrangement according to the invention,

Fig.9 — 14 schematisch im Querschnitt die Anordnung nach F i g. 8 in aufeinanderfolgenden Stufen9-14 schematically in cross section the arrangement according to FIG. 8 in successive stages

2.s ihrer Herstellung,2.s of their manufacture,

Fig. 15, 16 und 17 schematisch im Querschnitt und zum Teil schaubildlich weitere Ausführungsformen einer Halbleiteranordnung nach der Erfindung, und
Fig 18 schematisch im Querschnitt noch eine weitere15, 16 and 17 schematically in cross section and partly diagrammatically further embodiments of a semiconductor arrangement according to the invention, and
18 shows, schematically in cross section, yet another

y> Ausführungsform einer Halbleiteranordnung nach der Erfindung. y> embodiment of a semiconductor device according to the invention.

Die Figuren sind schematisch und nicht maßstäblich gezeichnet, wobei der Deutlichkeit halber insbesondere die Abmessungen in der Dickenrichtung übertriebenThe figures are drawn schematically and not to scale, in particular, for the sake of clarity the dimensions in the thickness direction are exaggerated

^ groß dargestellt sind. Bei den im Querschnitt gezeigten Halblcitcrgcbietcn sind Gebiete vom gleichen Leitungstyp in der selben Richtung schraffiert. Weiter sind die Begrenzungen der verschiedenen Zonen, insbesondere der durch Dotierung, z. B. durch Diffusion gebildeten^ are shown large. With those shown in cross section Halfway areas are hatched areas of the same conductivity type in the same direction. Next are they Limitations of the various zones, in particular those caused by doping, e.g. B. formed by diffusion

,|o Zonen, nicht maßstäblich, sondern rein schematisch dargestellt. Dabei ist in den Figuren namentlich die durch seitliche Diffusion parallel zu der Oberfläche auftretende Ausdehnung der verschiedenen Zonen der Deutlichkeit halber völlig vcrnachläßigt., | o zones, not to scale, but purely schematic shown. In the figures, in particular, the side diffusion is parallel to the surface The expansion of the various zones that occurs has been completely neglected for the sake of clarity.

,|s Außer den Grenzen zwischen epitaktischen Schichten untereinander und zwischen einer epitaktischen Schicht und dem Substrat, die stets mit vollen Linien dargestellt sind, sind Grenzen zwischen Gebieten vom gleichen Leitungstyp, aber mit verschiedener Dotierung, | s Beyond the boundaries between epitaxial layers among each other and between an epitaxial layer and the substrate, always with full lines are the boundaries between regions of the same conductivity type, but with different doping

im allgemeinen mit einer gestrichelten Linie und pn-Übergängc mit einer vollen Linie dargestellt.generally shown with a dashed line and pn junctions with a full line.

F i g. 1 zeigt schematisch Im Querschnitt eine Halbleiteranordnung nach der Erfindung. Die Anordnung enhält einen Körper aus einem Substrat t au;F i g. 1 shows schematically in cross section a Semiconductor arrangement according to the invention. The arrangement includes a body made of a substrate tau;

polykristallinen! Silicium, einer ersten epitaktischer Siliciumschicht 2, die in diesem Beispiel p-lcitend Ist, unc daraufliegenden zweiten n-leitendcn epitaktischen Sill· clumschicht 3. Obschon In diesem Beispiel die obengenannten Leitungstypen für die Schichten 2 und 2polycrystalline! Silicon, a first epitaxial Silicon layer 2, which in this example is p-resistive, unc second n-conductive epitaxial sill lying on top clum layer 3. Although in this example the above-mentioned line types for layers 2 and 2

(in gewählt sind, dürfen diese Leitungstypen auch umge(are selected in, these line types may also vice versa

kehrt gewählt werden, vorausgesetzt, daß sie einnndcireturns are elected, provided they are indci

entgegengesetzt sind. Die zweite n-leitcndc epitaktisch«are opposite. The second n-lead cndc epitaxially "

Schicht 3 grenzt an eine Oberfläche 4 des Körpers.Layer 3 adjoins a surface 4 of the body. Die Anordnung enthält zwei gegeneinander elckThe arrangement contains two opposing elck

(t.s trlsch Isolierte komplementäre bipolare Transistor strukturen, und zwar eine erste npn-Transistorstruktu Ti, deren Basiszone durch die erste epitaktischc Schich 2 gebildet wird, und eine zweite zu der Transistorstruk(t.s trlsch Isolated complementary bipolar transistor structures, namely a first npn transistor structure Ti, the base zone of which is formed by the first epitaxial layer 2, and a second to the transistor structure

tür Ti komplementäre (pnp)-Transistorstruktur T2, deren Basiszone durch die zweite epitaktische Schicht 3 gebildet wird.For Ti, complementary (pnp) transistor structure T 2 , the base zone of which is formed by the second epitaxial layer 3.

Nach der Erfindung sind die beiden komplementären Transistorstrukturen T\ und T2 in Inseln angeordnet, die an die gleiche ebene Oberfläche 4 des Körpers grenzen und durch eine Sperrschicht, in diesem Beispiel eine elektrisch isolierende Siliciumschicht 5, von dem übrigen Teil des Körpers getrennt sind, wobei die Kollektorzone der zweiten Transistorstruktur T2 durch die erste epitaktische Schicht 2 gebildet wird. Weiter enthält nach der Erfindung die erste Transistorstruktur Ti ein an die Oberfläche 4 grenzendes schichtförmiges hochdotiertes η-leitendes Gebiet 6, das ein an die Oberfläche 4 grenzendes durch Teile der epitaktischen Schichten 2 und 3 gebildetes Gebiet innerhalb des Körpers praktisch völlig umgibt und die Kollektorzone der ersten Transistorstruktur bildet. Dabei ist eine sich von der Oberfläche 4 bis zu der ersten epitaktischen Schicht 2 erstreckende, durch einen Teil der zweiten epitaktischen Schicht 3 von dem Gebiet 6 getrennte p-leitende Verbindungszone 7 vorhanden, die höher als die erste epitaktische Schicht 2 dotiert ist und einen Teil 8 der zweiten epitaktischen Schicht 3, der die Emitterzone bildet, völlig umgibt.According to the invention, the two complementary transistor structures T 1 and T 2 are arranged in islands which border on the same flat surface 4 of the body and are separated from the rest of the body by a barrier layer, in this example an electrically insulating silicon layer 5, wherein the collector zone of the second transistor structure T 2 is formed by the first epitaxial layer 2. Furthermore, according to the invention, the first transistor structure Ti contains a layered, highly doped η-conductive region 6 adjoining the surface 4, which practically completely surrounds an area within the body adjoining the surface 4 and formed by parts of the epitaxial layers 2 and 3 and the collector zone of the first transistor structure forms. In this case, there is a p-conductive connection zone 7 which extends from the surface 4 to the first epitaxial layer 2 and is separated from the region 6 by part of the second epitaxial layer 3, which is more heavily doped than the first epitaxial layer 2 and is partially doped 8 of the second epitaxial layer 3, which forms the emitter zone, completely surrounds.

Die Kollektorzone der zweiten komplementären Transistorstruktur T2 wird mittels einer hochdotierten p-leitenden Schicht 9 kontaktiert, die innerhalb der Insel, in der T2 angeordnet ist, die epitaktischen Schichten 2 und 3 praktisch völlig umgibt und sich bis zu der Oberfläche 4 erstreckt, an der sie mittels einer Metallschicht 10 kontaktiert werden kann. Der Emitter der Transistorstruktur T2 ist eine z. B. durch Diffusion oder durch Ionenimplantation in der Schicht 3 erzeugte p-lcitcnde Zone 11, die durch eine Metallschicht 12 kontaktiert wird. Die Basiszone der Transistorstruktur T2 wird nötigenfalls über eine Kontaktdiffusion mittels einer Metallschicht 13 kontaktiert, während die Kollektorzonc 6 und die Emitterzone 8 der Transistorstruktur Ti mittels Mctallschichtcn 14 und 15 und die Basiszone 2 dieser Struktur über die Verbindungszone 7 mittels einer Metallschicht 16 kontaktiert werden.The collector zone of the second complementary transistor structure T 2 is contacted by means of a highly doped p-conductive layer 9 which, within the island in which T 2 is arranged, practically completely surrounds the epitaxial layers 2 and 3 and extends up to the surface 4 which it can be contacted by means of a metal layer 10. The emitter of the transistor structure T 2 is a z. B. by diffusion or by ion implantation in the layer 3 generated p-icing zone 11, which is contacted by a metal layer 12. If necessary, the base zone of the transistor structure T 2 is contacted via a contact diffusion by means of a metal layer 13, while the collector zone 6 and the emitter zone 8 of the transistor structure Ti are contacted by means of metal layers 14 and 15 and the base zone 2 of this structure is contacted via the connection zone 7 by means of a metal layer 16.

Die beschriebene Halbleiteranordnung weist eine praktisch ebene Oberfläche auf und enthält zwei komplementäre Transistoren Ti und T2, die beide eine epitaktische Basis besitzen und als solche für Betrieb bei verhältnismäßig niedriger Frequenz geeignet sind. In dem beschriebenen Beispiel sind beide Transistorstrukturen als einfache Transistoren ausgebildet. Es leuchtet jedoch ein, daß ein oder beide Transistoren auch z. B. als Thyristor ausgebildet werden können, z. B. dadurch, daß in der n-leltcndan Zone 8 noch eine zusätzliche p-leltendc Zone gebildet wird, die völlig von der Zone 8 umgeben wird, und daß Kontakte auf dieser p-lcitonden Zone und auf der Zone 6 sowie eine Steuerelektrode auf einer der Zonen 7 oder 8 erzeugt werden. Auch der so erhaltene Thyristor enthalt dann elneTransistorsiruktur 71, die zu der Transistorstruktur Tj komplementär 1st. The semiconductor arrangement described has a practically flat surface and contains two complementary transistors Ti and T 2 , both of which have an epitaxial base and as such are suitable for operation at a relatively low frequency. In the example described, both transistor structures are designed as simple transistors. It is clear, however, that one or both transistors can also be used e.g. B. can be designed as a thyristor, z. B. by the fact that an additional p-leltendc zone is formed in the n-leltendc zone 8, which is completely surrounded by the zone 8, and that contacts on this p-lcitond zone and on the zone 6 as well as a control electrode on a of zones 7 or 8 are generated. The thyristor obtained in this way then also contains a transistor structure 71 which is complementary to the transistor structure Tj.

Die beschriebene Anordnung kann nach der Erfindung vorteilhafierwcisc wie folgt hergestellt werden. Es wird (Flg.2) von einem hochdotierten einkristallen n-loltcnden Slllclumsubstrat 17 mit einem spezifischen Widerstand von t. D. 0,001Ω < cm und einer Dicke von z. D. 230 μηι ausgegangen. Auf diesem Substrat werden unter Verwendung In der Halbleitertechnik allgemein üblicher Verfahren aus der Gasphase z.B. durch thermische Zersetzung von SIH4, nacheinander eine erste p-leitendc Siliciumschicht 2 mit einer Dicke von etwa 15 μΐη und einem spezifischen Widerstand von z. B. 4Ω · cm und eine zweite η-leitende Siliciumschicht 3 mit einer Dicke von etwa 10 μπι und einem spezifischen Widerstand von z. B. 1.5Ω · cm epitaktisch abgeschieden. Dann wird auf der Schicht 3 (erwünschtenfalls nach der Bildung einer dünnen Oxidschicht mit einer Dicke von etwa 0,1 μητ, die hier nicht dargestelltist) dargestellt ist) Siliciumnitridschicht 18 mit einer Dicke von etwa 0,15 μίτι auf übliche Weise niedergeschlagen, wonach auf der Nitridschicht 18 aus der Gasphase eine etwa 150μηη dicke Schicht 19 aus polykristallinem Silicium niedergeschlagen wird. Damit ist die Struktur nach Fig.2 erhalten. Die Schichten 18 und 19 bilden zusammen eine Hilfsträgerschicht. The arrangement described can advantageously be produced according to the invention as follows. It is (Fig. 2) from a highly doped single-crystal n-loltcnding Slllumsubstrat 17 with a specific resistance of t. D. 0.001Ω <cm and a thickness of e.g. D. 230 μm assumed. A first p-conductive silicon layer 2 with a thickness of about 15 μm and a specific resistance of z. B. 4Ω · cm and a second η-conductive silicon layer 3 with a thickness of about 10 μπι and a specific resistance of z. B. 1.5Ω · cm deposited epitaxially. Then on the layer 3 (if desired after the formation of a thin oxide layer with a thickness of about 0.1 μm, which is not shown here) is shown) silicon nitride layer 18 with a thickness of about 0.15 μm is deposited in the usual way, whereupon on an approximately 150μηη thick layer 19 of polycrystalline silicon is deposited on the nitride layer 18 from the gas phase. The structure according to FIG. 2 is thus obtained. The layers 18 and 19 together form an auxiliary carrier layer.

Das hochdotierte Substrat 17 wird danach z. B. durch Anwedung einer selektiven chemischen oder elektrochemischen Ätzbehandlung mit einer spezifisch hohen Ätzgeschwindigkeit für hochdotiertes η-leitendes Silicium entfernt, wonach aus den epitaktischen Schichten 2 und 3 durch Maskierung und Ätzen inselförmige Gebiete I und Il (siehe Fig.3) gebildet werden. Die Siliciumnitridschicht 18 schützt während dieses Ätzvorgangs die polykristalline Siliciumschicht 19.The highly doped substrate 17 is then z. B. by applying a selective chemical or electrochemical Etching treatment with a specifically high etching speed for highly doped η-conductive silicon removed, after which from the epitaxial layers 2 and 3 by masking and etching island-shaped Areas I and II (see Fig. 3) are formed. the Silicon nitride layer 18 protects the polycrystalline silicon layer 19 during this etching process.

Die Insel Il wird dann z. B. durch pyrolytische Ablagerung einer Siliciumoxidschicht (Silox) und das Wegätzen eines Teiles dieser Schicht mit einer Maskierung 20 versehen, so daß die Insel 1 unüberzogen ist. Die Insel I wird dann mit einer hochdotierten η-leitenden Oberflächenschicht 6 z. B. durch Eindiffundieren von Arsen versehen. Damit ist der in Fig.3 gezeigte Zustand erhalten.The island Il is then z. B. by pyrolytic deposition of a silicon oxide layer (Silox) and that A part of this layer is etched away with a masking 20 so that the island 1 is uncoated is. The island I is then covered with a highly doped η-conductive surface layer 6 z. B. by diffusion provided with arsenic. The state shown in FIG. 3 is thus obtained.

Danach wird die Insel I auf gleiche Weise maskiert und wird durch eine Bordiffusion die Insel Il mit einer p-leitenden Oberflächenschicht 9 versehen, wonach auf dem Ganzen eine Schicht 5 aus pyrolytischem Siliciumoxid mit einer Dicke von 1 bis 2 μΐη niedergeschlagen wird. Diese Oxidschicht 5 kann erwünschtenfalls auch durch thermische Oxidation erhalten werden und fehlt dann naturgemäß zwischen den Inseln I und II.Thereafter, the island I is masked in the same way and becomes the island II with a boron diffusion p-type surface layer 9 provided, after which on the whole a layer 5 of pyrolytic Silicon oxide deposited with a thickness of 1 to 2 μm will. This oxide layer 5 can, if desired, also be obtained by thermal oxidation and then naturally absent between islands I and II.

Auf der Oxidschicht 5 wird nun wieder aus der Gasphase eine Schicht aus polykristallinen! Silicium mit einer Dicke von etwa 250 μιη niedergeschlagen, welche Schicht das entgültige Substrat 1 bildet (siehe F i g. 4).On the oxide layer 5, a layer of polycrystalline! Silicon with a thickness of about 250 μιη deposited which Layer forms the final substrate 1 (see FIG. 4).

Die polykristalline Siliciumschicht 19 wird nun ζ. ΒThe polycrystalline silicon layer 19 is now ζ. Β

durch Ätzen mit einer HF-HNOj-Lösung entfernt wonach die Siliciumnitridschicht 18 durch Ätzen mil Phosphorsäure bei etwa 18O0C entfernt wird, Anschließend wird auf der so freigelegten Oberfläche 4 wicdci eine Siliciumoxidschicht niedergeschlagen, in die zuRF HNOj solution after which the silicon nitride layer 18 is removed by etching with a phosphoric acid is removed by etching mil at about 18O 0 C removed, is then wicdci on the thus exposed surface 4 deposited a silicon oxide, in which to

nächst auf photolithographischem Wege Fenster zurr Eindiffundicrcn der Verbindungszone 7, z.B. mittel! einer Bordiffusion, geatzt werden.next by photolithographic means window back Diffusion of the connecting zone 7, e.g. medium! a board diffusion, to be etched.

Dann wird ein Diffusionsfonstcr in die Oxidschich zum Eindiffundieren der weniger tiefen p-leitcndetA diffusion screen is then placed in the oxide layer to diffuse in the less deep p-conductors

ss Emitterzone 11 der komplementären zweiten Transl storsiruktur und zum Eindiffundicrcn einer p-leltendoi Zone 21 geätzt (siehe Pig.S). Die Zonen 11 und 2 können gleichzeitig clndlffundlert werden, wobei dl· Zone 21 dazu dient, das Kontaktieren der Kollektorkonss emitter zone 11 of the complementary second transl structure and diffusion of a p-leltendoi Zone 21 etched (see Pig.S). Zones 11 and 2 can be funded at the same time, whereby the zone 21 serves to contact the collector con

(κι taktschlcht 9 zu erleichtern, ohne daß die Gcfah(κι taktschlcht 9 to facilitate without the Gcfah

besteht, daß der pn-übergang zwischen der Schicht!there is that the pn junction between the layer!

und der Schicht 3 an der Oberfläche kurz geschlosseiand the layer 3 is short-circuited on the surface

wird (siehe auch P Ig. I).(see also P Ig. I).

Durch eine selektive Diffusion eines Donators, z. tBy selective diffusion of a donor, e.g. t

<>5 Phosphor, In die Zone 8 kann die Dotierung de Emitterzone zur Verbesserung der Emlitcrwlrkun erhöht werden. Nach dem Ätzen von Kontaktfenstern in eine weiter<> 5 phosphorus, in zone 8 the doping can de Emitter zone can be increased to improve the Emlitcrwlrkun. After etching contact windows in a further

70S 631/470S 631/4

niedergeschlagene Schicht 22 aus Siliciumoxid oder aus einem anderen Isoliermaterial und nach Metallisierung, z. B. durch Aufdampfen von Aluminium, ist die Struktur nach F i g. 1 erhalten.deposited layer 22 of silicon oxide or of some other insulating material and after metallization, z. B. by vapor deposition of aluminum, the structure is according to FIG. 1 received.

Es ist einleuchtend, daß die Anordnung außer den beiden dargestellten Inseln 1 und II noch mehr Inseln enthalten kann, in denen weitere aktive und/oder passive Halbleiterschaltungselemente aufgenommen sind.It is evident that the arrangement, in addition to the two islands 1 and II shown, has more islands may contain, in which further active and / or passive semiconductor circuit elements were added are.

Obschon in dem eben beschriebenen Beispiel der aktive Teil der Basis des Transistors T\ durch die epitaktische Schicht 2 in der Form, in der diese niedergeschlagen ist, gebildet wird, kann erwünschtenfalls dieser Transistor durch eine geringe Änderung in der Herstellung für einen höheren Frequenzbereich geeignet gemacht werden. Zu diesem Zweck werden z. B. die Zonen 7 und 8 derart angeordnet, daß zunächst eine p-leitende Zone 7 durch z. B. eine Bordiffusion in dem ganzen von den Zonen 7 und 8 beanspruchten Gebiet und über einen Teil der Dicke der Schicht 2 erzeugt wird, wonach durch eine Phosphordiffusion höherer Dotierung, die Emitterzone 8 erhalten wird. Der Schnitt, der F i g. 1 entspricht, sieht dann wie der in F i g. 6 aus, in der die Anordnung eine dünnere effektive Basiszone besitzt und also für höhere Frequenzen geeignet ist.Although in the example just described the active part of the base of the transistor T \ is formed by the epitaxial layer 2 in the form in which it is deposited, this transistor can, if desired, be made suitable for a higher frequency range by a small change in manufacture will. For this purpose z. B. the zones 7 and 8 arranged such that initially a p-conductive zone 7 by z. B. a boron diffusion is generated in the entire area claimed by the zones 7 and 8 and over part of the thickness of the layer 2, after which the emitter zone 8 is obtained by a phosphorus diffusion of higher doping. The cut, the F i g. 1 then looks like that in FIG. 6, in which the arrangement has a thinner effective base zone and is therefore suitable for higher frequencies.

Statt in Form der beschriebenen Strukturen kann die Anordnung nach der Erfindung unter Verwendung dielektrischer Isolierung noch in verschiedenen anderen Formen Anwendung finden. Ein Beispiel ist schematisch im Querschnitt in Fig. 7 dargestellt. In diesem Beispiel sind die Transistorstrukturen Γι und T2 ebenfalls in Halbleiterinseln I und II angeordnet, die von dem übrigen Teil des Körpers 80, z. B. aus polykristallinem Silicium, durch eine isolierende dielektrische Schicht 5 aus Siliciumoxid getrennt sind. Die Inseln I und II bestehen aber in diesem Beispiel teilweise aus hochdotiertem polykristallinem Silicium (81, 82), während der übrige Teil der Inseln aus Teilen einer ersten p-leitendcn epitaktischen Schicht 2 und einer zweiten n-leilenden epitaktischen Schicht 3 aufgebaut ist, welche epitaktischen TeIc in seitlicher Richtung von dem umgebenden polykristallinen Silicium durch eine Wand 83 aus Siliciumoxid getrennt sind. Die Verbindungszonc 7 erstreckt sich in diesem Beispiel bis zu der Oxidschicht 83 und wird durch diese Schicht 83 von dem n-lcitcndcn Gebiet (81, 84) getrennt. Dabei ist 84 eine n-lcitendc Zone, die durch Diffusion aus dem polykristallinen Silicium in der epiluktischcn Schicht 2 erhalten ist und in dieser Schicht 2, somit in dem cinkristallincn Gebiet, so einen pn-übergang bildet. Die Weise, auf die eine dielektrische Isolierung nach Pig,7 erhalten werden kann, ist in »Semiconductor Silicon 1973« (Proceedings of the Second International Symposium on Silicon Material Science and Technology, 13 bis 18. Mai 1973, Chicago), S, 893-904, »A New Technology for Dielectric Isolation« von Y. Sumitomo und Mitarbeitern beschrieben. Instead of being in the form of the structures described, the arrangement according to the invention using dielectric insulation can also be used in various other forms. An example is shown schematically in cross section in FIG. In this example, the transistor structures Γι and T 2 are also arranged in semiconductor islands I and II, which from the remaining part of the body 80, for. B. of polycrystalline silicon, are separated by an insulating dielectric layer 5 made of silicon oxide. The islands I and II in this example consist partly of highly doped polycrystalline silicon (81, 82), while the remaining part of the islands is made up of parts of a first p-conductive epitaxial layer 2 and a second n-conductive epitaxial layer 3, which epitaxial TeIc are separated in the lateral direction from the surrounding polycrystalline silicon by a wall 83 made of silicon oxide. In this example, the connection zone 7 extends as far as the oxide layer 83 and is separated from the n-conductivity zone (81, 84) by this layer 83. Here, 84 is an n-lithium endc zone which is obtained by diffusion from the polycrystalline silicon in the epiluctic layer 2 and thus forms a pn junction in this layer 2, thus in the cine-crystalline region. The manner in which a dielectric insulation according to Pig, 7 can be obtained is in "Semiconductor Silicon 1973" (Proceedings of the Second International Symposium on Silicon Material Science and Technology, May 13-18, 1973, Chicago), S, 893 -904, "A New Technology for Dielectric Isolation" by Y. Sumitomo et al.

Es sei noch bemerkt, daß crwünschtcnfalls z. B. zum Erzielen eines niedrigeren Kollcktorwidcrstandcs In allen diesen dielektrisch isolierten Strukturen zwischen der dielektrischen Schicht und der Insist cine Metallschicht, z.B. cine Molybdänschicht, gebildet werden kann, die sich crwünschtcnfulls bis zu der Oberfläche erstreckt.It should also be noted that if desired, e.g. B. to Achieving a lower colletor resistance in all of these dielectrically isolated structures between a metal layer such as a molybdenum layer can be formed of the dielectric layer and the insole can that desires fill up to the surface extends.

Obschon die dielektrische Isolierung, die im vorhergehenden Beispiel angewandt wurde, große Vorteile aufweist, Ist es auch sehr gut möglich, die Halblelteran-Although the dielectric isolation used in the previous example has great advantages it is also very possible to use the half-parent

Ordnung nach der Erfindung mit Hilfe der üblicher Isolierung mittels gesperrter pn-Übergänge auszuführen. Ein Beispiel einer derartigen Anordnung ist teilweise im Schnitt und teilweise schaubildlich in Fig.8 dargestellt. Die entsprechenden Zonen in Fig. 1 bis 7 und Fig.8 sind mit den gleichen Bezugsziffern bezeichnet. Die Anordnung nach Fig.8 enthält drei Transistorstrukturen, von denen eine npn-StrukturfTs), die durch die p-leitende epitaktische Schicht 2, die η-leitende epitaktische Schicht 3 und das n-leitende Gebiet 6 gebildet wird, einen Teil eines Thyristors bildet, der durch die die Transistorstruktur T3 bestimmenden Gebiete und durch eine in der Emitterzone 8 dieser Transistorstruktur erzeugte p-leitende Zone 30 gebildet wird. Der Transistor 7| ist ebenfalls vom npn-Typ, während der pnp-Transistor T2 eine zu den beiden Transistorstrukturen Ti und T2 komplementäre Struktur aufweist. Der wichtigste Unterschied mit dem Beispiel nach den Fig. 1 bis 7 ist der, daß die verschiedenen Transistorstrukturen hier elektrisch voneinander nicht durch dielektrische Schichten, sondern durch pn-Übergänge (31,32, 33) getrennt sind, die im Betriebszustand in der Sperrichtung geschaltet sind. Die Halbleiteranordnung nach F i g. 8 enthält weiter noch eine p-leitende epitaktische Schicht 34, die auf einem n-leitenden Substrat 35 angewachsen ist und mit diesem einen pn-Ubergang bildet und auf der die epitaktischen Schichten 2 und 3 abgelagert sind. Der Deutlichkeit halber ist in Fig.8 die Metallisierung auf der oberen Fläche, gleich wie die auf der oberen Fläche liegende Isolierschicht, in der die Kontaktfenster gebildet sind, nicht dargestellt. Sofern es die Kontaktierung der Transistorstrukturen 7, und T2 anbelangt, ist diese in Fig. 14 dargestellt; von dem Thyristor (6, 2, 8, 30), zu dem die Transistorstruktur T3 gehört, ist die Zone 8 an der Oberfläche über eine höher dotierte Kontaktzone 38 zur Bildung einer ohmschcn Steuerelektrode kontaktiert.Execute order according to the invention with the help of the usual isolation by means of blocked pn junctions. An example of such an arrangement is shown partly in section and partly diagrammatically in FIG. The corresponding zones in FIGS. 1 to 7 and FIG. 8 are denoted by the same reference numerals. The arrangement according to FIG. 8 contains three transistor structures, of which one npn structure (ts), which is formed by the p-conducting epitaxial layer 2, the η-conducting epitaxial layer 3 and the n-conducting region 6, forms part of a thyristor , which is formed by the regions defining the transistor structure T 3 and by a p-conducting zone 30 generated in the emitter zone 8 of this transistor structure. The transistor 7 | is also of the npn type, while the pnp transistor T 2 has a structure complementary to the two transistor structures Ti and T 2. The most important difference with the example according to FIGS. 1 to 7 is that the various transistor structures are electrically separated from one another not by dielectric layers but by pn junctions (31, 32, 33) which are switched in the reverse direction in the operating state are. The semiconductor arrangement according to FIG. 8 furthermore contains a p-conducting epitaxial layer 34, which has grown on an n-conducting substrate 35 and with this forms a pn junction and on which the epitaxial layers 2 and 3 are deposited. For the sake of clarity, the metallization on the upper surface, like the insulating layer on the upper surface in which the contact windows are formed, is not shown in FIG. If the contacting of the transistor structures 7 and T 2 is concerned, this is shown in FIG. 14; the thyristor (6, 2, 8, 30) to which the transistor structure T 3 belongs, the zone 8 is contacted on the surface via a more highly doped contact zone 38 to form an ohmic control electrode.

Die Herstellung der Halbleiteranordnung nach F i g. 8 kann z.B. durch ein Verfahren erfolgen, dessen aufeinanderfolgende Stufen im Querschnitt in den Fig.9-14 dargestellt sind. Es wird (siehe Fig.9) von einem n-leitcndcn Siliciumsubstrat 35 mit einer Dicke von etwa 250 μηι und einem spezifischen Widerstand von etwa 5 Ω ■ cm ausgegangen. Unter Verwendung Üblicher Mnskierungs- und ÄtzvorgUngc wird örtlich AB. durch Diffusion von Bor eine hochdotierte P-Iciiendc Schicht 9A erhalten. Dann wird durch Anwendung bekannter Techniken vorzugsweise aus der oasphasc eine etwa 15 um dicke p-leitende Silicium· schicht 34 mit einem spezifischen Widerstand von etwa lon · cm epitnktisch abgeschieden. Wehrend dieses epitaktischen Anwachsens diffundiert die Schicht 9A zum Teil in das Substrat 35 und zum Teil in die Schicht 34 ein. The manufacture of the semiconductor arrangement according to FIG. 8 can take place, for example, by a method, the successive stages of which are shown in cross section in FIGS . 9-14. It is assumed (see FIG. 9) from an n-conductive silicon substrate 35 with a thickness of approximately 250 μm and a specific resistance of approximately 5 Ω · cm. Using the usual marking and etching process, AB is applied locally. a highly doped P-Iciiendc layer 9A is obtained by diffusion of boron. Then, using known techniques, an approximately 15 .mu.m thick p-type silicon layer 34 with a resistivity of approximately ion · cm is epitnctically deposited from the oasphasc. During this epitaxial growth, the layer 9A diffuses partly into the substrate 35 and partly into the layer 34.

Die Schicht 34 wird anschließend örtlich einer Arsendiiruslon zur Bildung einer n-lcltendcn Schicht QA und einer Phosphordiffusion zur Bildung einer n-lelten·The layer 34 is then locally subjected to an arsenic diirol to form an n-type layer QA and a phosphorus diffusion to form an n-type layer.

ZL ' m,T, 36· dlc dic Schicht 9A umgibt, unterworfen (siehe F Ig. 10), ciiPf"11 iW cinc otwn >5 um dicke p-lcitende .Si 'uchlci!..3 °P'*oktisch abgeschieden, .die einen whSÄ WWewand von etwa 5 Ω . cm aufweist. X i«X β Leileu Anwttc"svorgangs diffundiert die Zone 2JZt\c .Schichten 34 und 2 ein und diffundiert auch die ZL ' m , T, 36 · dlc the layer 9A surrounds, subjected (see Fig. 10), ciiPf " 11 iW cinc otwn > 5 µm thick p-lcitende .Si' u chlc i! .. 3 ° P '* octically deposited, which has a wall of about 5 Ω. cm. X i «X β L e i le u application process diffuses the zone 2J Zt \ c. layers 34 and 2 and also diffuses the

2.3' ?J° Schlct.ht M diffundiert etwas In dlc Schichten 2 und 34 ein, aber, well die Dlrfuslonsgeschwlndigkelt2.3 '? J ° Schlc t. ht M diffuses somewhat into the layers 2 and 34, but, because the diffusion is speedy

von Arsen erheblich geringer als die von Bor und Phosphor ist, ist die Ausdehnung der Schicht 6/4 nur gering (siehe F i g. 11).of arsenic is considerably less than that of boron and phosphorus, the extent of layer 6/4 is only low (see Fig. 11).

Auf der Schicht 2 wird anschließend eine n-leitende Siliciumschicht 3 mit einer Dicke von etwa ΙΟμίτι und einem spezifischen Widerstand von etwa 30 Ω · cm epitaktisch abgeschieden (siehe Fig. 12). Auch bei diesem epitaktischen Anwachsvorgang dehnen sich die beieits diffundierten Zonen mehr oder weniger aus. In die Oberfläche der Schicht 3 wird dann unter Verwendung der üblichen Maskierungs- und Diffusionstechniken örtlich Bor zur Bildung der p-leitenden Zonen 7 und 9ß und der Isolierzone 37 eindiffundiert, wonach durch z. B. eine Phosphordiffusion die Zone 6ß gebildet wird (siehe F i g. 13). Durch eine verhältnismäßig leichte Bordiffusion wird anschließend die Emitterzone 11 gebildet, wonach z. B. durch eine leichte Phosphordiffusion die Zone 8 höher als der umgebende Teil der Schicht 3 dotiert wird (siehe Fig. 14). Dieselbe Phosphordiffusion kann zur Bildung der n-leitenden Kontaktzone 38 der die Transistorstruktur T3 enthaltenden Thyristorstruktur verwendet werden (siehe F i g. 8).An n-conductive silicon layer 3 with a thickness of approximately ΙΟμίτι and a specific resistance of approximately 30 Ω · cm is then epitaxially deposited on the layer 2 (see FIG. 12). In this epitaxial growth process, too, the zones that have already been diffused expand to a greater or lesser extent. Boron is then locally diffused into the surface of the layer 3 using the usual masking and diffusion techniques to form the p-conductive zones 7 and 9β and the insulating zone 37, after which, by z. B. a phosphorus diffusion, the zone 6ß is formed (see Fig. 13). The emitter zone 11 is then formed by a relatively slight boron diffusion, after which, for. B. the zone 8 is doped higher than the surrounding part of the layer 3 by a slight phosphorus diffusion (see Fig. 14). The same phosphorus diffusion can be used to form the n-conductive contact zone 38 of the thyristor structure containing the transistor structure T 3 (see FIG. 8).

Obschon der Übersichtlichkeit halber diese Thyristorstruktur in den Fig.9 —14 weggelassen ist, leuchtet es ein, daß die darin mit den gleichen Bezugsziffern bezeichneten Zonen zugleich mit den entsprechenden Zonen der Strukturen Ti und T2 gebildet werden können, während die Zone 30 zugleich mit der Zone 11 gebildet werden kann. Schließlich wird die Oberfläche mit einer Isolierschicht 39, vorzugsweise aus Siliciumoxid, versehen, in die Kontaktfenster geätzt werden, wonach die Metallisierung in Form von z. B. Aluminiumschichten 40 angeordnet wird, wie in Fig. 14 schematisch angedeutet ist.Although this thyristor structure has been omitted from FIGS. 9-14 for the sake of clarity, it is illuminated one that the zones designated therein with the same reference numerals at the same time with the corresponding Zones of the structures Ti and T2 can be formed, while the zone 30 at the same time as the zone 11 can be formed. Finally, the surface is covered with an insulating layer 39, preferably made of silicon oxide, provided, are etched into the contact window, after which the metallization in the form of z. B. Aluminum layers 40 is arranged, as is indicated schematically in FIG.

Ein anderes Verfahren zur Bildung einer Anordnung nach der Erfindung mit komplementären Transistorstrukturen Ti und Ti bzw. Tj und Ti ist in F i g. 15 dargestellt, in der die denen in Fig.8 entsprechenden Teile mit den gleichen Bczugsziffern bezeichnet sind, liier ist zwischen dem n-lcitenden Substrat 35 und der ersten, hier n-lcitendcn, epitaktischen Schicht 2 eine dritte p-leitcndc epitaktische Schicht 50 erzeugt. Die Transistorslruktur T) bildet auch hier einen Teil eines pnpn-Thyristors. Die Figur braucht keine nähere Erläuterung und die Anordnung kann auf gleiche Weise wie die nach F i g. 8 hergestellt werden.Another method for forming an arrangement according to the invention with complementary transistor structures Ti and Ti or Tj and Ti is shown in FIG. 15, in which the parts corresponding to those in FIG. 8 are denoted by the same reference numerals, a third p-conductive epitaxial layer 50 is produced between the n-conductive substrate 35 and the first, here n-conductive epitaxial layer 2 . The transistor structure T) here also forms part of a pnpn thyristor. The figure does not need any further explanation and the arrangement can be carried out in the same way as that of FIG. 8 can be produced.

In den vorhergehenden Beispielen mich den Fig. 8 und 15 wurde ein n-lcitencles Substrat verwendet. Es sei bemerkt, daß in diesen Beispielen crwünschtcnfalls die Leitungsiypcn sämtlicher 1I lalblcitcrgebicte umgekehrt vj werden können. Eine derartige Struktur ließe sich jedoch im Zusammenhang mit den Eigenschaften der verfügbaren Donatoren und Akzeptoren in Silicium schwer verwirklichen, infolge der Tatsache, daß es sich in der Praxis in Silicium als nahezu nicht möglich erweist, einen brauchbaren Akzeptor und Donator zu Finden, bei denen bei derselben Temperatur der Akzeptor eine niedrigere Diffustonsgeschwindigkeit als vier Donator aufweist. Dennoch wird in der Praxis meist ein p-lcitcndcs Substrat bevorzugt, da dann das Substrat zur Gewährleistung einer befriedigenden Isolierung an Erde gelegt werden kann. In the previous examples with Figures 8 and 15, an n-lcitencles substrate was used. It should be noted that in these examples, if desired, the line types of all 1 I interrupted areas can be reversed. However, such a structure would be difficult to realize in connection with the properties of the available donors and acceptors in silicon, due to the fact that in practice it has proven to be almost impossible to find a useful acceptor and donor in silicon, in which at At the same temperature, the acceptor has a lower diffusion rate than four donors. In practice, however, a p-lite substrate is usually preferred, since the substrate can then be connected to earth to ensure satisfactory insulation.

Die PIg, 16 und 17 zeigen Dolsplelo, bei denen ein p-lcltendes Substrat 60 und eine dritte n-leltonde ' cpltaktlsche Schicht 61, die mit dem Substrat 60 einen pn-übergang bildet, Anwendung finden, Es Ist einleuchtend, daß bei der Verwirklichung der gegebenen Strukturen der Fachmann die nötigen Maßnahmen treffen wird, um zu verhindern, daß die verschiedenen vergrabenen Schichten, insbesondere die mit Bor dotierten Schichten, beim epitaktischen Anwachsen derart weit in der Dickonrichtung diffundieren, daß unerwünschte Effekte, z. B. zu hohe Kollektor- und Basiswiderstände, zu geringe Basisdicken oder Kurzschlüsse auftreten. Es sei weiter noch bemerkt, daß die Isolierzone 36 und 37 in den Fi g. 9—14, insbesondere in bezug auf ihre Ausdehnung in einer Richtung quer zu der Oberfläche.der Übersichtlichkeit halber rein schematisch und nicht in jeder Herstellungsstufe maßstäblich dargestellt sind. Die endgültige Dicke dieser Zonen, wie in Fig.8 dargestellt, ist das Resultat aller während der Herstellung durchgeführten Wärmebehandlungen und der dadurch herbeigeführten Diffusion. PIg, 16 and 17 show Dolsplelo, in which a p-leltendes substrate 60 and a third n-leltonde 'cpltaktlsche layer 61, which forms a pn junction with the substrate 60, are used. It is evident that in the implementation Given the structures, the person skilled in the art will take the necessary measures to prevent the various buried layers, in particular the layers doped with boron, from diffusing during epitaxial growth in the Dickon direction to such an extent that undesirable effects, e.g. B. Collector and base resistances that are too high, base thicknesses that are too small or short circuits occur. It should also be noted that the isolation zone 36 and 37 in FIGS. 9-14, in particular with regard to their extension in a direction transverse to the surface. For the sake of clarity, are purely schematic and are not shown to scale in every production stage. The final thickness of these zones, as shown in FIG. 8, is the result of all the heat treatments carried out during manufacture and the diffusion caused thereby.

Schließlich zeigt Fig. 18 noch schematisch im Querschnitt ein anderes Beispiel einer Anordnung der Erfindung mit zwei praktisch analog aufgebauten Strukturen, wobei unter Vorwendung nur zweier epitaktischer Schichten, z. B. einer p-leitenden Schicht 2 und einer η-leitenden Schicht 3, auf einem p-leitenden Substrat 70, und zweier η-leitender Gebiete 6 und 72 eine erste npn-Transistorstruktur Ti (8, 2, 6) und eine zweite zu dieser komplementäre pnp-Transistorstruktur Ti, die durch die Schichten 2 und 3 und die p-leitende Zone 71 gebildet wird, erhalten sind. Die Transistorstruktur T2 bildet dabei, zusammen mit dem n-leitenden Gebiet 72, einen Teil einer pnpn-Thyristorstruktur (71, 3, 2, 72), die auf die in Fig. 18 dargestellte Weise kontaktiert ist.Finally, FIG. 18 shows schematically in cross section another example of an arrangement of the invention with two structures constructed in a practically analogous manner, using only two epitaxial layers, e.g. B. a p-conductive layer 2 and an η-conductive layer 3, on a p-conductive substrate 70, and two η-conductive areas 6 and 72 a first npn transistor structure Ti (8, 2, 6) and a second to this complementary pnp transistor structure Ti, which is formed by the layers 2 and 3 and the p-conducting zone 71, are obtained. The transistor structure T2 forms, together with the n-conductive region 72, part of a pnpn thyristor structure (71, 3, 2, 72) which is contacted in the manner shown in FIG.

Es können, ohne daß von dem Erfindungsgedanken abgewichen wird, andere Halbleitermaterialien als Silicium, z.B. Germanium, III-V-Verbindungen, wie GaAs u. s. w., und andere Isolierschichten als Siliciumoxid, z. B. Aluminiumoxid oder Siliciumnitrid, verwendet werden. Die epitaktischen Schichten können statt durch thermische Zersetzung einer Halblcitcrverbindung auch z. B. durch direktes Aufdampfen des Halbleitermaterial* oder durch epitaktisches Abscheiden aus der flüssigen Phase erzeugt werden. Die Dotierung gewisser Zonen kann statt durch Diffusion auch durch Ionenimplantation erfolgen, während die Diffusionen auch aus z. B. einer dotierten Oxidschicht durchgeführt werden können. Statt der genannten Dotierungsstoffe können erwilnschlcnfalls auch andere Donator- und Akzeptormatcrialien Anwendung finden. Weiter braucht die Anordnung nicht aus ein und demselben Halbleitermaterial zu bestehen, sondern sie kann auch Gebiete aus verschiedenen Halbleitermaterialien, die miteinander Hctcroübcrgttngc bilden, enthalten. Außerdem brauchen die Substrate bzw. Trägerschichten 1, 19 und 8C der Pig. 1-7 nicht aus polykristallinem Silicium zt bestehen; diese Schichten können grundsätzlich au; jedem gewünschten isolierenden oder nicht-isolicrcn· den Material bestehen. Die Anordnungen können au! viele verschiedene Weisen unter Verwendung bekann tcr Doticrungsvcrfnhrcn hergestellt werden. Dci Fachmann wird dabei In jedem vorkommenden Fall eine zweckmäßige Wahl aus den sich ergebenden Möglich kcitcn treffen. Insbesondere brauchen die Isolierzonen die Teile der cpitaktlschen Schichten vonelnandci trennen, z.B. die Zonen 36 und 37 der Fig.8 und IS nicht über die Gesamtdickc aller vorhandener cpltakti scher Schichten, sondern nur Über die Oesamtdicke de Schichten mit einem dem der betreffenden Zorn entgegengesetzten Leitungstyp erzeugt zu werden. Without departing from the concept of the invention, other semiconductor materials than silicon, for example germanium, III-V compounds such as GaAs, etc., and insulating layers other than silicon oxide, e.g. B. aluminum oxide or silicon nitride can be used. The epitaxial layers can, instead of by thermal decomposition of a half-citric compound, also, for. B. by direct vapor deposition of the semiconductor material * or by epitaxial deposition from the liquid phase. The doping of certain zones can also be done by ion implantation instead of diffusion, while the diffusions also consist of z. B. a doped oxide layer can be carried out. Instead of the dopants mentioned, other donor and acceptor materials can also be used if desired. Furthermore, the arrangement does not have to consist of one and the same semiconductor material, but rather it can also contain regions made of different semiconductor materials which form a crossover with one another. In addition, the substrates or carrier layers 1, 19 and 8C need the Pig. 1-7 do not consist partly of polycrystalline silicon; these layers can in principle au; any desired insulating or non-insulating material. The arrangements can au! Many different ways can be made using known sealing procedures. In each case, the person skilled in the art will make an expedient choice from the options available. In particular, the isolation zones need to separate the parts of the cpitactic layers, e.g. the zones 36 and 37 of FIGS. 8 and 8, not over the total thickness of all existing cpltactic layers, but only over the total thickness of the layers with a conductivity type opposite to that of the Zorn in question to become.

Hierzu 5 Blatt ZeichnungenIn addition 5 sheets of drawings

■vw■ fw

Claims (9)

Patentansprüche:Patent claims: 1. Halbleiteranordnung mit einem aus einem Substrat, mindestens einer darauf befindlichen ersten epitaktischen Halbleiterschicht von einem ersten Leitungstyp und einer daraufliegenden, eine freie Oberfläche bildenden zweiten epitaktischen Halbleiterschicht vom zweiten entgegengesetzten Leitungstyp bestehenden Körper, der mindestens zwei elektrisch gegeneinander isolierte komplementäre bipolare Transistorstrukturen enthält, wobei die Basiszone der ersten Transistorstruktur durch wenigstens einen Teil der ersten epitaktischen Schicht und die Basiszone der zweiten Transistorstruktur durch wenigstens einen Teil der zweiten epitaktischen Schicht gebildet wird, dadurch gekennzeichnet, daß beide Transistorstrukturen in Inseln angeordnet sind, die an die gleiche, durch die freie Oberfläche der zweiten epitaktischen Schicht (3) gebildete, praktisch ebene Oberfläche (4) des Körpers grenzen und durch eine Sperrschicht (5, 31, 33) von dem angrenzenden Teil des Körpers getrennt sind, daß die Kollektorzone der zweiten Transistorstruktur (T2) durch wenigstens einen Teil der ersten epitaktischen Schicht (2) gebildet wird, und daß die erste Transistorstruktur (T]) ein an die freie Oberfläche (4) der zweiten epitaktischen Schicht (3) grenzendes Halbleitergebiet (6) vom zweiten Leitungstyp enthält, das einen an die freie Oberfläche grenzenden, durch Teile der ersten (2) und der zweiten epitaktischen Schicht (3) gebildeten Teil innerhalb des Körpers völlig umgibt und die Kollektoirzone dieser Transistorstruktur CTi) bildet, wobei mindestens eine sich von der freien Oberfläche (4) der zweiten epitaktischen Schicht (3) bis zu der ersten epitaktischen Schicht (2) erstrekkende, von dem genannten Halbleitergebiet (6) vom zweiten Leitungtyp getrennte Verbindungszone (7) vom ersten Leitungstyp vorhanden ist, die höher als die erste epitaktische Schicht (2) dotiert ist und einen Teil der zweiten epitaktischen Schicht (3), der die Emitterzone (8) bildet, völlig umschließt.1. A semiconductor arrangement with a body consisting of a substrate, at least one first epitaxial semiconductor layer located thereon of a first conductivity type and a second epitaxial semiconductor layer lying thereon, forming a free surface, of the second opposite conductivity type and containing at least two complementary bipolar transistor structures electrically isolated from one another, wherein the base zone of the first transistor structure is formed by at least a part of the first epitaxial layer and the base zone of the second transistor structure is formed by at least a part of the second epitaxial layer, characterized in that both transistor structures are arranged in islands that are on the same, through the free surface the second epitaxial layer (3) formed, practically flat surface (4) of the body and separated by a barrier layer (5, 31, 33) from the adjacent part of the body, that the Kollek gate zone of the second transistor structure (T 2 ) is formed by at least part of the first epitaxial layer (2), and that the first transistor structure (T]) has a semiconductor region (6 ) of the second conductivity type, which completely surrounds a part within the body adjoining the free surface and formed by parts of the first (2) and the second epitaxial layer (3) and forms the collector zone of this transistor structure CTi), at least one extending from the free surface (4) of the second epitaxial layer (3) extending up to the first epitaxial layer (2), separated from the said semiconductor region (6) of the second conductivity type connecting zone (7) is present, which is higher than the first epitaxial layer (2) is doped and completely encloses part of the second epitaxial layer (3), which forms the emitter zone (8). 2. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Verbindungszone (7) von dem die Kollektorzone der ersten Transistorstruktur (T\) bildenden Halbleitergebiet (6) vom zweiten Leistungstyp durch einen Teil der zweiten epitaktischen Schicht (3) getrennt ist.2. Semiconductor arrangement according to Claim 1, characterized in that the connection zone (7) is separated from the semiconductor region (6) of the second power type forming the collector zone of the first transistor structure (T \) by part of the second epitaxial layer (3). 3. Halbleiteranordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die genannte Sperrschicht durch eine Isolierschicht (5) aus dielektrischem Material gebildet wird.3. Semiconductor device according to claim 1 or 2, characterized in that said barrier layer is formed by an insulating layer (5) made of dielectric material. 4. Halbleiteranordnung nach einem oder mehreren der vorstehenden Ansprüche, dadurch gekennzeichnet,, daß das die Kollektorzone der ersten Transistorstruktui (T]) bildende Halbleitergebiet (6) vom zweiten Leitungstyp wenigstens in seinem an die zweite epitaktische Schicht (3) grenzenden Teil höher als der angrenzende Teil der zweiten epitaktischen Schicht (3) dotiert ist.4. Semiconductor arrangement according to one or more of the preceding claims, characterized in that the semiconductor region (6) of the second conductivity type forming the collector zone of the first transistor structure (T]) is higher than that at least in its part adjoining the second epitaxial layer (3) adjacent part of the second epitaxial layer (3) is doped. 5. Halbleiteranordnung nach einem oder mehreren der vorstehenden Ansprüche, dadurch gekennzeichnet, daß die Emitterzone (8) der ersten Transistorstruktur (T]) wenigstens teilweise und vorzugsweise vollständig höher als der sie umgebende Teil der zweiten epitaktischen Schicht (3) dotiert ist.5. Semiconductor arrangement according to one or more of the preceding claims, characterized in that the emitter zone (8) of the first transistor structure (T]) is doped at least partially and preferably completely higher than the part of the second epitaxial layer (3) surrounding it. 6. Halbleiteranordnung nach einem oder mehre6. Semiconductor arrangement according to one or more ren der vorstehenden Ansprüche, dadurch gekennzeichnet, daß die zweite Transistorstruktur (T2) ein an die freie Oberfläche der zweiten epitaktischen Schicht (3) grenzendes Halbleitergebiet (9) vom ersten Leitungstyp enthält, das ein an die freie Oberfläche grenzendes, durch Teile der ersten (2) und der zweiten epitaktischen Schicht (3) gebildetes Gebiet innerhalb des Körpers praktisch völlig umgibt.Ren of the preceding claims, characterized in that the second transistor structure (T 2 ) contains a semiconductor region (9) of the first conductivity type which adjoins the free surface of the second epitaxial layer (3) and which adjoins the free surface through parts of the first (2) and the second epitaxial layer (3) formed area within the body practically completely surrounds. 7. Halbleiteranordnung nach Anspruch 6, bei der der Körper völlig aus einkristallinem Halbleitermaterial besteht, dadurch gekennzeichnet, daß das genannte Halbleitergebiet (9) vom ersten Leitungstyp und das genannte Halbleitergebiet (6) vom zweiten Leitungstyp beide eine vergrabene Schicht (9A 6A) enthalten, die über eine Zone (9ß, 6B) vom jeweils gleichen Leitungstyp mit der freien Oberfläche (4) verbunden ist und mit dem sie umgebenden Teil des Halbleiterkörpers einen an der Oberfläche (4) endenden PN-Übergang bildet.7. Semiconductor arrangement according to Claim 6, in which the body consists entirely of monocrystalline semiconductor material, characterized in that said semiconductor region (9) of the first conductivity type and said semiconductor region (6) of the second conductivity type both contain a buried layer (9A 6A), which is connected to the free surface (4) via a zone (9β, 6B) of the same conductivity type in each case and, with the part of the semiconductor body surrounding it, forms a PN junction ending at the surface (4). 8. Halbleiteranordnung nach Anspruch 7 dadurch gekennzeichnet, daß die erste epitaktische Schicht (2) auf einer dritten epitaktischen Schicht (34) liegt, die auf dem Halbleitersubstrat (35) abgelagert ist und mit diesem einen PN-Übergang bildet.8. Semiconductor arrangement according to claim 7, characterized in that the first epitaxial layer (2) is on top of a third epitaxial layer (34) deposited on the semiconductor substrate (35) and forms a PN junction with it. 9. Verfah/en zur Herstellung einer Halbleiteranordnung nach Anspruch 3, dadurch gekennzeichnet, daß auf einem Trägerkörper (19) die zweite epitaktische Schicht (3) vom zweiten Leitungstyp und darauf die erste epitaktische Schicht (2) vom ersten Leitungstyp angebracht werden, wobei aus den epitaktischen Schichten (2, 3) mindestens zwei Inseln gebildet werden, die mit der isolierenden dielektrischen Schicht (5) überzogen werden, daß in einer dieser Inseln die erste Transistorstruktur (Ti) und in einer anderen dieser Inseln die zweite Transistorstruktur (7ü) gebildet wird, daß vor der Erzeugung der dielektrischen Schicht (5) durch Einführung von Dotierungsstoffen eine Insel mit einer Oberflächenschicht (9) vom ersten Leitungstyp und die andere Insel mit einer Oberflächenschicht (6) vom zweiten Leitungstyp versehen wird, daß auf der dielektrischen Schicht (5) das Substrat (1) aufgebracht wird und schließlich zur Freilegung der Oberfläche der zweiten epitakiischen Schicht (3) der Trägerkörper (19) entfernt wird.9. Method / s for manufacturing a semiconductor device according to claim 3, characterized in that the second epitaxial layer (3) of the second conductivity type and thereon the first epitaxial layer (2) from first type of conduction are attached, with at least two of the epitaxial layers (2, 3) Islands are formed which are coated with the insulating dielectric layer (5) that in one of these islands the first transistor structure (Ti) and in another of these islands the second Transistor structure (7ü) is formed that before Production of the dielectric layer (5) by introducing dopants with an island a surface layer (9) of the first conductivity type and the other island with a surface layer (6) of the second conductivity type is provided that the substrate (1) is applied to the dielectric layer (5) and finally to expose the surface of the second epitakic layer (3) of the Carrier body (19) is removed.
DE19752525529 1974-06-18 1975-06-07 SEMICONDUCTOR ARRANGEMENT WITH COMPLEMENTARY TRANSISTOR STRUCTURES AND METHODS FOR THEIR PRODUCTION Withdrawn DE2525529B2 (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
NL7408110A NL7408110A (en) 1974-06-18 1974-06-18 SEMICONDUCTOR DEVICE WITH COMPLEMENTARY TRANSISTOR STRUCTURES AND METHOD FOR MANUFACTURE THEREOF.

Publications (2)

Publication Number Publication Date
DE2525529A1 DE2525529A1 (en) 1976-01-08
DE2525529B2 true DE2525529B2 (en) 1977-08-04

Family

ID=19821569

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19752525529 Withdrawn DE2525529B2 (en) 1974-06-18 1975-06-07 SEMICONDUCTOR ARRANGEMENT WITH COMPLEMENTARY TRANSISTOR STRUCTURES AND METHODS FOR THEIR PRODUCTION

Country Status (13)

Country Link
JP (1) JPS5112778A (en)
AU (1) AU499052B2 (en)
BE (1) BE830286A (en)
BR (1) BR7503777A (en)
CA (1) CA1029134A (en)
CH (1) CH588166A5 (en)
DE (1) DE2525529B2 (en)
ES (1) ES438593A1 (en)
FR (1) FR2275884A1 (en)
GB (1) GB1505103A (en)
IT (1) IT1046053B (en)
NL (1) NL7408110A (en)
SE (1) SE407996B (en)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL7710164A (en) * 1977-09-16 1979-03-20 Philips Nv METHOD OF TREATING A SINGLE CRYSTAL LINE BODY.
US4159915A (en) * 1977-10-25 1979-07-03 International Business Machines Corporation Method for fabrication vertical NPN and PNP structures utilizing ion-implantation
US4232328A (en) * 1978-12-20 1980-11-04 Bell Telephone Laboratories, Incorporated Dielectrically-isolated integrated circuit complementary transistors for high voltage use
GB2060252B (en) * 1979-09-17 1984-02-22 Nippon Telegraph & Telephone Mutually isolated complementary semiconductor elements
JPS57204898A (en) * 1981-06-02 1982-12-15 Saito Masayasu Pump for vessel for dividing liquid little by little
JP2531824Y2 (en) * 1987-02-13 1997-04-09 株式会社 神崎高級工機製作所 Hydraulic clutch type transmission
JPS63142451U (en) * 1987-03-12 1988-09-20
US5070382A (en) * 1989-08-18 1991-12-03 Motorola, Inc. Semiconductor structure for high power integrated circuits
US7076124B2 (en) * 2002-12-20 2006-07-11 Avago Technologies, Ltd. Integrated multichannel laser driver and photodetector receiver
EP4372792A1 (en) * 2022-11-16 2024-05-22 Infineon Technologies Dresden GmbH & Co . KG Semiconductor device

Also Published As

Publication number Publication date
FR2275884A1 (en) 1976-01-16
IT1046053B (en) 1980-06-30
BE830286A (en) 1975-12-16
BR7503777A (en) 1976-07-06
AU8214975A (en) 1976-12-23
JPS5112778A (en) 1976-01-31
NL7408110A (en) 1975-12-22
SE7506878L (en) 1975-12-19
CA1029134A (en) 1978-04-04
SE407996B (en) 1979-04-30
GB1505103A (en) 1978-03-22
ES438593A1 (en) 1977-01-16
AU499052B2 (en) 1979-04-05
CH588166A5 (en) 1977-05-31
FR2275884B1 (en) 1980-10-24
DE2525529A1 (en) 1976-01-08
JPS5247319B2 (en) 1977-12-01

Similar Documents

Publication Publication Date Title
DE1944793C3 (en) Method for manufacturing an integrated semiconductor device
DE1764464C3 (en) Method of manufacturing a lateral transistor
DE2749607C3 (en) Semiconductor device and method for the production thereof
DE2133976C3 (en) Monolithically integrated semiconductor device
DE2361319C2 (en) Semiconductor device and method for its manufacture
DE2133979C3 (en) Method for manufacturing a semiconductor device
DE1764570C3 (en) A method of manufacturing a semiconductor device having complementary NPN and PNP transistors
DE2510593A1 (en) INTEGRATED SEMI-CONDUCTOR CIRCUIT ARRANGEMENT
DE2525529B2 (en) SEMICONDUCTOR ARRANGEMENT WITH COMPLEMENTARY TRANSISTOR STRUCTURES AND METHODS FOR THEIR PRODUCTION
DE2218680C2 (en) Semiconductor device and method for its manufacture
DE1764578B2 (en) Method for producing a semiconductor arrangement with a field effect transistor
DE2403816C3 (en) Semiconductor device and method for its manufacture
DE2320420A1 (en) METHOD FOR PRODUCING A CONDUCTIVE CONNECTION PATTERN ON SEMI-CONDUCTOR CIRCUITS AND ARRANGEMENTS PRODUCED BY THE METHOD
DE2600375C3 (en) Semiconductor arrangement with at least two complementary transistors and method for their production
DE2133977C3 (en) Semiconductor component
DE3784974T2 (en) SELF-ADJUSTED VLSI BIPOLAR TRANSISTOR.
DE2011630C3 (en) Integrated semiconductor circuit
DE2216642C3 (en) Semiconductor device and method for its manufacture
DE1287218C2 (en) INTEGRATED SEMI-CONDUCTOR CIRCUIT AND METHOD FOR MANUFACTURING IT
DE2155050C3 (en) Integrated circuits for logic purposes and processes for their manufacture
DE1639342C3 (en) Semiconductor device and method for its manufacture
DE1931201C3 (en) Method of manufacturing a zener diode
DE2133981C3 (en) Semiconductor component with a semiconductor body with a transistor and method for its production
DE2133980B2 (en) Monolithic integrated circuit - with buried insulation
DE1808926B2 (en) A semiconductor arrangement with a semiconductor region containing a monocrystalline region and at least one polycrystalline region adjoining it

Legal Events

Date Code Title Description
8239 Disposal/non-payment of the annual fee