DE1639342C3

DE1639342C3 - Semiconductor device and method for its manufacture

Info

Publication number: DE1639342C3
Application number: DE19681639342
Authority: DE
Inventors: Claude Jan Principe Frederic Ie; Spaapen Joseph Bernardus Maria; Nijmegen Can (Niederlande)
Original assignee: Philips Gloeilampenfabrieken NV
Current assignee: Koninklijke Philips NV
Priority date: 1967-01-18
Filing date: 1968-01-13
Publication date: 1978-01-19

Description

Die Erfindung betrifft eine Halbleiteranordnung mit einem Halbleiterkörper, der ein Substratgebiet des einen Leitungstyps und eine darauf liegende epitaktische Schicht vom anderen Leitungstyp aufweist, welche Schicht wenigstens ein inselförmiges Gebiet umfaßt, das vom übrigen Teil der epitaktischen Schicht durch einen sich von der Oberfläche der epitaktischen Schicht bis zum Substratgebiet erstreckenden diffundierten Trennkanal des einen Leitungstyps getrennt ist und das wenigstens ein Halbleiterschaltungselement mit einer Zone des einen Leitungstyps enthält, wobei sich im inselförmigen Gebiet zwischen dem Substratgebiet und der epitaktischen Schicht eine diffundierte vergrabene Schicht des anderen Leitungstyps mit höherer Dotierung als die epitaktischc Schicht befindet, welche vergrabene Schicht an den Trennkanal angrenzt. Eine solche Halbleiteranordnung ist aus der FR-PS 14 28 799 bekannt.The invention relates to a semiconductor arrangement having a semiconductor body which is a substrate region of the one conduction type and an overlying epitaxial layer of the other conduction type, which Layer comprises at least one island-shaped region, which is separated from the rest of the epitaxial layer by a diffused separating channel of the one conduction type extending from the surface of the epitaxial layer to the substrate region is separated and that contains at least one semiconductor circuit element with a zone of the one conductivity type, wherein im island-shaped area between the substrate area and the epitaxial layer is a diffused buried Layer of the other conductivity type with higher doping than the epitaxial layer is which buried layer adjoins the separation channel. Such a semiconductor arrangement is from FR-PS 14 28 799 known.

Die Erfindung betrifft weiter ein Verfahren zur Herstellung einer solchen Halbleiteranordnung.The invention further relates to a method for producing such a semiconductor arrangement.

Unter Schaltungselementen im Sinne der Erfindung werden hier und im folgenden passive und aktive Strukturen verstanden, die durch gegenseitige Verbindung eine elektrische Schaltung bilden können, wie Dioden, Transistoren, Mehrschichtenstrukturen, Widerstände, Kapazitäten usw.Circuit elements within the meaning of the invention are here and below passive and active Understood structures that can form an electrical circuit by interconnection, such as Diodes, transistors, multilayer structures, resistors, capacitors, etc.

Halbleiteranordnungen dieser Art werden als integrierte, monolithische Schaltungen verwendet. Der durch das inselförmige Gebiet des anderen Leitungstyps und den Teil des einen Leitungstyps gebildete PN-Übergang, der im Betrieb in der Sperrichtung geschaltet ist, isoliert das inselförmige Gebiet mit den darin vorhandenen Halbleiterstrukturen elektrisch gegenüber dem weiteren Teil des Halbleiterkörpers.Semiconductor arrangements of this type are used as integrated, monolithic circuits. the formed by the island-shaped area of the other conduction type and the part of the one conduction type PN junction, which is switched in the reverse direction during operation, isolates the island-shaped area with the Semiconductor structures present therein electrically with respect to the further part of the semiconductor body.

Um eine gute Isolierung der inselförmigen Gebiete gegeneinander und gegen den weiteren Teil des Halbleiterkörpers zu erzielen, wird im allgemeinen die Durchschlagspannung des betreffenden PN-Überganges so hoch gewählt, daß auch bei den höchsten, in der Schaltung auftretenden Spannungen kein Durchschlag der Inselisolierung auftreten kann. Bei bekannten Anordnungen ist zu diesem Zweck die erwähnte Isolationsdurchschlagspannung im allgemeinen höher als die höchste Durcschlagspannung der FN-Übergänge, die in den in einem inselförmigen Gebiet angebrachten Halbleiterstrukturen vorhanden sind.To get a good isolation of the island-shaped areas to achieve against each other and against the further part of the semiconductor body is generally the Breakdown voltage of the relevant PN junction selected so high that even with the highest, in the Circuit voltages no breakdown of the island insulation can occur. At acquaintances In arrangements, the insulation breakdown voltage mentioned is generally higher for this purpose as the highest breakdown voltage of the FN junctions in the in an island-shaped area attached semiconductor structures are present.

Unter Umständen tritt jedoch bei den bekannten Halbleiteranordnungen die Gefahr auf, daß (zeitweilige) in der Schaltung auftretende Spannungsspitzen einen oder mehrere Teile der Schaltung beschädigen können. Wenn, wie in dem vorliegenden Falle, ein Schaltungselement eine Zone des gleichen Leitungstyps wie der ei wähnte Teil des einen Leitungstyps enthält, befindet sich zwischen dieser Zone und dem i/iselförmigen Gebiet des anderen Leitungstyps mindestens ein PN-Übergang. Wenn bei der Schaltung im Betrieb ein solcher PN-Übergang in Sperrichtung geschaltet ist, kann unter Umständen die Durchschlagspannung dieses Überganges dauernd oder während eines Impulses überschritten werden. Dieser PN-Übergang kann infolgedessen beschädigt werden und unter Umständen auch weitere Teile der Schaltung.However, it may occur with the well-known Semiconductor arrangements run the risk of (temporary) voltage peaks occurring in the circuit or damage several parts of the circuit. If, as in the present case, a circuit element has a region of the same conductivity type as that ei mentioned part of one line type contains is located there is at least one between this zone and the island-shaped area of the other conduction type PN transition. If such a PN junction is switched in the reverse direction during operation, Under certain circumstances, the breakdown voltage of this transition can be permanent or during a pulse be crossed, be exceeded, be passed. This PN junction can be damaged as a result and under certain circumstances also other parts of the circuit.

Es kann bei einer Diode, die durch Diffusion einer Oberflächenzone des einen Leitungstyps z. B. in ein inselförmiges Gebiet des anderen Leitungstyps gebUdet wird, die zulässige Sperrspannung überschritten werden, so daß eine zu hohe Verlustleistung auftritt.It can be in a diode, which by diffusion of a surface zone of one conduction type z. B. in a island-shaped area of the other type of conduction is formed, the permissible reverse voltage is exceeded, so that too high a power loss occurs.

Wenn in einem inselförmigen Gebiet ein Transistor z. B. durch Diffusion einer Basiszone des einen Leitungstyps und einer Emitterzone des anderen Leitungstyps angebracht ist, kann die Überschreitung der zulässigen Spannung zwischen der Basiszone und dem als Kollektorzone dienenden inselförmigen Gebiet zur Zerstörung des Transistors führen. Dies kann z. B. auf das Auftreten einer hohen Verlustleistung infolge eines normalen Lawinendurchschlages des Kollektor-Basis-Überganges (»first breakdown«) zurückzuführen sein. Eine andere, sehr wichtige Form der Zerstörung kann beim Überschreiten einer bestimmten Basis-Kollektor-Spannung bzw. einer Kollektor-Emitter-Spannung auftreten, über die bei einem hinreichend hohen Kollektor- und/oder Basisstrom die Erscheinung des sogenannten zweiten Durchschlages (»second breakdown«) auftritt. Infolgedessen kann eine Zerstörung des Transistors innerhalb sehr kurzer Zeit auftreten.If in an island-shaped area a transistor z. B. by diffusion of a base zone of the one Conduction type and an emitter zone of the other conduction type is attached, the exceedance can the permissible voltage between the base zone and the island-shaped area serving as the collector zone lead to the destruction of the transistor. This can e.g. B. on the occurrence of a high power loss as a result a normal avalanche breakdown of the collector-base transition ("first breakdown") being. Another, very important form of destruction can occur when a certain base-collector voltage or a collector-emitter voltage is exceeded, above that when it is sufficiently high Collector and / or base current the phenomenon of the so-called second breakdown occurs. As a result, the Transistor occur within a very short time.

Der Erfindung liegt die Aufgabe zugrunde, eine Halbleiteranordnung der eingangs genannten Art mit einer automatischen Durchschlagsicherung zu schaffen.The invention is based on the object of having a semiconductor arrangement of the type mentioned at the outset to create an automatic breakdown protection.

Der Erfindung liegt die Erkenntnis zugrunue, daß bei 5s integrierten Schaltungen, bei denen die Betriebsspannung und die Durchschlagspannung zwischen einer Zone des einen Leitungstyps und dem inselförmigen Gebiet hinreichend voneinander verschieden sind, eine automatische Durchschlagsicherung dadurch erzielt 6u werden kann, daß als Isolierung der inselförmigen Gebiete ein PN-Übergang benutzt wird, dessen Durchschlagspannung niedriger ist als die Durchschlagspannung zwischen dem inselförmigen Gebiet und der betreffenden Zone des einen Leitungstyps.The invention is based on the knowledge that at 5s integrated circuits in which the operating voltage and the breakdown voltage are between a Zone of one conduction type and the island-shaped area are sufficiently different from each other, one automatic breakdown protection can be achieved that as insulation of the island-shaped A PN junction is used, the breakdown voltage of which is lower than the breakdown voltage between the island-shaped area and the relevant zone of the one line type.

Bei einer Zunahme der Sperrspannung zwischen dieser Zone und dem inselförmigen Gebiet kann, wenn bestimmte, weiter unten zu erörternde Schaltungsbedingungen erfüllt sind, der Strom durch Durchschlag zwischen dem inselförmigen Gebiet und dem weiteren Teil des Halbleiterkörpers des einen Leitungstyps durch diesen Teil abfließen, bevor ein Durchschlag zwischen der Zone des einen Leitungstyps und dem inselförmigen Gebiet des anderen Leitungstyps auftreten kann.With an increase in the reverse voltage between this zone and the island-shaped area, if certain circuit conditions to be discussed below are met, the current through breakdown between the island-shaped region and the further part of the semiconductor body of the one conductivity type drain this part before a breakdown between the zone of one conduction type and the island-shaped one Area of the other line type can occur.

In Anwendung dieser Erkenntnis wird die genannte Aufgabe erfindungsgemäß dadurch gelöst, daß die Dotierungskonzentrationen der vergrabenen Schicht und des Trennkanals wenigstens an der Stelle, wo sie aneinander angrenzen, derart hoch sind, daß der PN-Übergang, der das inselförmige Gebiet des anderen Leitungstyps von dem vom Trennkanal und vom Substratgebiet gebildeten Bereich vom einen Leitungstyp trennt, eine Durchschlagspannung aufweist, die niedriger ist als die Durchschlagspannung zwischen der erwähnten Zone des Halbleiterschaltungselements und dem inselförmigen Gebiet und daß ein Anschlußleiter vorgesehen ist, durch den der Durchschlagstrom aus dem Substratgebiet abfließen kann.Using this knowledge, the stated object is achieved according to the invention in that the Doping concentrations of the buried layer and the separation channel at least at the point where they are so high that the PN junction, which is the island-shaped area of the other Conduction type separates from the region formed by the separation channel and the substrate region of a conduction type, has a breakdown voltage which is lower than the breakdown voltage between the mentioned zone of the semiconductor circuit element and the island-shaped area and that a connection conductor is provided through which the breakdown current emerges can run off the substrate area.

Der Vollständigkeit halber sei noch erwähnt, daß aus der NL-OS 64 11372 eine Halbleiteranordnung mit einem Halbleiterkörper bekannt ist, der ein Substratgebiet des einen Leitungstyps und eine darauf liegende epitaktische Schicht vom anderen Leitungstyp aufweist, weiche Schicht wenigstens ein inselförmiges Gebiet umfaßt, das vom übrigen Teil der epitaktischen Schicht durch einen sich von der Oberfläche bis zum Substratgebiet erstreckenden, diffundierten Trennkanal des einen Leitdngstyps getrennt ist, wobei das inselförmige Gebiet wenigstens ein Halbleiterschaltungselement mit einer Zone des einen Leitungstpys enthält, wobei sich im inselförmigen Gebiet zwischen dem Substratgebiet und der epitaktischen Schicht eine vergrabene Schicht des anderen Leitungstyps mit höherer Dotierung als die epitaktische Schicht befindet und wobei der vom Substratgebiet und vom Trennkanal gebildete Bereich vom einen Leitungstyp mit einem Anschlußleiter versehen ist. Bei dieser Halbleiteranordnung grenzt jedoch die vergrabene Schicht nicht an den Trennkanal, so daß eine automatische Durchschlagsicherung wie bei der Erfindung hier nicht möglich ist.For the sake of completeness it should be mentioned that from the NL-OS 64 11372 a semiconductor device with a semiconductor body is known which has a substrate region of one conduction type and one lying thereon having epitaxial layer of the other conductivity type, soft layer at least one island-shaped region comprises, the remaining part of the epitaxial layer by a from the surface to the Substrate area extending, diffused separation channel of a Leitdngtyps is separated, wherein the island-shaped region of at least one semiconductor circuit element with a zone of the one line type contains, wherein in the island-shaped area between the substrate area and the epitaxial layer a buried layer of the other conductivity type with higher doping than the epitaxial layer is located and wherein the region formed by the substrate region and the separation channel is of a conductivity type with a Connection conductor is provided. In this semiconductor arrangement, however, the buried layer does not adjoin the Separation channel, so that an automatic breakdown protection as in the invention is not possible here.

Weiter ist aus IBM-TDB 8 (1966) 12, 1846/47, eine Halbleiterstruktur bekannt, bei der ein Transistor in einem von Trennkanälen begrenzten mit einer hochdotierten vergrabenen Schicht versehenen, inselförmigen Teil einer Halbleiterschicht untergebracht ist. Dabei wird aber die Insel nicht völlig von einem PN-Übergang begrenzt, sondern sie befindet sich auf einer dielektrischen Isolierschicht und ist nur an den Trennkanälen durch einen PN-Übergang isoliert, der ebenfalls ein maximales Dotierungsgefälle an der Grenzfläche Trennkanal/vergrabene Schicht aufweist. In einer solchen integrierten Schaltung tritt abei keine Durchschlagsicherung auf und ist auch nicht beabsichtigtFurthermore, from IBM-TDB 8 (1966) 12, 1846/47, a semiconductor structure is known in which a transistor in an island-shaped one delimited by separating channels and provided with a highly doped buried layer Part of a semiconductor layer is housed. However, the island is not completely covered by a PN junction limited, but it is located on a dielectric insulating layer and is only on the separation channels isolated by a PN junction, which also has a maximum doping gradient at the interface Has separation channel / buried layer. In such an integrated circuit there is no breakdown fuse and it is also not intended

Bei der Erfindung wird unter der Durchschlagspannung zwischen dem inselförmigen Gebiet und der Zone des einen Leitungstyps die niedrigste Spannung zwischen diesen beiden Gebieten verstanden, nach deren Überschreiten ein Durchschlag in irgendeiner Form auftreten kann. Das wirkliche Auftreten eines Durchschlages braucht dabei nicht nur von der angelegten Spannung abhängig zu sein; er kann auch noch von anderen Faktoren, z. B. vom Auftreten bestimmter Stromstärken in der Halbleiterstruktur, abhängen, wie bei dem vorerwähnten Beispiel des zweiten Durchschlages (second breakdown).In the invention, the breakdown voltage is applied between the island-shaped area and the zone of one type of conduction understood the lowest voltage between these two areas, according to if exceeded, a breakdown of any kind can occur. The real occurrence of one Breakdown does not only have to be dependent on the applied voltage; he can too nor from other factors, e.g. B. from the occurrence of certain currents in the semiconductor structure, depend, as in the aforementioned example of the second breakdown.

Die Halbleiteranordnung nach der Erfindung inThe semiconductor device according to the invention in

einfacher Weise, die vorstehend beschriebene Sicherung vor Durchschlag zwischen einem inselförmigen Gebiet und einer darin untergebrachten Zone des einen Leitungstyps zu erzielen, wenn wenigstens zwischen dem Potential des betreffenden Teils des einen Leitungstyps und dem der erwähnten Zone eine bestimmte Beziehung vorliegtsimple way, the above-described protection against breakdown between an island-shaped To achieve area and a zone accommodated therein of the one conductivity type, if at least between the potential of the relevant part of the one conductivity type and that of the mentioned zone certain relationship exists

Die zu erfüllende Bedingung zum Erzielen der Sicherung besteht darin, daß, wenn der für die Inselisolierung bestimmte PN-Übergang durchzuschlagen beginnt, die Durchschlagspannung zwischen dem inselförmigen Gebiet und der Zone des Halbleiterschaltungselements des einen Leitungstyps noch nicht erreicht sein soll.The condition to be fulfilled in order to achieve the backup is that, if the for the Island insulation begins to breakdown certain PN junction, the breakdown voltage between the island-shaped area and the zone of the semiconductor circuit element of the one conductivity type not yet should be achieved.

Bei einer weiteren Ausgestaltung der Halbleiteranordnung nach der Erfindung weist die Dotierungskonzentration des Trennkanals an der Stelle, wo der Trennkanal an die vergrabene Schicht angrenzt, ein Maximum auf.In a further embodiment of the semiconductor arrangement according to the invention, the doping concentration has of the separation channel at the point where the separation channel adjoins the buried layer Maximum on.

Ein Verfahren zur Herstellung einer Halbleiteranordnung nach der Erfindung ist dadurch gekennzeichnet, daß auf einem Substratgebiet vom einen Leitungstyp mittels Diffusion eine erste vergrabene Schicht des anderen Leitungstyps und eine zweite vergrabene Schicht des einen Leitungstyps erzeugt werden, die aneinander grenzen, wobei die zweite vergrabene Schicht entsprechend dem Muster der Trennkanäle ausgebildet wird, und dann auf die vergrabenen Schichten eine Schicht vom anderen Leitungstyp mit niedrigerer Dotierung als die erste vergrabene Schicht epitaktisch niedergeschlagen wird, wobei die Trennkanäle wenigstens zum Teil durch Diffusion aus der zweiten vergrabenen Schicht in die epitaktische Schicht gebildet werden, und daß in den von den Trennkanälen begrenzten inselförmigen Gebieten der epitaktischen Schicht jeweils eine zu dem genannten Halbleiterschaltungselement gehörige Zone des einen Leitungstyps erzeugt wird.A method for producing a semiconductor device according to the invention is characterized in that a first buried layer of the other conductivity type and a second buried layer of one conductivity type are produced on a substrate region of one conductivity type by means of diffusion, which are adjacent to one another , the second buried layer correspondingly the pattern of the separating channels is formed, and then a layer of the other conductivity type with lower doping than the first buried layer is epitaxially deposited on the buried layers, the separating channels being formed at least in part by diffusion from the second buried layer into the epitaxial layer, and that in the island-shaped regions of the epitaxial layer delimited by the separating channels, in each case a zone of the one conductivity type belonging to the said semiconductor circuit element is produced.

Die erste und die zweite vergrabene Schicht lassen sich auf verschiedene Weise anbringen. Besonders wichtig ist eine Ausgestaltung des Verfahrens nach der Erfindung, bei der die erste vergrabene Schicht des anderen Leitungstyps auf der gesamten Oberfläche des Substratgebietes ausgebildet wird, worauf die zweite vergrabene Schicht des einen Leitungstyps vor dem Niederschlagen der epitaktischen Schicht entsprechend dem Muster der Trennkanäle über wenigstens einen Teil der Dicke der ersten vergrabenen Schicht in diese Schicht eindiffundiert wird.The first and the second buried layer can be applied in different ways. Especially What is important is an embodiment of the method according to the invention in which the first buried layer of the Another conduction type is formed on the entire surface of the substrate region, whereupon the second buried layer of the one conductivity type before the deposition of the epitaxial layer accordingly the pattern of the separation channels over at least part of the thickness of the first buried layer in this Layer is diffused.

Zum Anbringen der ersten vergrabenen Schicht ist in diesem Fall keine Maskierung erforderlich, so daß die Anzahl der notwendigen Herstellungsstufen um eine verringert wird. Dies erbringt einen erheblichen herstellungstechnischen Vorteil, da nicht nur das Anbringen der ersten vergrabenen Schicht keine Maskierung erfordert, sondern auch das genaue, zeitraubende Justieren der Maskierung zum Anbringen der Trennkanlle fortfällt In this case, no masking is required to apply the first buried layer, so that the number of necessary manufacturing steps is reduced by one. This results in a considerable advantage in terms of manufacturing technology, since not only does the application of the first buried layer require no masking, but also the precise, time-consuming adjustment of the masking for applying the separating channels is omitted

Nach einer anderen Ausgestaltung des Verfahrens nach der Erfindung werden die erste und die zweite vergrabene Schicht auf dem Substratgebiet nebeneinander ausgebildet, worauf die vergrabenen Schichten in das Substratgebiet eindiffundiert werden, bis sie aneinander angrenzen. Durch Änderung der Zeitdauer und der Temperatur des Diffusionsvorganges kann die erreichte Durchschlagspannung innerhalb bestimmter Grenzen gewählt werden.According to another embodiment of the method according to the invention, the first and the second buried layer formed side by side on the substrate area, whereupon the buried layers in the substrate area are diffused until they adjoin one another. By changing the duration and the temperature of the diffusion process, the breakdown voltage reached can be within certain limits Limits are chosen.

Die Trennkanäle können gemäß einer weiterenThe separation channels can according to a further

Ausgestaltung des Verfahrens nach der Erfindung durch Diffusion einer Verunreinigung des einen Leitungstyps ausgebildet werden, die bei der angewendeten Diffusionstemperatur eine Diffusionskonstante hat, die mindestens Smal höher ist als die der zur Ausbildung der ersten vergrabenen Schicht verwendeten Verunreinigung des anderen Leitungstyps. Dabei lassen sich auch, wenn man von zwei vergrabenen Schichten mit annähernd gleichen Verunreinigungskonzentrationen ausgeht, die Trennkanäle durch die obere Schicht her eindiffundieren, ohne daß die erste vergrabene Schicht des anderen Leitungstyps eine zu große Dicke annimmt.Design of the method according to the invention by diffusing an impurity of one conduction type be formed, which has a diffusion constant at the diffusion temperature used that is at least S times higher than that used to train the first buried layer used impurity of the other conductivity type. You can also if you think of two buried layers with approximately equal impurity concentrations goes out, the separating channels diffuse through the upper layer without the first buried layer of the other type of conduction assumes too great a thickness.

Die erste vergrabene Schicht läßt sich dabeiThe first buried layer can be

vorteilhafterweise durch Diffusion von Arsen in einemadvantageously by diffusion of arsenic in one

,₅ Substratgebiet aus P-Ieitendem Silizium ausbilden, wobei die Trennkanäle durch Diffusion von Bor ausgebildet werden. Bei der üblichen Diffusionstemperatur von etwa 900 bis 1300⁰C ist die Diffusionskonstante von Bor in Silizium etwa 8- bis lOmal so groß wie die von Arsen. _{Form 5} substrate region from P-conductive silicon, the separation channels being formed by diffusion of boron. In the conventional diffusion temperature of about 900 to 1300 ⁰ C, the diffusion constant of boron in silicon is about 8- is to ten times as large as that of arsenic.

Die Diffusion der Trennkanäle kann vollständig von der angebrachten zweiten vergrabenen Schicht her erfolgen. Diese Diffusion kann jedoch auch zweiseitig erfolgen, sowohl von der zweiten vergrabenen SchichtThe diffusion of the separating channels can be carried out entirely from the attached second buried layer respectively. However, this diffusion can also take place on both sides, both from the second buried layer

_Z5 als auch von der Oberfläche der oberen Schicht her. Dabei wird die Diffusion der Kanäle durch die obere Schicht erleichtert. Ein weiterer Vorteil dieses Verfahrens ist der, daß Mangel in dem auf der oberen Schicht angebrachten Maskierungsoxid nur Diffusionsfehler mit sich bringen, die sich auf den oberen Teil der oberen Schicht beschränken und sich nicht durch die Gesamtdicke der oberen Schicht erstrecken. Unter Umständen kann dann die Diffusion von der genannten Oberfläche her vorteilhaft mit dem Anbringen einer Zone des einen Leitungstyps in der oberen Schicht kombiniert werden, um das Halbleiterschaltungselement in dem inselförmigen Gebiet herzustellen. _Z5 as well as from the surface of the upper layer. The diffusion of the channels through the upper layer is thereby facilitated. Another advantage of this method is that deficiencies in the masking oxide applied to the upper layer only result in diffusion defects which are limited to the upper part of the upper layer and do not extend through the entire thickness of the upper layer. Under certain circumstances, the diffusion from the surface mentioned can then advantageously be combined with the application of a zone of the one conductivity type in the upper layer in order to produce the semiconductor circuit element in the island-shaped region.

Die Erfindung wird nachstehend an Hand der Zeichnung an einigen Ausführungsbeispielen näher erläutert. Es zeigtThe invention is explained in more detail below with reference to the drawing of some exemplary embodiments explained. It shows

F i g. 1 schematisch eine Draufsicht auf einen Teil einer Halbleiteranordnung nach der Erfindung,F i g. 1 schematically shows a plan view of part of a semiconductor arrangement according to the invention,

F i g. 2 schematisch einen Schnitt längs der Linie H-II der Halbleiteranordnung nach F i g. 1,F i g. 2 schematically shows a section along the line HI I of the semiconductor arrangement according to FIG. 1,

F i g. 3 bis 7 Querschnitte durch eine Halbleiteranordnung nach den F i g. 1 und 2 in verschiedenen Herstellungsstufen,F i g. 3 to 7 cross sections through a semiconductor arrangement according to the F i g. 1 and 2 in different stages of manufacture,

Fig.8 bis 10 schematisch Querschnitte durch eine andere Halbleiteranordnung nach der Erfindung in verschiedenen Herstellungsstufen.Fig. 8 to 10 schematically cross sections through a other semiconductor device according to the invention in various stages of manufacture.

Deutlichkeitshalber sind die Figuren nur schematisch und insbesondere in bezug auf die Abmessungen in der Dickenrichtung nicht maßstäblich.
Die F i g. 1 und 2 zeigen schematisch in einer Draufsicht bzw. im Schnitt einen Teil einer Halbleiteran ordnung nach der Erfindung. Diese Halbleiteranord nung enthält einen Halbleiterkörper mit einem Teil (1,7) aus P-leitendem Silizium, der aus einem Substratgebiet 1 mit einem spezifischen Widerstand von etwa 3 Ohm-cm und eindiffundierten Trennkanälen 7 besteht Weiterhin hat die Anordnung N-leitende, inselförmige Gebiete 2, im folgenden Inseln genannt, die an die gleiche Oberfläche des Halbleiterkörpers angrenzen und mit dem Teil (1, 7) einen PN-Übergang 3 bilden, der zur elektrischen Trennung zwischen den Inseln 2 und dem Substratgebiet 1 und zwischen den Inseln untereinander dient In den Figuren ist nur eine dieser Inseln vollständig dargestellt, und wenn nicht anders angege- For the sake of clarity, the figures are only schematic and, in particular with regard to the dimensions in the thickness direction, are not to scale.
The F i g. 1 and 2 show schematically in a plan view and in section a part of a semiconductor arrangement according to the invention. This semiconductor arrangement contains a semiconductor body with a part (1 , 7) made of P-conductive silicon, which consists of a substrate area 1 with a resistivity of about 3 ohm-cm and diffused separating channels 7. The arrangement also has N-conductive, island-shaped areas 2, hereinafter referred to as islands, which adjoin the same surface of the semiconductor body and form a PN junction 3 with part (1, 7), which serves for electrical separation between the islands 2 and the substrate area 1 and between the islands from one another only one of these islands is shown in full in the figures, and unless otherwise indicated

ben, bezieht sich die weitere Beschreibung auf diese Insel.ben, the further description refers to this island.

In dieser Insel 2 ist eine Transistorstruktur angebracht, die vollständig in der Insel liegt und aus einer N-leitenden Kollektorzone 4, einer P-Ieitenden Basiszone 5 und einer N-leitenden Emitterzone 6 besteht. Die Durchschlagspannung des PN-Überganges 3 ist niedriger als die Durchschlagspannung zwischen der Insel 2 und der P-Ieitenden Basiszone 5.In this island 2, a transistor structure is attached, which is completely in the island and consists of a N-conductive collector zone 4, a P-conductive base zone 5 and an N-conducting emitter zone 6 consists. The breakdown voltage of the PN junction 3 is lower as the breakdown voltage between the island 2 and the P-conductive base zone 5.

Die Inseln sind durch örtlich eindiffundierte, hochdotierte, P-Ieitende Trennkanäle 7 voneinander getrennt, die sich von der Oberfläche her bis in das Substratgebiet I erstrecken. Weiterhin hat die Insel örtlich eine hochdotierte, N-Ieitende Zone 8. Die hochdotierten Zonen 7 und 8 sind (siehe F i g. 2) örtlich durch den PN-Übergang 3 voneinander getrennt und grenzen an je ein niedriger dotiertes Gebiet 1 bzw. 4 des gleichen Leitungstyps an, welche Gebiete 1 und 4 außerdem an dem PN-Übergang 3 anliegen. Die Durchschlagspannung des PN-Überganges 3 wird dabei durch die hochdotierten Zonen 7 und 8 bestimmt.The islands are separated from one another by locally diffused, highly doped, P-conducting separating channels 7, which extend from the surface into the substrate area I. The island also has one locally highly doped, N-conductive zone 8. The highly doped zones 7 and 8 are (see FIG. 2) locally through the PN junction 3 separated from one another and adjoin a lower doped region 1 or 4 of the same Line type, which areas 1 and 4 are also applied to the PN junction 3. The breakdown voltage of the PN junction 3 is determined by the highly doped zones 7 and 8.

Die Zone 8 (siehe F i g. 2) wird in dieser Ausführungsform durch eine auf dem Substratgebiet 1 liegende, an einen Trennkanal 7 angrenzende, N-leitende, vergrabene Schicht mit einem mittleren spezifischen Widerstand von etwa 0,02 Ohm-cm gebildet, auf der eine epitaktische, N-Ieitende obere Schicht 4 mit einer Dicke von etwa 10 μιτι und einem spezifischen Widerstand von etwa 0,3 Ohm-cm vorhanden ist.The zone 8 (see FIG. 2) is in this embodiment by a lying on the substrate area 1, on an N-conducting buried layer adjoining a separating channel 7 and having a medium specific resistance of about 0.02 ohm-cm, on which an epitaxial, N-conductive upper layer 4 with a thickness of about 10 μιτι and a specific resistance of there is about 0.3 ohm-cm.

Eine Halbleiteranordnung in dieser Ausführungsform läßt sich wie folgt herstellen (siehe die F i g. 3 bis 7). Es wird von einem Substrat ausgegangen (siehe F i g. 3), das aus einer P-leitenden Siliziumscheibe 1 mit einem spezifischen Widerstand von etwa 3 Ohm-cm, einem Durchmesser von 30 mm und einer Dicke von 250 μπι mit polierter Oberfläche besteht. Die weiter unten zu beschreibenden, verschiedenen Bearbeitungsschritte werden in den Figuren nur in bezug auf diese obere Räche angegeben. Zunächst wird in einer Hülle über die ganze Oberfläche bei 1200⁰C Arsen aus arsendotiertem Silizium als Quelle aufgedampft, bis ein Flächenwiderstand von 5,3 Ohm erreicht ist. Darauf wird während zwei Stunden bei 1200° C in feuchtem Sauerstoff diffundiert, worauf eine erste vergrabene Schicht 8 (siehe die F i g. 3 und 2) mit einer Dicke von 3 μπι und einem Flächenwiderstand von 55 Ohm erhalten ist, die mit einer Oxidschicht 9 einer Dicke von 0,8 μπι überzogen ist, auf welcher vergrabenen Schicht die obere Schicht 4 (siehe F i g. 2) angebracht werden wird.A semiconductor device in this embodiment can be manufactured as follows (see Figs. 3 to 7). A substrate is assumed (see FIG. 3), which consists of a P-conductive silicon wafer 1 with a specific resistance of about 3 ohm-cm, a diameter of 30 mm and a thickness of 250 μm with a polished surface. The various processing steps to be described further below are indicated in the figures only in relation to this upper area. First, is deposited in an envelope over the entire surface at 1200 ⁰ C arsenic from arsenic doped silicon as the source until a sheet resistance of 5.3 ohms achieved. It is then diffused in moist oxygen for two hours at 1200 ° C., whereupon a first buried layer 8 (see FIGS. 3 and 2) with a thickness of 3 μm and a sheet resistance of 55 ohms is obtained, with an oxide layer 9 is coated with a thickness of 0.8 μm, on which buried layer the upper layer 4 (see FIG. 2) will be applied.

In die Oxidschicht 9 werden darauf (siehe F i g. 4) durch die in der Halbleitertechnik allgemein üblichen Photomaskierungsverfahren Kanäle 10 mit einer Breite von 15 μιη geätzt, die eine Insel 2 mit den Abmessungen 165 χ 165 μπι² umgeben. Die obere Fläche des Halbleiterkörpers wird dann einem Ätzvorgang in einer Atzflüssigkeit der volumenmäßigen Zusammensetzung: konzentrierte Salpetersäure: konzentrierte Essigsäure : Fluorwasserstoffsäure (etwa 50%) = 9:9:1 während etwa 5 Sekunden ausgesetzt wodurch in den geätzten Kanälen einige Zehntel μπι Silizium weggeätzt werden (in der Figur nicht dargestellt), was die Sichtbarkeit der Kanäle bei der anschließenden Maskierung begünstigt und außerdem die Oberflächenkonzentration der Schicht 8 örtlich verringertIn the oxide layer 9 (see FIG. 4), channels 10 with a width of 15 μm, which surround an island 2 with the dimensions 165 × 165 μm ² , are etched using the photo masking methods generally customary in semiconductor technology. The upper surface of the semiconductor body is then subjected to an etching process in an etching liquid with the volume composition: concentrated nitric acid: concentrated acetic acid: hydrofluoric acid (about 50%) = 9: 9: 1 for about 5 seconds, whereby a few tenths of a μπι silicon are etched away in the etched channels (not shown in the figure), which promotes the visibility of the channels during the subsequent masking and also locally reduces the surface concentration of the layer 8

Darauf wird während etwa 30 Minuten bei 1100⁰C Bor aufgedampft wodurch eine zweite vergrabene Schicht 11 (siehe F i g. 4) an der Stelle der Kanäle über einen Teil der Dicke der ersten vergrabenen Schicht 8 in diese Schicht eindiffundiert wird. Während einer dann folgenden Diffusion von etwa 0,5 Stunden bei 1200⁰C diffundiert (siehe Fig.5) diese zweite vergrabene Schicht 11 durch die Schicht 8. Dies wird dadurch erleichtert, daß bei der angewandten Diffusionstemperatur die Diffusionskonstante von Bor etwa zehnmal größer ist als die von Arsen, wobei außerdem die Arsenkonzentration in den Kanälen infolge des vorerwähnten kurzen Ätzvorganges verringert ist.Boron is vapor-deposited thereon for about 30 minutes at 1100 ^° C., as a result of which a second buried layer 11 (see FIG. 4) is diffused into this layer at the location of the channels over part of the thickness of the first buried layer 8. Then during a following diffusion of about 0.5 hours at 1200 ⁰ C to diffuse (see Figure 5), this second buried layer 11 through the layer 8. This is facilitated by the fact that at the applied temperature diffusion, the diffusion constant of boron is about ten times greater than that of arsenic, with the arsenic concentration in the channels also being reduced as a result of the aforementioned brief etching process.

Das erhaltene Oxid wird darauf entfernt, wonach auf den vergrabenen Schichten 8 und 11 im üblichen Verfahren durch epitaktisches Niederschlagen eine obere Schicht 4 (siehe F i g. 6) mit einer Dicke von etwa 10 μιη und einem spezifischen Widerstand von 0,3 Ohm-cm angebracht wird. Auf dieser oberen Schicht 4 wird durch thermische Oxidation in feuchtem Sauerstoff eine Oxidschicht 12 mit einer Dicke von 0,6 μιη (siehe F i g. 6) angebracht, in der wieder Kanäle 13 mii einer Breite von 15 μπι geätzt werden, die über der bereits gebildeten, vergrabenen Schicht 11 gebildet werden, welche Schicht 11 während dieser thermischen Behandlungen weiter eindiffundiert. In diesen Kanälen 13 wird in gleicher Weise wie vorstehend beschrieben Bor aufgedampft und während 15 Minuten bei 1200° C in feuchtem Sauerstoff diffundiert. Es entstehen dannThe oxide obtained is then removed, after which on the buried layers 8 and 11 in the usual way Method by epitaxial deposition an upper layer 4 (see Fig. 6) with a thickness of about 10 μιη and a specific resistance of 0.3 ohm-cm is attached. On this top layer 4, an oxide layer 12 with a thickness of 0.6 μm (see FIG. 6) attached, in which channels 13 are again etched with a width of 15 μm, which are about the already formed, buried layer 11 is formed be what layer 11 during this thermal Treatments further diffused. In these channels 13 is described in the same way as above Boron evaporated and in. For 15 minutes at 1200 ° C moist oxygen diffuses. It then arise

endgültig (siehe Fig.7) diffundierte Kanäle 7 (siehe auch F i g. 2), die sich durch die ganze Dicke der Schicht 4 hin erstrecken.finally (see Fig. 7) diffused channels 7 (see also F i g. 2), which extend through the entire thickness of the layer 4.

In der bei der letzten Diffusion auf der oberen Schicht 4 gebildeten Oxidschicht wird ein Fenster von 115 χ 85 μπι² geätzt worauf bei 900⁰C während 25 Minuten Bor aufgedampft und dann während 2 Stunden bei 1200⁰C eindiffundiert wird. Dabei entsteht (siehe F i g. 7) die Basiszone eines Transistors mit einer Eindringtiefe von etwa 33 μπι (Flächenwiderstand nach Diffusion ist etwa 200 Ohm).In the last formed in the diffusion layer 4 on the upper oxide layer, a window of 115 χ 85 μπι ² is etched whereupon vapor deposited at 900 ⁰ C for 25 minutes and then boron is diffused for 2 hours at 1200 ⁰ C. This creates (see FIG. 7) the base zone of a transistor with a penetration depth of about 33 μm (sheet resistance after diffusion is about 200 ohms).

Die Basiszone 5, die in dieser Ausführungsform gesondert gebildet wird, kann unter Umständen vorteilhaft auch gleichzeitig mit der Bordiffusion in den Kanälen 13 während des gleichen Diffssionsvorganges angebracht werden.The base zone 5, which is formed separately in this embodiment, can under certain circumstances advantageously also simultaneously with the boron diffusion in the channels 13 during the same diffusion process be attached.

In der entstandenen Oxidschicht werden darauf ein Fenster 14 von 95 χ 35 μπι² und ein Fenster 27 von 115x15 μπι² geätzt in denen durch Diffusion von Phosphor mit POCl₃ als Quelle bei 1100⁰C während 23 Minuten in einer Stickstoffatmosphäre eine Emitterzone 6 (siehe F i g. 2) mit einer Eindringtiefe von 2,6 μπι und einem Flächenwiderstand von etwa 1,8 Ohm sowie eine Zone 28 gebildet werden, welche das Kontaktieren der N-leitenden Kollektorzone erleichtertIt, a window 14 of 95 χ 35 μπι ² and a window 27 are etched from 115x15 μπι ² in which by diffusion of phosphorus with _POCl3 as a source at 1100 ⁰ C for 23 minutes in a nitrogen atmosphere, an emitter region 6 (see in the resulting oxide layer FIG. 2) with a penetration depth of 2.6 μm and a sheet resistance of approximately 1.8 ohms, as well as a zone 28, which facilitates contacting the N-conductive collector zone

Schließlich werden in der Oxidschicht (siehe Fig. 1) Fenster 15, 16 und 17 zum Anbringen der Emitter-, Basis- bzw. Kollektorkontakte 18, 19 bzw. 20 (siehe F i g. 2) gebildet die aus auf das Oxid und in die Fenster aufgedampften Aluminiumschichten bestehen, deren Begrenzung in F i g. 1 gestrichelt angedeutet ist Diese Kontakte können mit anderen Teilen der Anordnung leitend verbunden werden.Finally, in the oxide layer (see Fig. 1) Windows 15, 16 and 17 for attaching the emitter, base and collector contacts 18, 19 and 20 (see F i g. 2) made up of aluminum layers vapor-deposited on the oxide and in the windows, their Limitation in Fig. 1 is indicated by dashed lines. These contacts can be used with other parts of the arrangement be conductively connected.

In der so erhaltenen Struktur (siehe die F i g. 1 und 2)In the structure thus obtained (see Figs. 1 and 2)

hat der PN-Übergang 3 eine Durchschlagspannung von etwa 12 V. Die Spannung zwischen der Kollektorzone 4 und der Basiszone 5 des Transistors, bei der normaler Lawinendurchschlag (»first breakdown«) auftritt beträgt 40 bis 50 V, während die Kollektor-Basis-Spannung, bei der unter Umständen Sekundärdurchschlag auftreten kann, etwa 15 V beträgtthe PN junction 3 has a breakdown voltage of approximately 12 V. The voltage between the collector zone 4 and the base zone 5 of the transistor, in which normal avalanche breakdown occurs 40 to 50 V, while the collector-base voltage, with the secondary breakdown under certain circumstances can occur, is around 15 V.

Diese Halbleiteranordnung kann vorteilhaft in einer Schaltung benutzt werden, in der (siehe F i g. 2) überThis semiconductor arrangement can advantageously be used in a circuit in which (see FIG. 2) about

dem PN-Übergang 3 eine Sperrspannung Vi angelegt wird, während außerdem zwischen dem inselförmigen Gebiet 2 und der Basiszone eine Sperrspannung V₂ angelegt wird, wobei zum Erfüllen der vorerwähnten Schaltungsbedingungen der Spannungsunterschied zwischen dem Substratgebiet 1 und der Basiszone 5 geringer ist als der Unterschied zwischen der Durchschlagspannung zwischen dem inselförmigen Gebiet 2 und der Basiszone 5 und der Durchschlagspannung des PN-Überganges 3.a reverse voltage Vi is applied to the PN junction 3, while a reverse voltage V ₂ is also applied between the island-shaped region 2 and the base zone, the voltage difference between the substrate region 1 and the base zone 5 being less than the difference between to meet the aforementioned circuit conditions the breakdown voltage between the island-shaped region 2 and the base zone 5 and the breakdown voltage of the PN junction 3.

In der in Fig. 2 dargestellten Anordnung deuten die vollen Linien elektrisch leitende Verbindungen an. Diese Verbindungen können galvanische Verbindungen sein, aber unter Umständen und in Abhängigkeit von der verwendeten Halbleiterstruktur können sie auch ganz oder teilweise durch elektrisch gut ieiiende, z. B. diffundierte Zonen des Halbleiterkörpers gebildet werden. Zwischen den Klemmen 21 und 22 kann z. B. ein Eingangssignal zugeführt werden, während zwischen den Klemmen 23 und 24 ein verstärktes Ausgangssignal abgenommen werden kann.In the arrangement shown in FIG. 2, the solid lines indicate electrically conductive connections. These connections can be galvanic connections, but under certain circumstances and depending on the semiconductor structure used, they can also be wholly or partially by electrically good ieiiende, z. B. diffused zones of the semiconductor body are formed. Between the terminals 21 and 22, for. B. a Input signal are fed, while between terminals 23 and 24 an amplified output signal can be removed.

Bei Erhöhung der Spannung V₂ wird in dieser Anordnung vor dem Erreichen der Durchschlagspannung zwischen der Basiszone 5 und der Kollektorzone 4, die entsprechend dem oben gesagten minimal 15 V beträgt, der PN-Übergang 3 (Durchschlagspannung 12 V) durchschlagen, wobei der Strom vom Kontakt 20 durch den Übergang 3 zum Substratgebiet 1 abfließt. Der Übergang 3 ist in dieser Ausführungsform derart bemessen, daß der nach Durchschlag auftretende Strom den Übergang nicht beschädigtWhen the voltage V ₂ is increased in this arrangement, the PN junction 3 (breakdown voltage 12 V) breaks down before the breakdown voltage is reached between the base zone 5 and the collector zone 4, which is at least 15 V according to the above, with the current from Contact 20 flows through the transition 3 to the substrate region 1. In this embodiment, the junction 3 is dimensioned in such a way that the current occurring after the breakdown does not damage the junction

Bei der in F i g. 2 dargestellten Schaltung wird die genannte, erforderliche Beziehung zwischen den Spannungen dadurch erreicht, daß das Substratgebiet 1 elektrisch mit der Emitterzone 6 verbunden wird, die in bezug auf die Basiszone S einen praktisch konstanten Spannungsunterschied der Größenordnung von 1 V aufweist Zwischen dem Substratgebiet 1 und der Basiszone 5 liegt somit auch dieser praktisch konstante Spannungsunterschied vor, der kleiner ist als der Unterschied zwischen der Durchschlagspannung zwischen Insel und Basis (maximal 15 V) und der Durchschlagspannung des PN-Überganges 3 (12 V). Es ist auch möglich (siehe F i g. 2), die Verbindung zwischen den Punkten 21 und 25 der Schaltung durch die gestrichelt angedeutete Verbindung 26 zwischen dem Punkt 25 und dem Basiskontakt zu ersetzen, so daß die Basiszone 5 mit dem Substratgebiet 1 direkt verbunden ist, gegebenenfalls unter Zwischenschaltung einer praktisch konstanten SpannungIn the case of the in FIG. The circuit shown in FIG. 2 will have the said required relationship between the voltages achieved in that the substrate region 1 is electrically connected to the emitter zone 6, which in With respect to the base zone S a practically constant voltage difference of the order of magnitude of 1 V between the substrate region 1 and the base zone 5, this is also practically constant Voltage difference that is smaller than the difference between the breakdown voltage between Island and base (maximum 15 V) and the breakdown voltage of the PN junction 3 (12 V). It is also possible (see Fig. 2), the connection between points 21 and 25 of the circuit through the to replace dashed connection 26 between the point 25 and the base contact, so that the Base zone 5 is directly connected to the substrate region 1, optionally with the interposition of a practically constant tension

Die Fig.8 bis 10 zeigen ein anderes Verfahren zur Herstellung einer Halbleiteranordnung nach der Erfindung. Entsprechende Teile sind mit den gleichen Bezugsziffern wie in den F i g. 1 bis 7 bezeichnetFigures 8 to 10 show another method for Manufacture of a semiconductor device according to the invention. Corresponding parts are with the same Reference numerals as in FIGS. 1 to 7

Ein Substrat 1 (siehe F i g. 8) aus P-leitendem Silizium mit einem spezifischen Widerstand von etwa 3 Ohm-cin wird thermisch oxidiert und in die erhaltene Oxidschicht wird ein Fenster von 165 χ 165 μηι² geätzt, in dem auf die vorstehend beschriebene Weise Arsen aufgedampft und diffundiert wird. Es wird dabei eine selektiv eindiffundierte, erste vergrabene Schicht 38 (siehe F i g. 8) mit einer Dicke von etwa 3 μπι erhalten.A substrate 1 (see FIG. 8) made of P-conductive silicon with a specific resistance of about 3 ohm-cin is thermally oxidized and a window of 165 χ 165 μηι ^{2 is} etched into the oxide layer obtained, in which on the above described way arsenic is vaporized and diffused. A selectively diffused, first buried layer 38 (see FIG. 8) with a thickness of approximately 3 μm is obtained.

In der entstandenen Oxidschicht 39, die nach dieser Behandlung das Substratgebiet 1 ganz bedeckt, werdenIn the resulting oxide layer 39, which completely covers the substrate region 1 after this treatment

ίο dann (siehe Fig.8) Kanäle 40 mit einer Breite von 15 μπι geätzt, die an der Arseninsel 38 anliegen und in denen auf die oben angegebene Weise Bor zur Bildung einer zweiten vergrabenen Schicht 41 neben der Schicht 38 aufgedampft wird.ίο then (see Fig. 8) channels 40 with a width of 15 μπι etched, which abut the arsenic island 38 and in those boron in the manner indicated above to form a second buried layer 41 adjacent to the layer 38 is vaporized.

Nach dem Entfernen des Oxids (siehe Fig.9) wird eine N-Ieitende Schicht 34 rnii einer Dicke von eiwa 10 μιη und einem spezifischen Widerstand von etwa 0,3 Ohm-cm niedergeschlagen, während welches Vorganges die Schichten 38 und 41 weiter eindiffundieren, worauf die entstandene epitaktische Schicht in feuchtem Sauerstoff thermisch oxidiert wird.After removing the oxide (see Fig. 9) an N-conductive layer 34 rnii a thickness of about 10 μm and a specific resistance of about 0.3 ohm-cm deposited, during which process the layers 38 and 41 diffuse further, whereupon the resulting epitaxial layer is thermally oxidized in moist oxygen.

In die Oxidschicht (siehe F i g. 9) werden darauf Kanäle 43 mit einer Breite von 15 μιη geätzt, die über der vergrabenen Schicht 41 liegen. Ahnlich wie im vorhergehenden Beispiel wird Bor in diesen Kanälen während 15 Minuten bei 1200⁰C diffundiert, worauf die Struktur nach Fig. 10 erhalten wird. Die vergrabenen Schichten 41 und 38 liegen aneinander an, und die Durchschlagspannung des PN-Überganges 3 (siehe Fig. 10) zwischen dem N-leitenden, inselförmigen Gebiet (38, 34) und dem P-ieitenden Teil (1, 41) beträgt wieder etwa 12 V. In dem inselförmigen Gebiet (38,34) kann ähnlich wie in dem vorhergehenden Beispiel eine Transistorstruktur oder eine andere Halbleiterstruklur angebracht und mit Kontakten versehen werden, so daß eine Struktur nach F i g. 2 entsteht.In the oxide layer (see FIG. 9) channels 43 are etched thereon with a width of 15 μm, which are located above the buried layer 41. Similarly as in the preceding example, boron is diffused into those channels for 15 minutes at 1200 ⁰ C, is obtained after which the structure according to Fig. 10. The buried layers 41 and 38 abut one another, and the breakdown voltage of the PN junction 3 (see FIG. 10) between the N-conductive, island-shaped region (38, 34) and the P-conductive part (1, 41) is again about 12 V. In the island-shaped area (38,34), a transistor structure or another semiconductor structure can be attached and provided with contacts, similar to the previous example, so that a structure according to FIG. 2 is created.

Nach Fig.8 ist die vergrabene Schicht 41 derart angeordnet, daß sie an die Schicht 38 angrenzt. Die Schicht 41 kann unter Umständen auch vorteilhaft in einem gewissen Abstand von der Schicht 38 angebracht werden, worauf während der weiteren Diffusionen die Schichten 38 und 41 derart eindiffundieren, daß sie praktisch aneinander anliegen und die erwünschte Durchschlagspannung erreicht wird.According to FIG. 8, the buried layer 41 is arranged in such a way that it adjoins the layer 38. the Under certain circumstances, layer 41 can advantageously also be applied at a certain distance from layer 38 are, whereupon the layers 38 and 41 diffuse in such a way during the further diffusions that they practically abut one another and the desired breakdown voltage is achieved.

Die in den oben beschriebenen Ausführungsbeispielen der Erfindung angegebenen Leitungstypen lassen sich z. B. durch die entgegengesetzten ersetzen (in welchem Fall in F i g. 2 die Polarität der Spannungsquellen Vi und V₂ umgekehrt werden muß). Weiter können in den inselförmigen Gebieten statt der in den Beispielen angegebenen Transistorstrukturen andere Halbleiterstrukturen wie Dioden, Widerstände, Kapazitäten, Mehrschichtenstrukturen usw. angebracht werden, und in der gleichen Insel können Kombinationen solcher Strukturen vorgesehen werden.The line types specified in the embodiments of the invention described above can be, for. B. replace with the opposite (in which case in Fig. 2 the polarity of the voltage sources Vi and V ₂ must be reversed). Furthermore, instead of the transistor structures given in the examples, other semiconductor structures such as diodes, resistors, capacitors, multilayer structures, etc. can be provided in the island-shaped areas, and combinations of such structures can be provided in the same island.

Hierzu 3 Blatt ZeichnungenFor this purpose 3 sheets of drawings

Claims

Patent claims:

1. Halbleiteranordnung mit einem Halbleiterkörper, der ein Substratgebiet des einen Leitungstyps s und eine darauf liegende epitaktische Schicht vom anderen Leitungstyp aufweist, welche Schicht wenigstens ein inselförmiges Gebiet umfaßt, das vom übrigen Teil der epitaktischen Schicht durch einen sich von der Oberfläche der epitaktischen Schicht bis zum Substratgebiet erstreckenden diffundierten Trennkanal des einen Leitungstyps getrennt ist und das wenigstens ein Halbleiterschaltungselement mit einer Zone des einen Leitungstyps enthält, wobei sich im inselförmigen Gebiet zwisehen dem Substratgebiet und der epitaktischen Schicht eine diffundierte vergrabene Schicht des anderen Lekungstyps mit höherer Dotierung als die epitaktische Schicht befindet, welche vergrabene Schicht an den Trennkanal angrenzt, dadurch gekennzeichnet, daß die Dotierungskonzentrationen der vergrabenen Schicht (8; 38) und des Trennkanals (7; 41) wenigstens an der Stelle, wo sie aneinander angrenzen, derart hoch sind, daß der PN-Übergang (3), der das inselförmige Gebiet (2; 34) 2s des anderen Leitungstyps von dem vom Trennkanal (7; 41) und vom Substratgebiet (1) gebildeten Bereich vom einen Leitungstyp trennt, eine Durchschlagspannung aufweist, die niedriger ist als die Durchschlagspannung zwischen der erwähnten Zone (5) des Halbleiterschaltungselements und dem inselförmigen Gebiet (2; 34), und daß ein Anschlußleiter vorgesehen ist, durch den der Durchschlagstrom aus dem Substratgebiet (3) abfließen kann.1. A semiconductor arrangement with a semiconductor body which has a substrate region of one conductivity type and a different conductivity type epitaxial layer thereon, which layer comprises at least one island-shaped region extending from the remainder of the epitaxial layer one extending from the surface of the epitaxial layer to the substrate area diffused separation channel of the one conduction type is separated and the at least one semiconductor circuit element with a zone of the one conduction type contains, whereby in the island-shaped area between the substrate area and the epitaxial area Layer a diffused buried layer of the other type of leakage with higher doping than that epitaxial layer is located, which buried layer is adjacent to the separation channel, thereby characterized in that the doping concentrations of the buried layer (8; 38) and the Separation channel (7; 41) at least at the point where they adjoin one another are so high that the PN junction (3), which is the island-shaped area (2; 34) 2s of the other conduction type from that formed by the separating channel (7; 41) and by the substrate region (1) Region separates one conductivity type, has a breakdown voltage lower than that Breakdown voltage between the mentioned zone (5) of the semiconductor circuit element and the island-shaped area (2; 34), and that a connection conductor is provided through which the breakdown current can flow out of the substrate area (3).

2. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Dotierungskonzentration des Trennkanals an der Stelle, wo der Trennkanal (7; 41) an die vergrabene Schicht (8; 38) angrenzt, ein Maximum aufweist.2. Semiconductor arrangement according to claim 1, characterized in that the doping concentration of the separating channel at the point where the separating channel (7; 41) adjoins the buried layer (8; 38) Has maximum.

3. Halbleiteranordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Anschlußleiter den vom Trennkanal (7; 41) und vom Substratgebiet (I) gebildeten Bereich vom einen Leitungstyp und die erwähnte Zone (5) des Halbleiterschaltungselements elektrisch leitend miteinander verbindet.3. Semiconductor arrangement according to claim 1 or 2, characterized in that the connection conductor is the from the separation channel (7; 41) and the substrate region (I) formed area of a conduction type and the mentioned zone (5) of the semiconductor circuit element connects to one another in an electrically conductive manner.

4. Verfahren zur Herstellung einer Halbleiteranordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß auf einem Substratgebiet (1) vom einen Leitungstyp mittels Diffusion eine erste vergrabene Schicht (8; 38) des anderen Leitungstyps und eine zweite vergrabene Schicht (U; 41) des einen Leitungstyps erzeugt werden, die aneinander grenzen, wobei die zweite vergrabene Schicht (H; 41) entsprechend dem Muster der Trennkanäle ausgebildet wird, und dann auf die vergrabenen Schichten (8; 38 und H; 41) eine Schicht (4; 34) vom anderen Leitungstyp mit niedrigerer Dotierung als die erste vergrabene Schicht (8; 38) epitaktisch niedergeschlagen wird, wobei die Trennkanäle (7; 41) wenigstens zum Teil durch Diffusion aus der zweiten vergrabenen Schicht (H; 41) in die epitaktische Schicht (4; 34) gebildet werden, und daß4. A method for producing a semiconductor device according to claim 1 or 2, characterized characterized in that on a substrate region (1) of one conductivity type by means of diffusion a first buried layer (8; 38) of the other conductivity type and a second buried layer (U; 41) of the a conduction type can be generated which adjoin each other, wherein the second buried layer (H; 41) is formed according to the pattern of the separation channels, and then on the buried Layers (8; 38 and H; 41) a layer (4; 34) of the other conductivity type with lower doping than the first buried layer (8; 38) is deposited epitaxially, the separation channels (7; 41) at least in part by diffusion from the second buried layer (H; 41) into the epitaxial layer (4; 34) are formed, and that in den von den Trennkanälen (7; 41) begrenzten inselförmigen Gebieten der epitaktischen Schicht (4; 34) jeweils eine zu dem genannten Halbleiterschaltungselement gehörige Zone (S) des einen Leitungstyps erzeugt wird.in the limited by the separation channels (7; 41) island-shaped regions of the epitaxial layer (4; 34) each have a zone (S) of one conductivity type belonging to the said semiconductor circuit element.

5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß die erste vergrabene Schicht (8) des anderen Leitungstyps auf der gesamten Oberfläche des Substratgebietes (1) ausgebildet wird, worauf die zweite vergrabene Schicht (H) des einen Leitungstyps vor dem Niederschlagen der epitaktischen Schicht (4) entsprechend dem Muster der Trennkanäle über wenigstens einen Teil der Dicke der ersten vergrabenen Schicht (8) in diese Schicht eindiffundiert wird.5. The method according to claim 4, characterized in that the first buried layer (8) of the other conduction type is formed on the entire surface of the substrate region (1), whereupon the second buried layer (H) of one conductivity type before depositing the epitaxial one Layer (4) according to the pattern of the separation channels over at least part of the thickness of the first buried layer (8) is diffused into this layer.

6. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß die erste (38) und die zweite (41) vergrabene Schicht auf dem Substratgebiet nebeneinander ausgebildet werden, worauf die vergrabenen Schichten in das Substratgebiet (1) eindiffundiert werden, bis sie aneinander angrenzen.6. The method according to claim 4, characterized in that the first (38) and the second (41) buried layer are formed next to one another on the substrate area, whereupon the buried layers diffuse into the substrate area (1) until they are adjacent to each other.

7. Verfahren nach einem der Ansprüche 4 bis 6, dadurch gekennzeichnet, daß die Trennkanäle (7; 41) durch Diffusion einer Verunreinigung des einen Leitungstyps ausgebildet werden, die bei der angewendeten Diffusionstemperatur eine Diffusionskonstante hat, die mindestens fünfmal höher ist als die der zur Ausbildung der ersten vergrabenen Schicht (8; 38) verwendeten Verunreinigung des anderen Leitungstyps.7. The method according to any one of claims 4 to 6, characterized in that the separation channels (7; 41) by diffusion of an impurity of the one Conduction type are formed, which has a diffusion constant at the diffusion temperature used, which is at least five times higher than that of the contamination used to form the first buried layer (8; 38) other line type.

8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß die erste vergrabene Schicht (8; 38) durch Diffusion von Arsen in einem Subbtratgebiet (1) aus P-Ieitendem Silizium ausgebildet wird und daß die Trennkanäle (7; 41) durch Diffusion von Bor ausgebildet werden.8. The method according to claim 7, characterized in that the first buried layer (8; 38) is formed by diffusion of arsenic in a substrate region (1) made of P-conductive silicon and that the separation channels (7; 41) are formed by diffusion of boron.