DE2461556A1 - Multiplexsystem - Google Patents

Description

DSPL-K Ώ. ■■ ■ ,-

HEU". '-'HlZ' """■··">.

6 FfC: , : . ,„„u 7Q O/ Rl RRR

Sehnöcke,v.o;-s;i.2> -Tel. 617072 £ H 0 1D3O

23. Dezember 1974 Gzt/Ro

MOTOROLA, INC., 6900 E. Camelback Rd./Scottdale, P.O. Box 20591, Phoenix, Arizona 85036, U. S. A.

Multiplexsystem

Die Erfindung betrifft ein Multiplexsystem zur selektiven Übertragung oder Weitergabe von an einem beliebigen von N Eingangsanschlüssen anstehenden Daten zu einem beliebigen von M Ausgangsanschlüssen_> wobei N und M positiv und ganzsahlig sind*

Multiplexsystem^ für Zeitmultiplex-oder räumliche Mehrfachausnutzung (space division multiplex), die verschiedene Eingangsleitungen mit bestimmten ausgewählten Ausgangsleitungen entsprechend einer vorgegebenen zeitlichen Folge oder einer vorbestimmten räumlichen Bedingung oder einem räumlichen Zustand verbinden, sind als spezialisierte Systeme in großer Zahl bekannt. Bei Zeitmultiplexsystemen teilt sich eine Anzahl Eingangsleitungen eine einzelne Ausgangs- oder Übertragungsleitung auf einer bestimmten Zeitaufteilungsbasis. Auch sind Telefon-Schaltanlagen bekannt, die einen rufenden Teilnehmer mit einem bestimmten gerufenen Teilnehmer über eine Anzahl verschiedener Strecken verbinden. In der Vermittlungstechnik wird dies üblicherweise mittels in.hochspezialisierten Schaltoder Multiplexsystemen befindlichen Kreuzpunktschaltern oder deren Äquivalente erreicht.

509834/0558

Ferner setzt sich in immer höherem Maße die elektronische Überwachung industrieller Fertigungsabläufe durch. Für industrielle Verwendungszwecke sind Multiplexsysteme erforderlich, die in der Lage sind, bestimmte, erwünschte Eingangsleitungen einer Anzahl unterschiedlicher Eingangsleitungen mit ausgewählten Ausgangsleitungen einer Anzahl unterschiedlicher Ausgangsleitungen zu verbinden. Auch hier ist es bisher üblich, für jede einzelne industrielle Verwendungsart ein spezielles Multiplexsystem zu entwerfen.

Es besteht somit ein Erfordernis .für ein Baustein-Multiplexsystem das in einem weiten Anwendungsbereich, der sich von Zeitmultiplexsystemen bis zur industriellen Analog-Überwachung erstreckt, verwendbar ist. Außerdem besteht das Erfordernis einer großen Flexibilität hinsichtlich der Betriebsmöglichkeiten eines derartigen Systems, wie etwa synchroner oder asynchroner Betrieb mit leicht veränderbaren Verbindungen bzw. einfacher Umschaltung zwischen Eingangs- und Ausgangsleitungen. Idealerweise sollte sich ein universelles Multiplexsystem in Form eines monolithischen integrierten Schaltkreises herstellen lassen, vorzugsweise unter Verwendung von Standard-Bauteilsätzen, die bereits für andere Verwendungszwecke verfügbar sind.

Aufgabe der Erfindung ist es daher, ein verbessertes, programmierbares Multiplexsystem zu schaffen, das vielseitig

509834/0556

246155S

verwendbar ist und sowohl asynchron als auch sychron entsprechend programmierenden Adressen-Eingangssignalen betrieben werden kann. Außerdem soll ein Multiplex-Bausatz geschaffen werden, der zusammen mit anderen ähnlichen Bausätzen über gemeinsame Sammeleingangsleitungen oder Sammelausgangsleitungen betrieben und in Form eines monolithischen integrierten Schaltkreises hergestellt werden kann.

Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß ein Multiplexsystem zur Übertragung oder Weitergabe von an einem von N Eingangsanschlüssen anstehenden Daten zu einem von M Ausgangsanschlüssen, wobei N und M positiv und ganzzahlig sind, M aus Verknüpfungsgliedern bestehende Dekodiermatrizen aufweist, die jeweils einen Ausgang und N Eingänge aufweisen, die mit den N Eingangsanschltissen verbunden sind. Jede der aus Verknüpfungsgliedern bestehenden Matrizen wird von einem zugehörigen Adressen-Eingarigsspeicherschaltkreis gesteuert, der ein binäres Adressen-Ausgangssignal abgibt, das der Dekodiermatiix zugeführt wird, um eine Verbindung zwischen einem ausgewählten Eingang der N Eingänge und dem Ausgang herzustellen. Die Adressen-Eingangsspeicherschaltkreise v/eisen binäre Sperrschalter auf und führen adressierende Eingangssignale parallel allen Adressen-Eingangsspeicherschaltkreisen zu. Diese Adressen-Eingangssignale werden in die entsprechenden Adressen-Speicherschaltkreise mittels eines Abtast- oder Freigabesignals eingegeben, das von einem Ringzählerschaltkreis erhalten wird, der acht Zustände einnehmen kann.

9834/0556

Bei einer Ausführungsform der Erfindung weist die Dekodiermatrix Übertragungs-Verknöpfungsglieder auf, die die einzelnen Eingänge mit dem gemeinsamen Ausgang verbinden und in der Lage sind, Informationen in beiden Richtungen weiterzuleiten. Bei einer weiteren Ausführungsform der Erfindung ist die Dekodiermatrix ein digitales System, das digitale logische Verkn&pfungsglieder aufweist, die die ausgewählten Eingangsdaten der entsprechenden Ausgangsleitung für die Matrix zuführen.

Somit wird erfindungsgemäß ein vorteilhaftes Acht-mal-Aehfc-Multiplexsystem geschaffen, das in der Lage ist, unabhängig voneinander einen beliebigen der acht Eingänge auf einen beliebigen der acht Ausgänge zu schalten. Dies wird durch acht aus Verknüpfungsgliedern bestehende Multiplex-Dekodiermatrizen erreicht, die von einem jeder Matrix einzeln zugeordneten Adressenspeicher derart gesteuert werden, daß der Ausgang der betreffenden Matrix mit der gewünschten Eingangsleitung verbunden wird. Die Adressenspeicher können kontinuierlich synchron mit der Adresseninförmation auf den neuesten Stand gebracht werden, sie können einmal gesetzt werden, wenn das System eingangs in Betieb genommen wird, oder ihr Inhalt kann zu beliebigen, zufälligen Zeitpunkten geändert werden, abhängig von dem Verwendungszweck oder der Verwendungsart des Multiplexsystems. Vorteilhafterweise liegt sowohl eine lineare als auch eine digitale Ausführungsform der Erfindung vor, wobei die lineare Ausführungsform einen Informationsaustausch in beiden Richtungen zwischen den Eingangs- und den Ausgangsanschlüssen ermöglicht.

509834/0556

Äüs^utirühgsforiieri' der Erfindung sind.in der Zeichnung dargestellt und werden im folgenden näher beschrieben.

Es Zeigen:

Fig. 1 iein Blockschaltbild des MuItipiexsystems gemäß

einer vorzugsweise verwendeten Ausführungsform der Erfindung;

Fig. 2 ein Schaltbild, das Teile der Schaltungsanordnung nach Figur 1 detaillierter veranschaulicht; und

Fig. 3 und 4 Schaltbilder, die einen Teil der Schaltungsanordnung nach Figur 2 detaiXÜerter veranschaulichen.

In der Zeichnung sind in den verschiedenen Figuren für gleiche oder ähnliche Komponenten der Schaltungsanordnungen gleiche Bezugszahleri verwendet worden.

In Figur 1 ist ein Acht-mal-Aeht-Multiplexsytem dargestellt, das eine beliebige von acht Eingahgsdatenleitungen oder -anschlüssen mit einer beliebigen von acht Datenausgangsleitungen oder -anschltissen, gesteuert durch externe Adressen, miteinander verbindet. Einer Anordnung aus acht Multiplex-Dekodiermatrizen 10-A bis 10-H werden jeweils Daten-Eingangssignale

509834/0556

2461558

über acht verschiedene Eingänge zugeführt; die entsprechend mit acht verschiedenen Daten-Eingangsleitungen oder Sammelleitungen 11-1 bis 11-8 verbunden sind, die wiederum parallel mit den entsprechenden Eingängen einer jeden aus Verknüpfungsgliedern bestehenden Multiplex-Dekodiermatrix 10-A bis 10 II verbunden sind.

Jede Dekodiermatrix 10-A bis 10-H ist in der Lage, eine beliebige Daten-Eingangsleitung 11-1 bis 11-8 mit der entsprechenden Daten-Ausgahgsleitung 12-A bis 12—H zu verbinden. Bezüglich der Verbindung der verschiedenen Daten-Eingangsleitungen. 11-1 bis 11-8 mit einer beliebigen Daten-Ausgangsleitung 12-A bis 12-H bestehen in dem erfindungsgemäßen Multiplexsystem keinerlei Beschränkungen, Jed.o Dekodiermatrix 10-A bis 10-H kann völlig unabhängig ihren entsprechenden Ausgang mit einer beliebigen Daten-Eingangsleitung verbinden.

Um die Verbindung zwischen einer ausgewählten Daten-Eingangsleitung und der Ausgangsleitung einer jeden Dekodiermatrix 10-Δ bis 10-H herzustellen, sind jeweils verschiedene Adressen-Speicherschaltkreise 13-A bis 13-H mit jeder Dekodiermatrix 10-A bis 10-H verbunden. Wie Figur 1 zu entnehmen ist, weisen diese Adressen-Speicherschaltkreise jeweils vier Stufen auf. Den unteren drei Stufen werden binär gewichtete Adresseneingänge über drei Adressen-Eingangsleitungen 15, 16 und 17 zugeführt. Die über diese Leitungen zugeführte Adresseninformation ist somit eine von acht möglichen verschiedenen binären Zahlen.

509834/0556

BAD ORIGINAL

. 246155S

Einer weiteren Eingangsleitung 19 wird eine zweipegelige oder binäre Information zugeführt, so daß sie als EIN-/AUS-Steuerung für die acht Dekodiermatrixschaltungen 10-A bis 10-H dient. Wie Figur 1 zu entnehmen ist, ist die EIN-/AUS-Leitung 19 mit dem oberen der vier Kästchen der Adressen-Eingangsspeicherschaltkreise 13-A bis 13-H verbunden und arbeitet unabhängig von den über die Adressen-Eingangsleitungen 15, 16 und 17 zugeführten Informationen.

Zur Erreichung einer größtmöglichen Flexibilität des Systems ist es erwünscht, die Adresseninformation individuell für jede Dekodiermatrix 10-A bis 10-H entweder in einer zufälligen oder in einer vorgegebenen Reihenfolge zu ändern. Diese Flexibilität wird durch Verwendung binärer Sperrschalter für J3de der vier Stufen der Adressen-Speicherschaltkreise 13-A bis 13~H erreicht, Diese Sperrschalter (latching switches) werden abgetastet oder freigegeben, und zwar gesteuert von einem Taktsignal, das entweder asynchron oder synchron mit der Information auf den Adressen-Eingangsleitungen 15, 16 und 17 und der Information auf den Daten-Eingangsleitungen 11-1 bis 11-8 erzeugt wird.

Einem Ringzänterschaltkreis, der in Figur 1 als Zähler 21 mit acht Zuständen dargestellt ist, werden Taktimpulse von einem geeigneten (nicht gezeigten) Taktgeber über einen Eingangsanschluß 22 zugeführt. Der acht Zustände aufweisende Zähler ist als vierstufiger Zähler dargestellt, der durch Zuführung eines Ruckstellimpulses über einen Eingangsanschluß 33 auf null

509834/0556

zurückgestellt werden kann. Hierdurch wird sichergestellt, daß der Zähler immer bei einem gleichen bekannten Zählerstand beginnen kann. Jede der vier Stufen des Zählers 21 erzeugt zwei Ausgangssignale entgegengesetzter Phase, das heißt, daß ein Ausgangssignal einen hohen Pegel einnimmt, wenn das andere einen niedrigen Pegel einnimmt und umgekehrt. Diese Ausgangssignale werden einem mit acht Leitungen arbeitenden Dekodierschaltkreis 24 zugeführt, der Freigabe- oder Abtastimpulse an acht Ausgangsleitungen 25»A bis 25-H erzeugt. Lediglich eine dieser Ausgangsleitungen führt jeweils zu einer bestimmten Zeit einen Ausgangsimpuls, und die Auswahl der betreffenden Leitung, die diesen Ausgangsimpuls führt, hängt vom Zustand des vierstufigen Zählers 21 ab_r der acht Zustände einnehmen kann.

Die Adressen-Speicherschaltkreise 13-A bis 13-H speichern kontinuierlich die voraufgehende Adresse, auf die sie gesetzt waren, unabhängig von Änderungen der Adresseneingänge auf den Leitungen 15, 16 und 17 ab, solange kein Freigabe- oder Abtastimpuls an der entsprechenden, mit dem Adressen-Speicherschaltkreis verbundenen Leitung 25-A bis 25-H anliegt. Zu jeder Zeit jedoch, zu der ein Abtast- oder Freigabeimpuls an der Leitung 25 für einen Adressen-Speicherschaltkreis anliegt, wird das dann an den Leitungen 15, 16 und 17 anliegende Adressen-Eingangssignal abgespeichert und verbleibt in dem Adressen-Eingangsspeicherschaltkreis 13 bis zum nächsten Auftreten eines Freigabe- oder Abtastimpulses. Die abgespeicherte

509834/0558

Adresse wird der entsprechenden Dekodiermatrix 10 zugeführt, um eine von der Adresse bestimmte Eingangsleitung 11-1 bis 11-8 mit dem Ausgang 12 der betreffenden Dekodiermatrix zu verbinden.

C.

Die Erneuerung oder Änderung der Adressen in den Adressen-Eingangsspeicherschaltkreisen 13-A bis 13-H kann auf einer stetigen, zyklischen Basis synchron mit der Zuführung der Information zu den Dateneingangsleitungen 11-1 bis 11-8 oder asynchron erfolgen. Es kann erwünscht sein, langsam erfolgende Änderungen der Information an den Dateneingangsleitungen 11-1 bis 11-8 zu überwachen, indem sie in zufälliger Folge verschiedenen Ausgangsleitungen zugeführt werden. Bei dieser Betriebsart kann der Adresseneingang an den Leitungen 15, 16 und 17 immer dann geändert werden, wenn die Ausgangsinformation erwünscht ist. Die Betriebsweise des Taktgebers, der die Eingangstaktimpulse dem Anschluß 22 zuführt, kann mit den Adressenänderungen an den Eingangsleitungen 15, und 17 koordiniert werden, um die Multiplex-Dekodiermatrixschaltkreise zu veranlassen, die richtigen Eingangs- und Ausgangsleitungen zu den erwünschten Zeitpunkten miteinander zu verbinden.

Da das in Figur 1 dargestellte Multiplexsystem in einem derart großem Bereich unterschiedlicher Betriebsarten verwendet werden kann, ist kein Impulsplan und kein den zeitlichen Ablauf der Schaltvorgänge darstellendes Schaubild gezeigt, da kein einziges darartiges Schaubild für die verschiedenen Verwendungsarten

509834/0556

der Schaltungsanordnung repräsentativ ist. Die Schaltungsanordnung nach Figur 1 stellt einen Acht-mal-Acht-Multirplexschaltkreis als Basisbaustein oder Basisbausatz dar, der in einem weiten Bereich unterschiedlicher Verwendungsarten verwendet werden kann, die von der zwischen den Eingangsund Ausgangsleitungen oder· -anschlüssen zu übertragenden Information, der Frequenz, mit der die Adresseneingänge wechseln, der relativen Frequenz der Taktirapulse am Anschluß 22 und von der Art der Information an den Dateneingangsleitungen 11-1 bis 11-8 abhängen.

In Figur 2 sind der acht Zustände einnehmende Zähler 21, der Leitungsdekodierer 24 und der Adressen-Eingangsspeicherschaltkreis 13 detaillierter dargestellt.

Der.acht* Zustände aufweisende Zähler 21 kann verschiedene Konfigurationen aufweisen. Zum Beispiel kann er ein einfacher achtstufiger Ringzähler sein. Wird dieser Zählertyp verwendet, so wird der zusätzliche Dekodierer 24 für acht Leitungen nicht benötigt, da der Zähler selbst die acht einzelnen Ausgänge 25-A bis 25-H aufweist, die in der Schaltungsanordnung nach Figur 1 verwendet werden. Eine weitere Konfiguration wäre ein dreistufiger Binärzähler. Dies würde erfordern, daß der Dekodierschaltkreis 24 für acht Leitungen drei Eingangs-Coinzidenzverknüpfungsglieder aufweist. Der in Figur 2 dargestellte Zählerschaltkreis ist ein vierstufiger Zähler, dessen Stufen jeweils in.Ram eines üblichen J-K-Flip-Flop-Schaltkreises ausgeführt sind. Die beiden Ausgänge eines jeden J-K-Flip-Flop-Schaltkreises 30, 31, 32 sind direkt

509834/0556

-limit den entsprechenden Eingängen des darauffolgenden Flip-Flops verbunden, so daß der Zustand des voraufgehenden Flip-Flops bei Zuführung eines Taktimpulses über die Leitung 22 direkt zum darauffolgenden Flip-Flop übertragen wird. Die beiden Ausgänge des anschließenden Flip-Flops 33 des Zählers sind jedoch kreuzweise mit den Eingängen des ersten Flip-Flops gekoppelt, um die Informationsübertragung vom letzten Flip-Flop 33 zurück zum ersten Flip-Flop 30 in den jeweils umgekehrten Zustand zu bevirken . Das heißt, wenn das letzte Flip-Flop 33 in den binären Zustand "1" gesetzt ist, setzt der darauffolgende Taktimpuls das Flip-Flop 30 in den binären Zustand "0". Eingangs werden alle vier Stufen 30 bis 33 des Zählers 21 auf den Nullzustand zurückgestellt, was bewirkt, daß die vier Flip-Flops 30 bis 33 kontinuierlich acht unterschiedliche Kombinationen von Zuständen entsprechend der nachfolgend aufgeführten Wahrheitstabelle durchlaufen:

30 31 32 33

1	0	0	0	0
2	1	0	0	0
3	1	1	0	0
4	1	1	1	0
5	1	1	1	1
6	0	1	1	1
7	0	0	1	1
8	0	0	0	1

509 834/0556

Eine Prüfung dieser Ifehrheitstabelle zeigt auf, daß es möglich ist, für jeden dieser acht unterschiedlichen Zustände des Zählers 21 repräsentative Ausgangssignale zu erhalten, indem acht unterschiedliche Kombinationen der beiden Ausgangssignale der vier Stufen des Zählers ausgewählt werden. Für lediglich einen der acht Zustände befinden sich z.B. beide Flip-Flops und 33 in ihrem Zustand "0". Dies bedeutet, daß lediglich einmal während dines jeden Zyklus aus acht Taktimpulsen auf dor Leitung 22 dieser Zustand besteht, so daß die Ausgänge Q der Flip-Flops 30 und 32 oder umgekehrt die Ausgänge Q dieser beiden Flip-Flops mit einem Koinzidenz-Verknüfungsglied verbunden v/erden können, um ein Ausgangssignal zu erzeugen, wenn dieser Zustand des Zählers auftritt. Ähnliche Kombinationen der beiden Ausgangssignale, die lediglich einmal während eines jeden Zyklus aus acht Eingangsimpulsen auftreten, sind für jeden weiteren Zustand in der Warheitstabelle aufgeführt. Die acht verschiedenen Abtast- oder Freigabeimpulse können somit von acht NOR-Gliedern 34-A bis 34-H erhalten werden, die jeweils zwei mit entsprechenden Ausgängen der Flip-Flop-Schaltkreise 30 bis 33 verbundene Eingänge aufweisen, wie in Figur 2 dargestellt.

Der Grund, daß dieser Konfiguration des Zählers 21 und der Verknüpfungsschaltungsanordnung 24 der Vorzug gegenüber den anderen bereits erwähnten Schaltungsanordnungen gegeben wurde, besteht darin, daß bei Ausführung der Schaltungsanordnung in Metalloxyd-Siliciura-Feldeffekttransistortechnologie (MOSFET) die in Figur 2 dargestellte Konfiguration auf einer kleineren

509834/0558

BAD ORJOINAL

Halbleiterchipfläche ausgeführt werden kann als dies bei den beiden anderen Zählerkonfigurationen möglich ist. Wenn diese Einsparung an Halbleiterfläche nicht notwendig oder erforderlich ist, können andere Zähler- und Verknüjfungsanordnungen verwendet werden.

Da die rechten Stufen der Multiplexschaltungsanordnung nach Figur 1 gleich sind, ist lediglich eine dieser Stufen, nämlich die Stufe A in Figur 2 dargestellt. Die im folgenden.auf die Stufe A mit der Dekodiermatrix 10-A und dem Adressen-Speicherschaltkreis 13-A gerichtete Beschreibung ist demzufolge &o zu verstehen, daß sie gleichermaßen auf die anderen sieben Stufen der Schaltungsanordnung nach Figur 1 anwendbar ist.

Der Ädi'essen-Speicherschaltkreis 13-A weist vier übliche
bistabile Sperrschalter 40, 41, 42 und 43 auf. Drei dieser bistabilen Sperrschalter 41 bis 43 sind als dreistuf iges binäres Adressenregister angeordnet und erhalten entsprechend die
Adressen-Eingangssignale auf den drei parallelen Adressen-Eingangsleitungen 15, 16 und 17. Die Wirkungsweise der bistabilen Sperrschaltkreise 40 bis 43 ist derart, daß sie gesetzt in einem oder dem anderen ihrer beiden stabilen Zustände verbleiben bis ein den entgegengesetzten stabilen Zustand bezeichnendes
Adressen-Eingangssignal ihren Adressen-Eingangsanschlüssen gleichzeitig mit einem Freigabeimpuls auf der Abtastleitung 25-A zugeführt wird. Solange dies nicht eintritt, tritt keine
Änderung des Zustandes der bistabilen Sperrschalter 40 bis auf.

50983 4/0558

Ist es erwünscht, eine Kopplung eines Dateneingangsanschlusses mit einem Datenausgangsanschluß der Dekodiermatrix 10-A während der Zeit zu verhindern, während der ein Adresseneingang geändert wird, so kann der bistabile Sperrschalter 40 zunächst in den Zustand "AUS" gesetzt werden (oft ist dies aufgrund der hohen Schaltgeschwindigkeit von Metalloxydhalbleitern verglichen mit üblichen Datenverarbeitungsgeschwindigkeiten nicht erforderlich). Üblicherweise befindet sich dieser Schalter im Zustand "EIN", wobei der Ausgang Q auf hohem und der Ausgang Q auf niedrigem Pegel liegt. Diese Ausgangssignale werden den beiden Steuereingängen eines in üblicher Komplementär-Mefcalloxyd-Halbleiterbauweise (CMOS) ausgeführten Übertragungs-Verknüpfungsgliedes 44-A zugeführt, das als integraler Teil des Dekodiermatrixschaltkreises 10-A ausgebildet ist. Das Übertragungs-Verknüpfungsglied 44-A weist e⁴nen P-leitenden Feldeffekttransistor 45 auf, der einem N-leitenden Transistor 46 parallel geschaltet ist. Während des Ausgangszustandes ",EIN" des bistabilen Sperrschalters 40 sind beide Transistoren 45 und 46 leitend. In diesem Betriebszustand leitet das Übertragungs-Verknüpfungsglied 44-A Daten- oder Signalinformationen gleichermaßen gut in beiden Richtungen weiter.

Es sei nun angenommen, daß das Eingangssignal an der Leitung von einem hohen Pegel, der den Zustand ¹EIN." bezeichnet, auf einen niedrigen Pegel abfällt, der den Zustand ¹AUS " bezeichnet. Außerdem sei angenommen, daß zur gleichen Zeit ein Adressen-Eingangssignal den drei Anschlüssen 15, 16 und 17 zugeführt wird, das eine Änderung der Adresse bezeichnet. Wenn

08834/Q5S6

BAD ORIGINAL

- 15 -

der nächste Abtast- oder Freigabeimpuls an der Leitung 25-Δ ansteht, wird jeder bistabile Sperrschalter 40 bis 43 in den binären Zustand des Signals gesetzt, das an der entsprechenden Eingangsleitung 19, 15, 16 und 17 ansteht. Der Ausgang des bistabilen EIN-/AÜS-Sperrschalters 40 nimmt somit den umgekehrten Zustand hinsichtlich des voraufgehend beschriebenen Zustandes ein. Das Übertragungs-Verknüpfungsglied 44 wird dann nichtleitend und sperrt den Durchlaß von Signalen in beiden Richtungen.

Zur gleichen Zeit wird eine neue Adresse, in den Adressen-Speicherschaltkreis 13-A eingeschrieben. Hierdurch wird die Dekodiermatrix 10-A veranlaßt, eine neue Leitung der Daten-Eingangsleitungen 11-1 bis 11-8 mit dem Eingang des Übertragungs-Verknüpfungsgliedes 44-A zu verbinden.

Das Signal an der Leitung 19 kann dann wieder einen hohen Pegel einnehmen, kurz bevor ein neuer Operationszyklus des Zählers zur Erzeugung eines Ausgangsimpulses an der Leitung 25-A einsetzt. Bevor dieser Impuls anliegt, muß das Adressen-Eingangssignal an den Leitungen 15, 16 und 17 ebenfalls wiederum den gleichen Wert einnehmen, den es aufwies, als die Adresse in die bistabilen Sperrschalter 41 bis 43 eingeschrieben wurde ., um sicherzugehen, daß keine Änderung des Zustandes dieser Schalter beim Auftreten des Freigabeimpulses an der Leitung 25-A stattfindet, wodurch der Schalter 40 zur Öffnung des tibertragungs-Verknüpfungsgliedes 44-A in den Zustand "EIN" versetzt wird. Soll aus einem beliebigen Grunde eine Stufe

509834/0556

des Multiplexsystems gesperrt bzw. abgeschaltet werden, so sollte das Eingangssignal an der Leitung 19 den Zustand "AUS" jeweils dann einnehmen, wenn ein Freigabeimpuls an der Leitung 25 für diese Stufe anliegt. Nachdem alle Stufen des Multiplexsystems mit der gewünschten Adresse programmiert v/orden sind, können die Arbeitsabläufe im Zählerschaltkreis 21 beendet werden, iniem keine weiteren Taktimpulse der Leitung 22 zugeführt werden. Solange keine Taktimpulse anliegen urd keine neuen Adressen-Eingangssignale erzeugt werden, arbeitet das System im wesentlichen wie eine Reihe fester Schalter, die die verschiedenen Dateneingangsleitungen 11-1 bis 11-8 mit den Datenausgangsleitungen 12-A bis 12-H entsprechend der Adressierung der Dekodiermatrizen 10-A bis 10-H verbinden..

In Figur 3 ist eine Ausführungsform der aus Verknüpfungsgliedern bestehenden Dekodiermatrix.10-A zur linearen Übertragung von Information in beiden Richtungen zwischen ausgewählten Leitungen der acht Däteneingangsleitungen und der mit dem Eingang des tibertragungs-Verknüpfungsgliedes 44-A gekoppelten Ausgangsleitung dargestellt. Die acht verschiedenen Binärzahlen, welche die drei bistabilen Sperrschalter 41, 42 und 43 repräsentieren können, werden von acht verschiedenen NOR-Verknüpfungsgliedern 50-1 bis 50-8 dekodiert, die jeweils drei Eingänge aufweisen. Die Art, in der diese Dekodierung erfolgt, ist bekannt, und daher sind lediglich zwei dieser NOR-Glieder 50-1 bis 50-8 in Figur 3 dargestellt, um zu vermeiden, daß die Zeichnung

509834AO556

unübersichtlich wird. Der Ausgang eines jeden NOR-Gliedes 50-1 bis 50-8 ist zu einem entsprechenden Übertragungs-Verknüpfungsglj-ied 60-1 bis 60-8 geführt. Diese Übertragungs-Verknüpfungsglieder sind vom gleichen Typ wie das Übertragungs-Ver.-knüpfungsglied 44-Ä, das bereits beschrieben wurde.

Da jedes der NOR-Glieder 50-1 bis 50-8 lediglich ein einziges Ausgangssignal erzeugt, ist es erforderlich, dieses Ausgangssignal mittels entsprechender Standard-CMOS-Inverterseharitkreise 70-1 bis 70-8 zu invertieren, um es dann der Steuerelektrode des P-leitenden Transistors des entsprechenden übertragungs-Verknüpfungsgliedes 60-1 bis 60-8 zuzuführen. Die Ausgangssignale der NOR-Glieder 50-1 bis 50-8 werden direkt den Steuerelektroden der N-leitenden Transistoren der Übertragungs-Verknüpfungsglieder 60-1 bis 6Ü-8 zugeführt. Lediglich eines der NOR-Glieder 50-1 bis 50-8 weist ein hochpegeliges 'Ausgangssignal auf, das die gewählte Adresse zu jeder beliebigen Zeit angibt. Zum Beispiel ist der Ausgang des NOR-Gliedes 50-1 hochpegelig, wenn der binäre Zustand der drei bistabilen Sperrschalter 41, 42 und 43 für jeden der Schalter ¹¹O" ist (Ausgänge Q hochpegelig, Ausgänge Q auf niedrigem Pegel). In ähnlicher Weise erzeugt das NOR-Glied 50-8 ein hochpegeliges Ausgangssignal nur dann, wenn der binäre Zustand der drei Schalter 41, 42 und 43 für jeden der drei Schalter "1" ist (Ausgänge Q hochpegelig, Ausgänge Q auf niedrigem Pegel).

509834/0556

Die Übertragungs-Verknüpfungsglieder 44-A und 60-1 bis 60-8 können Informationen in beide Richtungen übertragen, so daß eine Information unbehindert in beiden Richtungen von dem gewählten Daten-Eingangsanschluß zum Ausgangsanschluß 12-Δ am Ausgang des Übertragungs-Verknüpfungsgliedes 44-A oder umgekehrt weitergegeben werden kann, wenn die ausgewählten Übertragungs-Verknüpfungsglieder leitend sind.

In Figur 4 ist eine weitere Ausführungsform eier Dekodiermatrix 10-A dargestellt, die sich zur Übertragung von an den Dateneingängen anstehenden digitalen Informationen zum Daten-Ausgangsanschluß 12-A eignet. Die Dekodierung der Adresse von den Adressenschaltern 41, 42 und 43 erfolgt durch NOR-Glieder 50-1 bis 50-8 in der gleichen V/eise, wie dies in Figur 3 dargestellt ist. Anstelle mit Übertragungs-Verkntipfungsgliedern sind jedoch die Ausgänge dieser NOR-Verknüpfungsglieder entsprechend mit jeweils einem Eingang von acht UND-Gliedern 80-1 bis 80-8 verbunden, die jeweils zwei Eingänge aufweisen. Der zweite Eingang eines jeden UND-Gliedes 80-1 bis 80-8 ist mit einer entsprechenden Daten-Eingangsleitung 11-1 bis 11-8 verbunden. Die Ausgänge aller UND-Glieder 80-1 bis 80-8 sind mit dem Eingang eines ODER-Gliedes 90 verbunden, dessen Ausgang wiederum,mit dem Eingang des Übertragungs-Verknüpfungsgliedes 44-A verbunden ist« Die an der ausgewählten Daten-Eingangsleitung auftretende digitale Information wird über das ausgewählte UND-Glied 80, das ODER-Glied 90 und das Übertragungs-Verknüpfungsglied 44-A zum

S09834/0S56

Ausgangsanschluß 12-A weitergeleitet. Im Gegensatz zur Schaltungs-

/ in anordnung nach Figur 3 kann jedoch die Figur 4 dargestellte Schaltungsanordnung Informationen lediglich in einer Richtung weiterleiten, und zwar von der ausgewählten Daten-Eingangsleitung zur Daten-Ausgangsleitung 12-A.

Die bisherige Beschreibung ist" auf ein programmiertes Acht-mal-Acht-Multiplexsystem gerichtet, jedoch sollte ersichtlich sein, daß diese gewählte Anzahl von Multiplexstufen nicht im Sinne einer Einschränkung zu verstehen ist. Bei einem bestimmten System können entweder mehr oder weniger Stufen verwendet werden. Die Acht-mal-Acht-Matrixanordnung stellt jedoch eine praktische Baugruppe bzw. eine praktische Baustein- oder Bausatzgröße für ein System dieser Art dar und kann in Komplementär-Metalloxyd-Feldeffekttransistor-Technologie (CMOSFET) in Form eines Standardaauteils mit vierundzwanzig Anschlüssen ausgeführt werden.

Das beschriebene Adressierschema bewirkt, daß die Multiplexanordnung lediglich eine minimale Anzahl von Verbindungen benötigt, wodurch eine einfachere Verdrahtung und somit eine größere Zuverlässigkeit erreicht werden. Als Taktgeber zum Treiben des Zählers und der Adresseneingänge kann der Taktgeber eines Rechner-Steuersystems weiterverwendet werden oder diese Eingänge können manuell durch anfängliches Einstellen des Systems^für eine Verwendung als Teil eines Schaltkreises eingegeben werden, wobei die Multiplexverbindtmgen nicht geändert werden, nachdem sie anfänglich festgesetzt worden sind.

509834/0556

Aufgrund der statischen Natur der verwendeten Schaltungsanordnung kann der Taktgeber synchron oder asynchron sein. Das einzige Erfordernis besteht darin, daß die Signale an den Adresseneingängen mit den Zuständen der Ausgänge des Zählers koordiniert sein sollten, so daß die erwünschten Verbindungen zwischen den Daten- Eingangsleitungen 11-1 bis 11-8 und den Daten- Ausgangsleitungen 12-A bis 12-11 zustande kommen. Das Rückstell- Eingangssignal wird dem Zähler zugeführt, damit der Zähler bei einem bekannten Zustand beginnt.

Die Dekodiermatrizen des erfindungsgemäßen Multiplexsystems können bei Zwei-Draht-Telefonverbindungen paarweise verwendet werden. Andere Ausv.'ahlmöglichkeitcn gestatten die physikalische Zusammenschaltung durch gemeinsame Verdrahtung zweier oder mehrerer Ausgänge 12-A bis 12-H durch Verwendung einer "Ein-Aus"-Steuerung mit drei Zuständen, um eine effektive "Oder"-Steuerung der an den Eingängen auftretenden Daten zu erreichen. Die Eingangsleitungen 11-1 bis il-8 können außerdem in Sammelleitungen zu einer oder mehreren Multiplexanordnungen weitergeführt werden, um die Verteilungsmöglichkeiten für die auf diesen Eingangsleitungen anstehenden Signale zu vergrößern. Eine Anzahl der in Fig. 1 veranschaulichten Multiplexsysteme kann auf diese Weise übereinander oder nebeneinander angeordnet werden. In ähnlicher Weise können die Ausgänge einer übereinander oder nebeneinander angeordneten Anzahl von Multiplexsystemen gemeinsam miteinander verbunden oder in einer Sammelleitung zusammengefaßt werden, um

509834/0556

eine Verbindung eines jeden Ausgangs mit einer großen Anzahl von Eingängen zu ermöglichen. Das erfindungsgemäße Multiplexsystem ist derart ausgelegt, daß es ein hohes Maß an Flexibilität für eine Verwendung bei einer großen Anzahl unterschiedlicher Verwendungsarten ermöglicht.

9834/0558

Claims (12)

1. Patentansprüche

   /1.^Multiplexsystem zur selektiven Übertragung oder Weitergäbe von an einem beliebigen von N Eingangsanschlüssen anstehenden Daten zu einem beliebigen von M Ausgangsanschlüssen, wobei N und M positiv und ganzzahlig sind, gekennzeichnet durch M Dekodier-Verknüpfungseinrichtungen, die jeweils einen Ausgang und N mit den N Eingangsanschlüssen gekoppelte Eingänge aufweisen, durch M Adressen-Speiehereinrichtungen, die jeweils mit einer verschiedenen Dekodier-Verknüpfungseinrichtung gekoppelt sind, um diese Dekodier-Verknüpfungseinrichtung zu veranlassen, •einen bestimmten ihrer Eingänge mit ihrem Ausgang entsprechend einer in der Adressen-Speichereinrichtimg abgespeicherten Adresse zu verbinden, durch eine erste Schaltungsanordnung, die Adressen-Eingangssignale der Adressen-Speichereinrichtung zuführt, und durch eine zweite Schaltungsanordnung, die selektiv und individuell jede der M Adressen-Speichereinrichtungen zur Abspeicherung der ihr zugeführten Adressen-Eingangssignale frei gibt.
2. 2. Multiplexsystem nach Anspruch 1, dadurch gekennzeichnet, daß die Dekodier-Verknüpfungseinrichtung ein analoges Verknüpfungsglied aufweist,das Informationen von dem ■ vorbestimmten Eingang zum Ausgang und vom Ausgang zu dem vorbestimmten Eingang überträgt.

   0S834/0556
3. 3. Multiplexsystem nach Anspruch. 1, dadurch gekennzeichnet, daß jede der M Dekodier-Verknüpfungseinrichtungen N digitale logische Verknüpfungsglieder aufweist, die jeweils mit einem verschiedenen Eingang der N Eingänge gekoppelt sind, wobei ein ausgewähltes digitales logisches Verknüpfungsglied von der mit ihm verbundenen Adressen-Speichereinrichturig entsprechend der in der Adressen-Speichereinrichtung abgespeicherten Adresse freigegeben wird, und daß ein Oder-Verknüpfungsglied vorgesehen ist,, das N Eingänge aufweist, die jeweils mit einem verschiedenen Ausgang der N digitalen logischen Verknüpfungsglieder verbunden sind und einen Ausgang aufweist, der den Ausgang der Dekodier-Verknüpfungseinrichtung bildet.
4. h. Multiplexsystem nach den Ansprüchen 1, 2 oder 3> dadurch gekennzeichnet, daß M und N gleich sind.
5. 5. Multiplexsystem nach den Ansprüchen 1, 2,· 3 oder A, gekennzeichnet durch eine Übertragungs-Verknüpfungseinrichtung, die zwischen den Ausgang einer jeden Dekodier-Verknüpfungseinrichtung und die M Ausgangsanschlüsse geschaltet ist.
6. 6. Multiplexsystem nach Anspruch 5» gekennzeichnet durch eine Schaltungsanordnung zur Steuerung der Leitfähigkeit der Übertragungs-Verkntipfungseinrichtung.
7. 7..Multiplexsystem nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Einrichtung zur selektiven Freigabe der Adressen-Speichereinrichtung eine Zähler-

   50 9 834/0556

   einrichtung mit M Ausgängen aufweist, die jeweils mit einem Verschiedenen der M Adressen-Speichereinrichtungen verbunden sind, wobei die Zählereinrichtung den M Ausgängen in vorgegebener Reihenfolge ein Freigabesignal zuführt.
8. 8. Multiplexsystem nach Anspruch 7» dadurch gekennzeichnet, daß jede der M Adressen-Speichereinrich-tungen zumindest einen bistabilen Schaltkreis aufweist, der in den einen oder anderen der beiden stabilen Zustände entsprechend dein gleichzeitige! Auftreten eines entsprechenden Adressen-Eingangssignals und eines Freigabesignals von der Zählereinrichtung setzbar ist.
9. 9. MultipTaxsystem nach Anspruch 8, dadurch gekennzeichnet, daß jede der M Adressen-Speichereinrichtungen mehrere bistabile Schaltkreise aufweist, die binär gewichtete Zahlen repräsentieren, wobei deren Ausgänge zumindest N verschiedene gespeicherte Adresseneingänge bezeichnen .
10. 10. Multiplexsystem nach den Ansprüchen 7» 8 oder 9j dadurch gekennzeichnet, daß die Zählereinrichtung einen Ringzähler aufweist, der sequentiell M verschiedene Freigabe-Ausgangssignale entsprechend der Zuführung von Taktsignalen erzeugt.
11. 11. Multiplexsystem nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß jede der M Adressen-Speichereinrichtungen ein binäres Register mit einer vorbe-

    509834/0556

    stimmten Anzahl von Ausgangsanschlüssen aufweist, das zumindest N verschiedene, Binärzahlen entsprechende Ausgangssignalkombinationen erzeugt, daß die Ausgangsanschlüsse eines jeden Binärregisters mit einer verschiedenen der M Dekodier-Verknüpfungseinrichtungen gekoppelt sin4 um die betreffend Dekodier-Verknüpfungseinrichtung zu veranlassen, einen vorbestimmten ihrer N Eingänge mit ihrem Ausgang entsprechend der an der. Ausgangsanschlüssen des binären Registers auftretenden binären Zahl zu verbinden, wobei die Adressen-Eingangssignale, gemeinsam allen M Adressen-Speichereinrichtungen zugeführt werden, ixnd daß die zweite Schaltungsanordnung einen Ringzählerschaltkreis mit zumindest M Ausgangsanschlüssen aufweist, die jeweils mit einem unterschiedlichen entsprechenden Register der M binären Register verbunden sind, um die Register sequentiell freizugeben, so daß in jedem binären Register das zugefiihrte binäre Adressen-Eingangssignal nur dann abgespeichert wird, wenn die binären Register mittels eines Ausgangssignals vom Ringzählerschaltkreis freigegeben sind.
12. 12. Multiplexsystem nach Anspruch Ii, dadurch gekennzeichnet, daß jedes binäre Register mehrere binäre Sperrschalter aufweist, die einen ersten und einen zweiten stabilen Betriebszustand einnehmen können und mittels eines Freigabesignals vom Ringzählerschaltkreis in Koinzidenz mit binären Adressen-Eingangssignalen, die entweder den ersten oder den zweiten stabilen Zustand repräsentieren setzbar sind.

    09834/0556

    13- Multiplexsystem nach Anspruch 12, dadurch gekennzeichnet, daß jede Dekodier-Verknüpfungseinrichtung M digitale logische Verknüpfungsschaltkreise aufweist, die jeweils mit einem Verschiedenen der N Eingänge gekoppelt sind und jeweils von einer Verschiedenen der N binären Zahlen entsprechenden Ausgangssignalkombinationen des entsprechenden damit verbundenen binären Registers freigegeben werden, so daß lediglich ein digitaler logischer Verknüpfungsschaltkreis zur Weiterleitung von Signalen vom Dateneingang, mit dem er verbunden ist, zu seinem Ausgang freigegeben wird, und daß eine Oder-Verknüpfungseinrichtung mit den Ausgängen aller digitalen logischen Verknüpfungsschaltkreise verbunden ist, wobei der Ausgang der Oder-Verknüpfungseinrichtung den Ausgang der Deko&äer-Verknüpfungseinrichtung bildet.

    509834/05 5 6