DE2446110A1

DE2446110A1 - Adressregister fuer kleinrechner

Info

Publication number: DE2446110A1
Application number: DE19742446110
Authority: DE
Inventors: Eberhard Dipl Ing Lukas
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1974-09-26
Filing date: 1974-09-26
Publication date: 1976-04-01
Also published as: NL7509448A; FR2286435A1; IT1042847B; BE833889A; SE7510757L

Description

SIEMENS AKTIENGESELLSCHAi¹¹J¹ München, 26LSER 1974

Berlin und München Witteisbacherplatz 2

74/2163

Adressregister für Kleinrechner.

Die Erfindung bezieht sich auf ein Adressregister für Kleinrechner, dem von einem Befehlsregister Adressen von weiteren Registern zugeführt werden, aus denen ein erster und ein zweiter Operand mit Hilfe von je einem Lesebefehl ausgelesen werden, wobei die Operanden in ein erstes bzw. zweites Operandenregister eingespeichert werden und mit Hilfe von Verknüpfungsbefehlen in einer Verarbeitungseinheit verknüpft werden und wobei das Ergebnis der Verknüpfung wieder in einem der weiteren Register eingespeichert wird.

Es sind bereits Kleinrechner bekannt, die eine Verarbeitungseinheit, bestehend aus zwei Operandenregistern und einer Verknüpfungseinheit für logische und arithmetische Verknüpfungen der Operanden sowie ein Befehlsregister enthalten, das die von einem Programmspeicher angebotenen Befehle zwischenspeichert und decodiert. Weiterhin enthalten derartige Kleinrechner einen Befehlszähler, der nach jedem Befehl weitergeschaltet wird und nach dem Ablauf eines Befehls ein Auslesen eines weiteren Befehls bewirkt. Außerdem enthalten sie noch einen aus einer Mehrzahl von Registern bestehenden Datenspeicher, in dem Operanden gespeichert sind und in dem die Ergebnisse von Verknüpfungen eingespeichert werden. Die Operanden können auch von einer Ein-/Ausgabeeinheit abgegeben werden, über die eine Eingabe und Ausgabe von Daten erfolgt. Die Ergebnisse von Verknüpfungen können ebenfalls zu dieser Ein-/Ausgabeeinheit übertragen werden.

VPA 9/24O/4O89 Ret/Ram " - 2 -

609814/0694

Bei den bekannten Kleinrechnern werden die Operanden durch Lesebefehle über Datenleitungen von den Registern des Datenspeichers oder der Ein-/Ausgabeeinheit in die Operandenregister eingespeichert» Durch Verknüpfungsbefehle werden die Operanden miteinander verknüpft und das Ergebnis wird anschließend mit einem Schreibbefehl wieder in ein Register des Datenspeichers oder der Ein~/Ausgabeeinheit übertragen.

Häufig ist es jedoch erforderlich ^ daß das Ergebnis wieder in ein Register eingeschrieben werden muß ^ von dem zuvor · einer der Operanden ausgelesen wurde» Ein derartiges Rückspeichern ist jedoch bei den bekannten Kleinrechnern gleichzeitig mit einem Verknüpfungsbefehl nicht möglich,, da die Adresse des Registers nicht mehr zur Verfügung steht» Es muß daher nach jedem Verknüpfungsbefehl ein Schreibbefehl ausgeführt werden«

Der Erfindung liegt die Aufgabe zugrunde„ ein Adressregister für Kleinrechner anzugeben, durch das zum Rückspeichern des Ergebnisses einer Verknüpfung in ein Register _e das einen Operanden enthielt, nach einem Verarbeitungsbefehl kein Schreibbefehl erforderlich ist„ Erfindungsgemäß wird die Aufgabe bei dem Adressregister der eingangs genannten Art gelöst durch einen mit dem Befehlsregister verbundenen Zwischenspeicher, in. den während der Ausführung der Lesebefehle die Adresse desjenigen weiteren Registers eingespeichert wird_y das einen der gelesenen Operanden enthält und der während der Ausführung des Verknüpfungsbefehls diese Adresse als Adresse desjenigen weiteren Registers abgibt, in das das Ergebnis eingeschrieben wird.

Das Adressregister gemäß der Erfindung hat den Vorteil,, daß die Verarbeitungsgeschwindigkeit des Kleinrechners erhöht wird, da die Zeit, die ein zusätzlicher Schreibbefehl erfordert nicht benötigt wird_o Außerdem ist infolge einer Verkürzung des Programms weniger Speicherplatz im Programmspeicher erforderlich und die Kosten des Programmspeichers werden damit wesentlich verringert„
VPA 9/24O/4O89 609 814/0694 -3-

Eine besonders einfache Ausführung des Adressregister ist gekennzeichnet durch einen Zwischenspeicher, in den während der Ausführung der Lesebefehle die Adresse desjenigen weiteren Registers eingespeichert wird, das den zuletzt gelesenen Operanden enthält.

Falls häufig ein erster Operand nacheinander mit mehreren verschiedenen zweiten Operanden verglichen und anschließend mit einem weiteren zweiten Operanden verknüpft wird, wird eine vorteilhafte Ausführung des Adressregister erreicht durch einen Zwischenspeicher, in den während der Ausführung der Lesebefehle die Adresse desjenigen weiteren Registers eingespeichert wird, das den Operanden enthält, der in das erste Operandenregister eingespeichert wurde.

Um das Adressregister auch dann in vorteilhafter Weise einsetzen zu können, wenn das Ergebnis einer Verknüpfung entweder rückgespeichert werden soll oder in ein Register abgespeichert werden soll, das keinen der Operanden enthielt, ist es zweckmäßig, wenn im übertragungsweg zwischen dem Befehlsregister und dem Zwischenspeicher ein Schalter vorgesehen ist, über den die Adresse desjenigen weiteren Registers, in das das Ergebnis eingeschrieben wird, wahlweise vom Zwischenspeicher oder vom Befehlsregister abgegeben wird.

Im folgenden wird ein Ausführungsbeispiel des Adressregisters gemäß der Erfindung anhand von Zeichnungen erläutert.

Es zeigen:

Fig. 1 ein Blockschaltbild eines Kleinrechners, Fig. 2 ein Blockschaltbild eines mit einem Adressregister zum Rückspeichern von Ergebnissen von Verknüpfungen versehenen Kleinrechners »

Der in Fig. 1 dargestellte Kleinrechner enthält eine Verarbeitungseinheit VA, die gesteuert durch ein in einem Pro-

VPA 9/24O/4O89 - 4 -

609814/0894

graminspeicher PS gespeichertes Programm jeweils zwei Operanden logisch oder arithmetisch miteinander verknüpft. Die Art der Verknüpfung und die Adressen der Register, in denen die Operanden gespeichert sind und in die die Ergebnisse der Verknüpfung eingespeichert werden, sind in den Befehlen enthalten, die vom Programmspeicher PS ausgelesen und an ein Befehlsregister BR abgegeben werden*

Das Befehlsregister BR decodiert diese .Befehle und steuert deren zeitlichen Ablauf. Außerdem gibt es die jeweiligen Adressen der Register als Signale AD ab«, ,Mit der Ausführung jedes Befehls wird ein Befehlszähler BZ weitergeschaltet, damit nach jedem Befehl der jeweils folgende Befehl aus dem Programmspeicher PS gelesen wird«,

Der Programmspeicher PS enthält das für die auszuführenden Funktionen des Kleinrechners erforderliche Programm. Er ist beispielsweise als Festwertspeicher ausgebildet und aus Halbleiterbausteinen aufgebaut.

Der Kleinrechner enthält weiterhin einen aus mehreren Registern bestehenden Datenspeicher DS, in dem die Operanden und die Ergebnisse der Verknüpfung gespeichert werden«, Er ist über Datenleitungen DL mit der Verarbeitungseinheit VA verbunden, über die die Operanden und die Ergebnisse in Form von Datensignalen DS übertragen werden. Die Adressen der Register, aus·denen die Operanden gelesen werden oder in die die Ergebnisse eingespeichert werden, werden dem Datenspeicher über Adressleitungen AL zugeführt.

Neben dem Datenspeicher DS ist mit den Datenleitungen DL und den Adressleitungen AL auch eine Ein-/Ausgabeeinheit EA verbunden, über die Daten ein- und ausgegeben werden. In der · Ein-/Ausgabeeinheit EA werden die Operanden und Ergebnisse ebenfalls in Registern gespeichert, die mit den Datenleitun-

VPA 9/24O/4O89 - 5 -

6 098U/069A

_mm C „-r

gen DL verbunden sind und deren Adressen durch die Signale AD angegeben werden.

Die Operanden werden vor einer Verknüpfung in der Verarbeitungseinheit VA mit Hilfe von Lesebefehlen vom Datenspeicher DS oder der Ein-/Ausgabeeinheit EA abgeholt und der Verarbeitungseinheit VA zugeführt. Anschließend werden sie durch einen Verknüpfungsbefehl miteinander verknüpft und danach wird das Ergebnis wieder in ein Register eingespeichert.

Der in Fig. 2 dargestellte Kleinrechner enthält ein Adressregister ADR, durch das kein Schreibbefehl nach einem Verknüpfungsbefehl erforderlich ist, wenn das Ergebnis der Verknüpfung in ein Register rückgespeichert werden soll, das einen der beiden Operanden enthielt. Das Adressregister ADR enthält einen Zwischenspeicher ZS, das die Adressen der Register, die die Operanden enthalten, zwischenspeichert. Bei jedem Lesebefehl werden die Adressen der Register als Signale AD1 an das Adressregister ADR abgegeben und über einen Umschalter S, der sich in der durchgezogen dargestellten Stellung befindet, als Signale AD2 an den Datenspeicher DS oder die Ein-/ Ausgabeeinheit EA abgegeben. Die Operanden werden über die Datenleitungen DL zur Verarbeitungseinheit VA übertragen und dort durch Signale S1 in zwei Operandenregister RA und RB eingespeichert. Nach den. Lesebefehlen enthält der Zwischenspeicher ZS die Adresse desjenigen Registers, das den zuletzt gelesenen Operanden enthielt.

Anschließend wird ein Verknüpfungsbefehl von dem nicht dargestellten Programmspeicher PS an das Befehlsregister BR abgegeben und dort decodiert. Die Art der Verknüpfung wird durch Signale S2 einer Verknüpfungseinheit VE der Verarbeitungseinheit VA mitgeteilt. Das Ergebnis der Verknüpfung wird danach im Operandenregister RA zwischengespeichert.

VPA 9/24Q/4O89 - 6 -

6Ö98U/0694

Falls ein Rückspeichern des Ergebnisses der Verknüpfung in das Register vorgenommen werden soll, das einen der gelesenen, beispielsweise den zuletzt gelesenen Operanden enthielt, bleibt der Umschalter S in der durchgezogen dargestellten Stellung und die Adresse des Registers, das den Operanden enthielt, wird an die Adressleitungen AL abgegeben. Damit wird noch während des Verknüpfungsbefehls das Ergebnis der Verknüpfung wieder in dieses Register zurückgespeichert.

Falls kein Rückspeichern des Ergebnisses in das Register vorgenommen wird, das einen der gelesenen Operanden enthielt, wird mittels eines Schreibbefehls das Ergebnis vom Operandenregister RA zu einem Register übertragen. Ein Signal S3 bringt den Umschalter S im Adressregister ADR in die gestrichelt dargestellte Lage und über ihn wird die im Befehlsregister BR stehende Adresse des Registers an die Adressleitungen AL abgegeben. Gleichzeitig gibt ein Signal S4 die Ausgänge des Operändenregisters RA frei und das Ergebnis wird über die Datenleitungen DL in das Register eingespeichert.

4 Patentansprüche

2 Figuren

VFÄ 9/24O/4O89 ■ - 7 _

60 9 8U /0 69A

Claims

Patentansprüche

\\J Adressregister für Kleinrechner, dem von einem Befehlsregister Adressen von weiteren Registern zugeführt werden, aus denen ein erster und ein zweiter Operand mit Hilfe von je einem Lesebefehl ausgelesen werden, wobei die Operandenin einem ersten bzw. zweiten Operandenregister eingespeichert werden und mit Hilfe von Verknüpfungsbefehlen in einer Verarbeitungseinheit verknüpft werden und wobei das Ergebnis der Verknüpfung wieder in eines der weiteren Register eingespeichert wird, gekennzeichnet durch einen mit dem Befehlsregister (BR) verbundenen Zwischenspeicher (ZS), in den während der Ausführung der Lesebefehle die Adresse desjenigen weiteren Registers eingespeichert wird, das einen der gelesenen Operanden enthält und der während der Ausführung des Verknüpfungsbefehls diese Adresse als Adresse desjenigen weiteren Registers abgibt, in das das Ergebnis eingeschrieben wird.
2. Adressregister nach Anspruch 1 , gekennzeichnet durch einen Zwischenspeicher (ZS), in den während der Ausführung der Lesebefehle die Adresse desjenigen weiteren Registers eingespeichert wird, das den zuletzt gelesenen Operanden enthält.
3. Adressregister nach Anspruch 1, gekennzeichn e t. durch einen Zwischenspeicher (ZS) , in den während der Ausführung der Lesebefehle die Adresse desjenigen v/eiteren Registers eingespeichert wird, das den Operanden enthält, der in das erste Operandenregister (RA) eingespeichert wurde.
4. Adressregister nach Anspruch 1, dadurch gekennzeichnet, daß im übertragungsweg zwischen dem Befehlsregister (BR) und dem Zwischenspeicher (ZS) ein Umschalter (S) vorgesehen ist, über den die Adresse desjenigen weiteren Registers, in das das Ergebnis eingeschrieben wird, wahlweise vom Zwischenspeicher (ZS) oder vom Befehlsregister (BR) abgegeben wird.

VPA 9/24O/4O89 6 0 9 8 1 4 / 0 6 9 h

Leerseite