DE2431243A1 - Digital/analog - subterminal - Google Patents

Description

PATENTANWÄLTE

MANITZ, FINSTERWALD & GRÄMKOW

28. JUNt 1974

Northern Electric Company Limited 1600 Dorchester Boulevard "West
Montreal, Que., Canada

Digital/Analog - Subterminal

409883/1092

DR. G. MANlTZ · DIPL.-INC. M. FINSTERWALD DIPL.-INC. W. CRAMKOW ZENTRALKASSE BAYER. VOLKSBANKEN

β MÖNCHEN 33. ROBERT-KOCH-STRASSE 1 7 STUTTGART SO (BAD CANNSTATTI MÖNCHEN. KONTO-NUMMER 72 70

TEL. (089) 934211. TELEX 08-29672 PATMF SEELBERGSTR. 23/28. TEL. (0711)86 72 61 POSTSCHECK: MÖNCHEN 77062-805

Die Erfindung betrifft ein Digital/Analog-Terminal (auch mit Anschlussblock oder Ein- und Ausgangsstelle bezeichnet) für ein digitales Übertragungssystem und insbesondere ein Zwischenterminal für einen einzelnen Kanal in einem Zeitintervall-Multiplex-System für Impulscode-Modulation (time-division multiplex (TEM) pulse code modulation (PCM) system).

Kommunikationssysteme auf Impulscode-Modulationsbasis haben sich jetzt wohl bewährt als Mittel zur Übertragung von analogen Sprachsignalen zwischen zwei Terminals über ein TIM-Übertragungssystem. Die allgemeine Geschichte und Theorie solcher Systeme ist ausführlich in den "Prinzipien der Impulscode-Modulation" von K.W. Cattermole, Iliffe Books Ltd., London 1969* diskutiert. In den Vereinigten Staaten von Amerika wurde durch die Bell Telephone Laboratories unter der Bezeichnung T1-D2 Träger-Übertragungs-System eine beträchtliche Entwicklungsarbeit an einem funktionsfähigen PCM-System geleistet. Dieses System hat 24 Sprachkanäle mit je einem 8-Bit Binärcode. Die Kanäle werden mit einer Rate von 8 kHz abgetastet und dann im Zeitintervall-Multiplexverfahren zusammengesetzt oder kodiert. Durch Hinzufügen eines weiteren Bits pro Übertragungseinheit oder -zyklus (frame) zur Synchronisation, ergibt das eine totale Bitrate von 1,544 Mbit/sek. für· dieses System. Solche Systeme können dann in Systeme höherer Ordnung wie

409883/1092

T2, T3 und Τ4 zusammengeschaltet werden. Das Zusammenschalten solcher Ubertragungssysteme ist in "Übertragungssysteme für Kommunikationen" von den Bell Telephone Laboratories, vierte Ausgabe, und in "Telesis", Band 2, Nr. 6, Herbst 1972, veröffentlicht durch BeIl-Northern Research Ltd., beschrieben.

In vielen PCM-Übertragungssystemen über grosse Entfernungen, bei denen mehrere Relaisstationen verwendet werden, wünscht man oft, einen oder mehrere Kanäle als Befehlsleitung oder für Zwecke der örtlichen Signalübertragung zu nützen. Aus wirtschaftlichen Gründen muss das Weglassen eines einzigen Kanals mit einer minimalen Analog-zu-Digital (a/d)- und Digital-zu-Analog (D/A)-Umsetzvorrichtung in jeder Relaisstation erzielt werden. In Kapitel 4 von Cattermole werden verschiedene Typen von Kodierern besprochen. Unter diesen eignet sich der Zähltyp. zur logarithmischen Verdichtung und/oder Dehnung des analogen Signals, was für die Übertragung von Sprachsignalen oft wünschenswert ist. Ausser der Ableitung von Zyklen-, Kanal-, und Taktsignalen aus den zusammengesetzten PCM-Signalen, ist es auch notwendig, Quantisierungs- Prüfsignale solcher d/a und a/D Kodierer vom Zähltyp zu erzeugen. Der oben erwähnte Text von Cattermole macht auf den Seiten 321 bis 336 diese Forderung verständlich. Wie sich gezeigt hat, trägt die Notwendigkeit, diese letztgenannten Signale unabhängig zu erzeugen, beträchtlich zu den Kosten und zur Komplexität eines solchen

409883/1092

Subterminals bei.

Man hat in dem Falle, dass die Gesamtzahl der Quantisierungsniveaus kleiner ist als die Gesamtzahl der Ziffern pro (Übertragungs-) Zyklus, gefunden, dass das Quantisierungs-Prüfsignal direkt aus dem stabilisierten, digitalen Zeitimpuls abgeleitet werden kann.

So schafft die Erfindung - in einem digitalen Übertragungssystem zur Übertragung einer Pulsfolge sich wiederholender Pulse, das in eine Vielzahl von Kanälen unterteilt ist, von denen jeder eine Vielzahl kodierter Informationsziffern enthält - ein Digital/Analog Terminal für einen der Kanäle, welches folgendes umfasst: die Schaltung zur Ableitung der Zyklus-, Kanal- und Ziffernsynchronisationsinformation aus der Pulsfolge, ausserdem die Schaltung zur Erzeugung des Quantisierungs-Prüfsignals aus der Synchronisations-Information. Eine Zähldekodierschaltung unter Kontrolle des Quantisierungs-Prüfsignals kann dann dazu benutzt werden, die ankommende digitale Information in ein analoges Ausgangssignal in dem bezeichneten einen Kanal zu wandeln; und/oder es kann eine Zählkodierschaltung unter Kontrolle des Quantisierungs-Prüfsignals dazu benutzt werden, ein analoges Eingangssignal in ein ausgehendes digitales Informationssignal zum Einfügen in den bezeichneten einen Kanal zu wandeln.

409883/1092

Ein Beispiel für die Erfindung soll nun anhand der anliegenden Zeichnungen beschrieben werden:

Pig. 1 ist ein'Block- oder, schematisches Schaltbild eines Digital/Analog-Subterminals für einen ausgewählten Kanal in einem digitalen Übertragungssystemi und

Pig. 2 stellt eine Reihe von Kontroll-Impulsformen an verschiedenen Punkten des in Pig. I abgebildeten Schemas dar.

In dem folgenden Beispiel folgt die Impulsfolge dem Standard-Tl-D2 Format, wie es von den Bell Telephone Laboratories entwickelt und in den oben erwähnten Texten beschrieben wurde. In dem T-1-D2 PCM Übertragungssystem werden ankommende analoge Sprachsignale in 24 Sprachkanäle kodiert, von denen jeder acht Ziffern bei einer Abtastfrequenz von 8 kHz hat. Sieben bits oder Ziffern liefern 2⁷ = 128 Kodierniveaus, während die achte Ziffer die Polarität des Analogsignals bestimmt. Mit einer zusätzlichen Ziffer zur Zyklus ~ Synchronisation ist die Gesamtzahl der Kanalbits pro Zyklus gleich 8 χ 24 + 1 = 193. Bei einer Abtastfrecnenzvon 8 kHz ergibt das eine Digitalrate von 193 x 8 K = 1544 Mbit/sek.

409883/1092

Beginnend mit Seite 329 des oben erwähnten Textes von Cattermole, wird ein Verfahren zur logarithm!sehen Verdichtung des Analogsignals beschrieben, wobei ein einfaches RC-Netzwerk verwendet wird. Dank der exponentiellen Gestalt &der Verdichtungskennlinie, welche für das Abtasten (sampling) im positiven und im negativen Bereich symmetrisch ist, 'ist es bequem, das PCM Signal mithilfe eines Bits, z.B. des ersten Bits des 8-Bit-PCM-Wortes, zu kodieren, um die Abtast-Polarität anzuzeigen, und die Abtast-Amplitude (vom Niveau Null des Signals) durch die restlichen 7 Bits zu kodieren. Die Kodierungsfunktion wird dann in zwei Teile zerlegt, die aus einem Polaritätsdetektor und einem Amplituden-Quantisierer bestehen. Die sieben Bits, die für die Amplituden-Quantisierung zur Verfügung stehen, ermöglichen es, 2 = 128 diskrete Abtast-Niveaus zu bestimmen: auf diese Weise wird das abzutastende Analogsignal in das zunächst liegende, angenäherte digitale Wort kodiert. Verwendet man einen Kodierer vom Zähltyp, so benötigt man einen Zähler, der während der Abtast-Kodierperiode (das ist die Periode zwischen dem Abtasten) bis 128 zählt. Bei einer Abtastrate von 8 kHz beträgt die Periode zwischen dem Abtasten 125 usec. Um ein Abtasten noch vor dem Beginn des Kodierens zeitlich zu ermöglichen, muss der Zähler in weniger als 125 yusec bis 128 zählen können. Das bedeutet, dass die Taktfrequenz des Shlers grosser als 128 χ 8 kHz =-1.024 MHz sein muss. Das Wesentliche der vorliegenden Erfindung liegt nun in der Ausnutzung eine wiederhergestellten Taktes

409883/1092

mit einer Bitfrequenz von 1,544 MHz hat. Wenn dieser Takt von der Leitung abgeleitet -und dazu verwendet wird, den Kodierer oder Dekodierer zu treiben, wird der Zähler in ungefähr 82.9 usec bis 128 zählen, was 125-82.9 oder 42.1^usec für das Abtasten des analogen Signals gestattet. Man findet, dass das Abtastintervall von 42.1 usec für das Abtasten des Analogsignals während des Kodierens, und für das Ableiten des Analogsignals während des Dekodierens, ausreicht. Es ist jedoch offensichtlich, dass die Prinzipien der Erfindung, obwohl das obige System in Form eines T1-D2 Übertragungssystems beschrieben wurde, auf irgendein digitales Übertragungssystem anwendbar sind,einschliesslich solcher, bei denen mehrere T1-D2 Übertragungssysteme mittels Zeitintervall-Multiplexing zu Systemen höherer Ordnung zusammengeschaltet werden.

In einem typischen System wird die Übertragung eines digitalen Signals durch bedingte Zweiphasenmodulation (conditioned diphase modulation) oder durch bipolare Amplitudenmodulation bewerkstelligt, von denen jede ihre eigenen Vorteile und Charakter!stika hat. Es sind jedoch weder Typ noch Verwendung irgendeiner Modulationsart für die vorliegende Erfindung von grundlegender Bedeutung, obwohl sie in der folgenden Beschreibung mit eingeschlossen sind.

Eine typische Anwendung der Erfindung liegt in einem PCM-Übertragungssystem über Fernleitung, bei welchem Be-

409883/1092

fehlsleitungen und Alarmeinrichtungen an verschiedenen Punkten zwischen den Endterminals benötigt werden» Bei gewöhnlicher Anwendung ist es notwendig, einen einzelnen Kanal in dem PCM Übertragungssystem für das Dekodieren wegzunehmen bzw. für das Kodieren hinzuzufügen. Solche Ergänzungen wurden an einer oder mehreren Relaisstationen entlang des Übertragungssystems auftreten, und es erweist sich folglich als notwendig, in jeder Station die erforderlichen Zeitsignale mit einem minimalen Aufwand an Material und Kosten zu erzeugen.

Die verschiedenen Bezugszahlen der Fig. 1 bezeichnen den Ort der entsprechenden Kontrollimpulsformen, wie sie in Fig. 2 dargestellt sind. In dem ausgesuchten Beispiel ist , Kanal 3 so ausgewählt worden, dass er als Befehlsleitung dient, was sich aus den Impulsformen der Fig. 2 ergibt. Es wird jedoch ersichtlich werden, dass jeder der 24 Kanäle als Befehlsübertragungsleitung dienen könnte. Das Digital/Analog-Subterminal kann in drei grundlegende Abschnitte unterteilt werden: in einen Modulator/Demodulator oder Modem, allgemein mit 1 bezeichnet^in einen Zähldekodierer, allgemein mit 2 bezeichnet, und in einem Zählkodierer, allgemein mit 3 bezeichnet. Die detaillierte Struktur jeden Abschnitts des Digital/Analog Subterminals wird durch die folgende Beschreibung des Schaltkreises, seiner Funktion und Arbeitsweise unmittelbar verständlich.

409883/1092

Eine ankommende' modulierte digitale Impulsfolge von 1,544. Mbit/sek wird von den Eingangsklemmen 10 durch den Transformator an den Verstärker 12 gekoppelt. Der Ausgang des Verstärkers .12 wird einer Schaltung zur Wiederherstellung der Taktfrequenz vom Typus eines frei schwingenden 0szillators--i3 zugeführt ' (flywheel oscillator type) , die dazu verwendet wird, das 1,544 MHz Taktsignal A herauszuholen. Der Ausgang des Verstärkers 12 wird auch in den Demodulator eingespeist, der durch das Taktsignal A gegated wird, um an seinem Ausgang eine demodulierte binäre Impulsfolge zu erzeugen.

Die demodulierte Impulsfolge wird an einen Eingang eines UND-Gatters I5 gelegt. Die gesamte digitale Information wird, von dem Demodulator 14 kommend, durch das UND-Gatter an einen Eingang eines ODER-Gatters 16 gekoppelt, ausgenommen, dass an Kanal 3 der Gate (Tor)impuls C anliegt, der als ein Unterdrückungsimpuls (inhibit pulse) wirkt, wenn er an den invertierten Eingang des UND-Gatters I5 gelegt wird. Der Ausgang des ODER-Gatters 16 ist an den Modulator 17 angeschlossen, der durch das Taktsignal A gegated (gated) wird, um einen modulierten Ausgang von 1,544 Mbit/sek zu liefern. Dieser Ausgang wird seinerseits über einen Verstärker 18 und einen Transformator I9 an die Ausgangsklemmen 20 des Digital/Analog Subterminals gelegt.

409883/1092

Die digitale Impulsfolge des Demodulators 14 wird ausser- -dem einem Trennkreis 30 für die Zyklus-Synchronisation * zugeführt, dessen Ausgang an einen Zyklus- und Rückstell (reset)-Generator Jl gelegt wird. Dieser wird durch das Takt-signal A geöffnet, um an seinem Ausgang einen Rückstellimpuls B zu erzeugen, dessen Vorderflanke .mit dem 193-ten oder dem Zyklus-Synchronisationsimpuls der Taktimpulsform A koinzident ist. Das Zeitsignal A wird auch dafür benutzt, einen Quantisierungszähler 32 zu treiben, der im wesentlichen ein 8-stufiger Dividierer ist, der jedes 193-te Mal durch den Rückstellimpuls B zurückgesetzt wird. Die Vielfachausgänge des Quantisierungszählers 32 werden parallel in die Vielfacheingänge eines Dekodierers 33 für die Kanal- und Abtastkontrolle gefüttert, der den Gateimpuls C für Kanal 3 an einem Ausgang sowie die Abtastkontrollimpulse E und P entsprechend an zwei weiteren Ausgängen erzeugt. Der Gateimpuls C für Kanal 3 wird mit dem Taktsignal A in einem UND-Gatter 34 geUNDet, um an seinem Ausgang Kontrollpulse D für Kanal 3 zu erzeugen.

Zähldekodierer

Die demodulierte digitale Information in Kanal 3 wird an dem Kontrolleingang C mittels der Kontroll- und Gateimpulse D in einen 8-Bit Seriell-zu-ParalleT-Wandler gebracht, dessen parallele Ausgänge in ein 8-Bit-Register 41 als Zwischenspeicher eingespeist werden. Die digitale Infor-

409883/1092

mation wird periodisch bei Beginn jedes Zyklus durch die Rückstellimpulse B, die an seinen Kontrolleingang C gelegt werden, vom Eingang zum Ausgang des Registers 41 übertragen. Das erste Bit des 8-Bit Wortes oder die Polaritätsinformation liegt, von dem Zwischenspeicherregister 41 ausgehend, an zwei entgegengesetzt miteinander verbundenen Polaritätsschaltern 45 und 46, von denen jeder mit einer positiven und negativen Spannungsquelle verbunden ist. Während der Abtastperiode schliesst das Abtastkontrollsignal E ein Abtastkontrollgatter 47, das die geeignet verbundenen Spannungsquellen (wie durch den Schalter 45 festgelegt) an den Eingang des "Verstärkers 50 legt. Dies lädt eine Kapazität 51 durch ein geschlossenes Gatter 57 auf, wobei die Kapazität 5I zusammen mit den Widerständen 52, 53 und 54- ein Netzwerk für einen exponentiellen Abfall bildet.

Unterdessen werden die restlichen 7 Bits des 8-Bit Wortes, die die Amplitude des dekodierten Analogsignals bestimmen, mit einem 7-Bit Zwischenspeicherregister 43 verbunden, wo sie bis zum Ende der Abtastperiode und der darauffolgenden Quantisierungsperiode gespeichert sind. Während der Quantisierungsperiode werden die sieben Bits mit den Bits der ersten sieben Ausgänge eines Quantisierungszählers 32 verglichen, und zwar Bit für Bit in einem 7-Bit-Digitalkomparator 42, solange, bis Übereinstimmung erzielt ist. Daraufhin generiert der Komparator ein Ausgangssignal. Als Ergebnis liefert der Quantisierungszähler 32 ein Maß für die Periode, die mit dem Rückstellimpuls B für

409883/1092

- Ί2 -

den Zyklus beginnt und mit einer Koinzidenz zwischen den beiden digitalen Signalen endet. Diese Periode entspricht der Zeit, die das Netzwerk für den exponentieilen Abfall benötigt, um sich von einem maximalen Analogwert bis zu dem jeweiligen analogen Abtastwert zu entladen.

Am Ende der Abtastperiode wird das Gatter 47 geöffnet und die Kapazität 5I beginnt sich über die Widerstände 52, 53 ^und 5²J- exponentiell gegen die Spannungsquelle von entgegengesetzter Polarität zu entladen, welche durch den Polaritätsschalter 46 angeschlossen ist. Die Zeitkonstante des Netzwerks für den exponentiellen Abfall ist so gewählt, dass die Eingangsspannung für den Verstärker 50 gemäss einem u-Gesetz abnimmt, so wie das bei Cattermole auf den Seiten 329-331 erklärt ist. Die Eingangsspannung für den Verstärker 50 würde ihren Nulldurchgang in Koinzidenz mit dem Zählimpuls 128 des Quantisierungszählers 32 haben, vorausgesetzt, das Gatter 57 würde geschlossen gehalten.

Die Koinzidenz zwischen den zwei Eingängen des Digitalkomparators 42 erzeugt ein Ausgangssignal, welches das Gatter 57 öffnet, so dass die Kapazität 5I bei dem jeweiligen Wert der analogen Abtastspannung geladen bleibt. Diese analoge Abtastspannung wird durch den Verstärker 50 zwischengespeichert, und durch das Gate 56 wiederholt abgetastet, welches durch den kurzen Abtastimpuls P kontrolliert wird. Danach wird es durch den Audiofilter 58 geschickt, um Anteile der Abtastfrequenz herauszufiltern. Das resultie-

409883/1092

rende Analogsignal wird einem Speicherverstärker 59 als Endstufe angeboten, um so das Sprachsignal für die Befehlsleitung des Kanals 3 abzuleiten, das an den Analogausgang gelegt wird. Es ist einsichtig, dass die gespeicherte Spannung an der Kapazität 5I, welche durch den Verstärker 50 und das Gatter 56 an den Filter 58 gekoppelt wird, direkt von dem Zeitintervall zwischen Rückstellung des Speicherregisters 41 und Eintreten der Koinzidenz in dem Digitalkomparator 42 abhängen wird. Auf diese Weise stellt der gegebene Schaltkreis einen Dekodierer vom Zähltyp dar, in welchem das Quantisierungskontrollsignal direkt von dem Taktimpuls A abgeleitet wird, ohne dass man einen getrennten Zeitimpulsgeber benötigt.

Ein ankommendes Sprachsignal auf der Befehlsleitung wird von dem Analogeingang 70 durch einen Sprachfrequenzverstärker 71 mit dem Abtastgatter 72 verbunden. Das Abtastgatter 72 wird während der letzteren Hälfte von jedem Zyklus durch das Abtastkontrollsignal E für ein Intervall von ungefähr 20 usec bei einer Frequenz von 8 kHz geschlossen. Wenn das Signal E an das Gatter 72 angelegt wird, wird eine Kapazität 73 bis auf das Plateau des Analogsignals aufgeladen. Wenn das Abtastkontrollsignal E weggenommen wird, beginnt die Kapazität 73 sich exponentiell durch einen parallelgeschalteten Vorwiderstand zu entladen. Gleichzeitig wird mit dem obigen Ablauf ein Kontrollgatter

409883/1092

durch das Kontrollsignal E geschlossen, wodurch die Kapazität 76 gegen Masse entladen wird. Wird das Gatter 75 geöffnet, beginnt sich die Kapazität 76 exponentiell durch einen Widerstand 77 zu entladen, und zwar entweder von einer positiven oder negativen Spannungsquelle her, was durch ein Polaritätsgatter 78 gesteuert wird, so, wie das weiter unten erklärt ist. Die über der Kapazität J6 exponentiell ansteigende Spannung wird anschliessend durch einen ohmschen Spannungsteiler bestehend aus den in Reihe geschalteten Widerständen 79 ^und 80 und einem parallelen Vorwiderstand 81, an den negativen Eingang des Differenzverstärkers 82 gekoppelt, dessen positiver Eingang ebenfalls angeschlossen ist, und zwar über die Kapazität 73 an Masse. Der Komparator 82 schaltet an dem Punkt, an dem seine beiden Eingänge ihre Polarität umkehren. Während des vorangegangenen Abtastintervalls wird der Ausgang des Komparators 82 einem Polaritätsdetektor 8j5 für analoge Signale zugeführt, der die analoge Polarität am Ausgang des Komparators 82 in dem Augenblick bestimmt, wenn der Rückstellimpuls B kommt (am Ende des Abtastintervalls). Das Signal für die Ausgangspolarität von dem Polaritätsdetektor 83 steuert seinerseits das Polaritätsgatter 78 und liefert somit die digitale Polaritätsinformation des Ausgangssignals als achtes Bit. Das Polaritätssignal wird ausserdem dazu verwendet, ein Ausgangskontrollgatter 84 zu kontrollieren, welches entweder von einem invertierten Signal gespeist wird, das erst durch einen Umkehrverstärker 85 läuft,

409883/1092

■ - 15 -

oder aber von einem nicht-invertierten Signal, das direkt von dem Differentialkomparator 82 herkommt. Das Ausgangskontrollsignal des Gatters 84 wird dazu verwendet, den 7-Bit Zählinhalt des Quantisierungszählers 32 von einem

Pufferregister 86 an den Eingang eines 8-Bit Parallei-Zu-Seriell-Wandlers 87 zu übertragen. Dieser digitale Zählinhalt entspricht der Zeit, die während des exponent!eilen Abfalls des abgetasteten Analogsignals auf das Bezugspotential verstreicht, gemessen in gleichen Zeiteinheiten, beginnend mit dem Rückstellimpuls B des Zyklus. Somit ist also dieser Digitalwert die Übersetzung des abgetasteten Analogsignals in das PCM-Wort. Wie schon vorher erwähnt, wird der Quantisierungszähler 32 beim Beginn jedes Zählintervalls auf Null zurückgesetzt. Daher werden alle Taktimpulssignale für den Quantisierungszähler 32 und die zugeordnete Logik von der einlaufenden,wiederhergestellten Impulsfolge von 1,544 Mbit/sek abgeleitet.

Das 7-Bit PCM-Wort aus dem Pufferregister 86 wird mit der Polaritätsinformation des Analogsignals in dem Umsetzer zu einem 8-Bit PCM-Wort ergänzt. Dieses parallele Wort von 8 Bits wird anschliessend von dem Umsetzer 87 während des zugeteilten Zeitintervalls für Kanal 3 unter Kontrolle des Kontrollimpulses D seriell ausgegeben, und zwar in ein UND-Gatter 88, welches im Koinzidenz falle von dem Kanal-Gateimpuls C geöffnet wird. Das Signal läuft dann durch das ODER-Gatter 16 zu dem Modulator 17 wie schon vorher in

409883/1092

Bezug auf das Gleichgewicht der einlaufenden Impulsfolge erklärt wurde. Dies ergibt daher einen A/D-Konverter vom Zähltyp, der die einlaufende Impulsfolge dazu benutzt, auf indirekte Weise alle Quantisierungskontrollsignale für den Konverter zu erzeugen, ohne dass getrennte Zeitgeber in dem Subterminal notwendig wären.

Ein vollständigeres Verständnis eines exponentiellen A/D und D/A Konverters kann aus dem oben erwähnten Text von Cattermole, auf den Seiten 329-335s gewonnen werden. Damit die Zeitkonstanten beider Konverter identisch sind, sind im folgenden die relativen Werte der festen Widerstände und Kapazitäten, die zu den Netzwerken für das exponentielle Laden und Entladen gehören, aufgeführt.

Nummern der Widerstände Relativwert

52 = 74 = 77 - 80 = R

81 r

79 = R-r

Nummern der Kapazitäten

81 = 73 = C

76 = 2C

Die Zeitkonstanten bestimmen den genauen Wert von u für das T1-D2 System; so ist z.B. für u = 255 und eine Zählrate von 1,544 MHz RC = 14^95 sek. Der Wert des

409883/1092

Widerstands 81 bestimmt die Empfindlichkeit des A/D Konverters.

Es ist offensichtlich notwendig, dass die Gesamtzahl der Impulse pro Zyklus wenigstens so gross ist wie die Gesamtzahl der Quantisierungsniveaus. In vorliegendem Falle erreicht man das sofort, da die Gesamtzahl der Ziffern pro Zyklus (195) grosser als die Gesamtzahl der Quantisierungsniveaus (128) ist. Wenn dies jedoch nicht der Fall wäre, würde der Zweck dieser Erfindung trotzdem erreicht werden, und zwar durch Einschaltung eines Frequenzvervielfacher s, der von einem wiederhergestellten Takt-' impulssignal A getrieben wird. Eine weitere Alternative unter Verwendung eines Zeitimpulsgebers mit niedrigerer Frequenz bestünde darin, zwei (oder mehrere) Kodierer einzusetzen, welche nacheinander auf einen einzigen Kanal arbeiten.

Zusammenfassung

Ein Digital/Analog - Subterminal in einem digitalen Übertragungssystem, in welchem die Gesamtzahl der Quäntisierungsniveaus des analogen Signals kleiner ist als die Gesamtzahl der Ziffern pro Ubertragungszyklus, so dass das Quantisierungs-Prüfsignal direkt von dem wiederhergestellten digitalen Taktsignal abgeleitet werden kann, ohne dass getrennt gegesteuerte Generatoren für die Quantisierungskontrolle nötig wären.

- Patentansprüche 409883/1092

Claims (1)

1. At

   Digital/Analog-Subterminal für einen ausgewählten Kanal in einem digitalen Übertragungssystem, welches zur Übertragung einer Impulsfolge von Zyklen (frames) dient, die in eine Vielzahl von Kanälen unterteilt sind, von denen Jeder eine Vielzahl von Informationsziffern enthält, dadurch gekennzeichnet, dass dieses Terminal die folgenden Einrichtungen umfasst:

   Einrichtungen zur Ableitung von Impulsen zur Synchronisation von Zyklen und Ziffern aus dieser Impulsfolge;

   Koinzidenzschaltungen zur Bestimmung der Koinzidenz zwischen dem ankommenden Digitalwert in dem ausgewählten Kanal und einer Zahl von Ziffern in einer Folge von Kontrollimpulsen zur Quantisierung, wobei diese Kontrollimpulse während eines Zyklus erzeugt werden, um ein zeitvariables Koinzidenzsignal zu erhalten, das proportional zur Zahl der Kontrollimpulse zur Quantisierung ist;

   Dekodierer zur Ableitung eines analogen Ausgangssignals, welches eine Funktion der Periode des zeitvariablen Koinzidenzsignals ist; Kodierer zur Ableitung eines zeitvariablen Kontrollsignals, das auf die Periode des Abtastsignals folgt und dessen Periode eine Funktion der Amplitude eines analogen Eingangssignals ist;

   Register zum Speichern des momentanen Zählstandes der Folge von Kontrollimpulsen zur Quantisierung, der während der

   409883/1092

   Periode des zeitvariablen Kontrollsignals auftritt,um die ausgehenden Informationsbits zu erzeugen, die den gesamten momentanen Zählstand darstellen;

   Dekodierer für die Kontrollimpulse zur Quantisierung, um Kontrollsignale für den Kanal und das Abtasten zu gewinnen; Einrichtungen, welche durch die Kanal-Kontrollsignale zeitlich gesteuert werden, so dass die ausgehenden Informationsbits mit in die Impulsfolge eingefügt werden, dadurch gekennzeichnet, dass sie Zählvorrichtungen zur Ableitung der Impulsfolge zur Quantisierungskontrolle direkt aus wenigstens einigen der .Ziffern-Synchronisationspulse umfasst.

   409883/1092