DE2421609C2 - Halbleiteranordnung - Google Patents

Halbleiteranordnung

Info

Publication number
DE2421609C2
DE2421609C2 DE2421609A DE2421609A DE2421609C2 DE 2421609 C2 DE2421609 C2 DE 2421609C2 DE 2421609 A DE2421609 A DE 2421609A DE 2421609 A DE2421609 A DE 2421609A DE 2421609 C2 DE2421609 C2 DE 2421609C2
Authority
DE
Germany
Prior art keywords
layer
semiconductor
substrate
arrangement according
composition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2421609A
Other languages
English (en)
Other versions
DE2421609A1 (de
Inventor
Daniel Caen Diguet
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE2421609A1 publication Critical patent/DE2421609A1/de
Application granted granted Critical
Publication of DE2421609C2 publication Critical patent/DE2421609C2/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/065Gp III-V generic compounds-processing
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/067Graded energy gap
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/072Heterojunctions
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/085Isolated-integrated
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/145Shaped junctions
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/936Graded energy gap
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/965Shaped junction formation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Element Separation (AREA)
  • Led Devices (AREA)
  • Recrystallisation Techniques (AREA)

Description

is Die Erfindung bezieht sich auf eine Halbleiteranordnung entsprechend dem Oberbegriff des Anspruchs 1.
Halbleiteranordnupgen dieser Art sind aus der DE-OS 20 51 623 und der DE-OS 16 39 342 bekannt.
Bekanntlich erfolgt in einer homogenen einkristallinen Halbleiterschicht die Diffusion der Verunreinigungen isotrop.
Die Diffusion in der zu der Oberfläche parallelen Richtung ist dann unerwünscht, wenn diese Diffusion die Miniaturisierung der Halbleiteranordnung mit einer
großen Dichte an Schaltungselementen, wie z. B. in integrierten Schaltungen, beschränkt. Das Ausmaß dieser seitlichen Diffusion an der Oberfläche bestimmt wenigstens teilweise den Abstand zwischen benachbarten Schaltungselementen.
Bei der Anordnung nach der genannten DE-OS 20 51 623 ist es, um Gebiete erzeugen zu können, deren Breite von der Oberfläche der Halbleiterschicht zu dem Substrat hin örtlich zunimmt und dann wieder abnimmt, erforderlich, daß ein Konzentrationsprofil eines lang-
J5 sam diffundierenden Dotierstoffes in einer Oberflächenschicht vorhanden ist, durch die dann ein schnelldiffundierender Dotierstoff eindiffundiert werden muß, um die genannten Gebiete zu erhalten. Das bedeutet aber neben einem verhältnismäßig komplizierten Herstellungsverfahren eine Beschränkung in der Wahl möglicher Dotierstoffe und damit der Anwendungsmöglichkeilen.
Bei dem Verfahren nach der genannten DE-OS 16 39 342 muß zum Erzeugen der genannten Gebiete zuerst ein Substrat örtlich dotiert und dann mit einer Schicht bedeckt werden. Dies bedeutet auch ein kompliziertes Verfahren und zudem ist die Breite der erzeugten Gebiete an der Oberfläche im Verhältnis zu ihrer maximalen Breite in der Schicht so groß, daß von einer Flächenersparung kaum die Rede sein kann.
Der Erfindung liegt die Aufgabe zugrunde, die Halbleiteranordnung gemäß dem Oberbegriff des Anspruchs 1 so auszugestalten, daß sie auf einfache Weise hergestellt werden kann.
Der Erfindung liegt u. a. die Erkenntnis zugrunde, daß die Änderung der Diffusionsgeschwindigkeit in einem bestimmten Halbleitermaterial als Funktion der chemischen Zusammensetzung dieses Materials ausgenutzt werden kann.
bo Die genannte Aufgabe wird erfindungsgemäß durch die im kennzeichnenden Teil des Anspruchs 1 angegebenen Merkmale gelöst.
Man kann z. B. in einer solchen Schichtstruktur durch örtliche Diffusion einer dotierenden Verunreinigung
hs von einer Oberfläche der einkristallinen Halbleiterschicht her ein diffundiertes Gebiet herstellen, das im Querschnitt eine Birnenform aufweist.
Eine derartige Form des Umfangs des diffundierten
Gebietes ist besonders günstig; diese Form führt zu einer minimalen Breite des diffundierten Gebietes in der unmittelbaren Nähe der Oberfläche der Schicht, d. h. auf eine Höhe, auf der im allgemeinen die meisten aktiven oder passiven Teile einer integrierten Halbleiteranordnung gebildet werden.
Im Falle der Diffusion von Iso!;erwänden, die zur gegenseitigen Trennung von Inseln in der Schicht dienen, in welchen Inseln nachher einzelne Halbleiterschaltungselemente oder Kombinationen solcher Schaltungseleinente angebracht werden, ermöglicht die Erfindung eine Vergrößerung der für diese Schaltungselemente nutzbaren Oberfläche und somit eine Vergrößerung ihrer Dichte pro Oberflächeneinheit
Manchmal ist es erwünscht, Halbleiterschaltungselemente herzustellen in einem Halbleitermaterial konstanter Zusammensetzung. Auch in solchen Fällen ist die Erfindung verwendbar, wenn ein an der Oberfläche angeordneter Schichtteil konstanter Zusammensetzung verwendet wird und eine Änderung der Zusammensetzung erst in einer gewissen Tiefe unterhalb der Oberfläche anfängt
Die Anwendung der Erfindung macht es selbstverständlich erwünscht, daß die einzudiffundierende(n) Verunreinigungen), die Art der Schicht und die Änderung der Zusammensetzung dieser Schicht in ihrer Dickenrichtung in gegenseitiger Abhängigkeit passend gewählt werden, wobei die Parameter zum Erhalten der gewünschten Diffusionsform einer Birne auf geeignete Weise kombiniert werden können. So sind die Zusammensetzungen in der Schicht und die zu verwendende Verunreinigung so zu wählen, daß eine geeignete Temperatur zur Diffusion der Verunreinigung in den verwendeten Halbleitermaterialien verschiedener Zusammensetzungen verwendet werden kann ohne Gefahr eines Schmelzens einer dieser Zusammensetzungen. So ist es z. B. nicht möglich die üblichen Donatoren der fünften Gruppe und Akzeptoren der dritten Gruppe des periodischen Systems der Elemente in Silicium zu diffundieren bei einer Temperatur unterhalb der Schmelztemperatur von Germanium. Man kann aber grundsätzlich Materialzusammensetzungen in einem engeren Bereich innerhalb der kontinuierlichen Reihe der Mischkristallzusammensetzungen von Germanium bis zu Silicium wählen, derart, daß eine dotierende Verunreinigung bei einer bestimmten Temperatur ohne Gefahr in alle Materialien mit Zusammensetzungen in diesem engen Bereich diffundieren kann.
Für eine Schicht mit z. B. ternären Zusammensetzungen nach der Formel AB\-,XX, in der A, B und C drei chemische Elemente darstellen, die in den binären Verbindungen ABund ACvereinigt sein können, welche Schicht epitaktisch auf einem binären aus der Verbindung (AB) bestehenden Substrat angebracht wird, wird die dotierende Verunreinigung vorzugsweise derart gewählt, daß ihre Diffusionsgeschwindigkeit bei einer bestimmten Temperatur größer in der binären Verbindung AB als in der binären Verbindung AC ist. Dabei kann grundsätzlich die Diffusionsgeschwindigkeit der bo Verbindung AB\-XCX von der Oberfläche der Schicht her größer werden, je nachdem die Formel dieser Verbindung zu AB neigt, d. h., daß die Diffusionsgeschwindigkeit grundsätzlich zunehmen kann, je nachdem der Gehalt am Element C in der genannten μ Zusammensetzung niedriger wird.
Es sei vorzugsweise einn Schicht aus Halbleitermaterial der Ul-V Art, z.B. mit Zusammensetzungen von Elementen vom Typ A1'1, EF und O\ worin vorzugsweise B1 und O Arsen und Phosphor sein können, z. B. Indium, Arsen und Phosphor betrachtet, welche Schicht durch epitaktisches Anwachsen von einem einer binären Verbindung vom Typ A111S^ z. B. Indiumarsenid (InAs) bestehenden Substrat her erhalten wird. Die ternäre Verbindung weist an der Oberfläche eine Zusammensetzung auf, die durch die Formel lnAsi_»P,gegeben wird; die Diffusionsgeschwindigkeit von Verunreinigungen, wie Zink, Cadmium oder Beryllium, nimmt von der Oberfläche der Schicht zu dem Substrat hin zu, weil das Zink, das Cadmium oder das Beryllium eine Diffusionsgeschwindigkeit aufweist die in Indiumarsenid größer als in Indiumphosphid (InP) ist Die Erfindung ist auch gut verwendbar innerhalb des Systems GaAs-GaP.
Ausführungsbeispiele der Erfindung werden nachstehend an Hand der Zeichnung näher erläutert, deren Figuren schematisch Teile von Halbleiteranordnungen darstellen. Es zeigt
Fig. 1 s^hematisch in einem Querschnitt die Birnenform, die für eine Diffusion charakteristisch ist, die in einer Halbleitcrschicht mit einer Zusammense;zung nach der Erfindung von der Oberfläche her stattgefunden hat,
Fig. 2 schematisch einen Querschnitt zur Ver^nschaulichung der Bildung von Isolierwänden, die gegenseitig getrennte Inseln in einer Halbleiterschicht begrenzen, wobei Raumersparung durch die Anwendung von Zusammensetzungen der genannten Schicht gemäß der Erfindung erhalten ist, und
Fig. 3 einen schematischen Querschnitt durch eine Struktur von einem Typ, der durch die Anwendung einer Halbleiterschicht mit einer Zusammensetzung nach der Erfindung erhalten werden kann.
Es sei bemerkt, daß in den verschiedenen Figuren der Deutlichkeit halber nicht die richtigen Abmessungen und Größen dargestellt sind, was insbesondere in der Richtung der Tiefe der Halbleiteranordnung gilt
F i g. 1 zeigt einen Teil einer Halbleiterschicht 10, die aus mindestens zwei chemischen Elementen zusammengesetzt ist, die wenigstens in einem Teil der Schicht einen Mischkristall bilden, der annahmeweise keine Strukturfehler aufweist.
In die Schicht JO ist von ihrer Oberfläche 1OA her über ein Fenster 11 in einer Maskierungsschicht 12, die übrigens die genannte Schicht 10 bedeckt, eine bestimmte Verunreinigung zur Bildung des diffundierten Gebietes 13 eindiffundiert.
Nach dieser Ausführungsform der Erfindung ändert sich die chemische Zusammensetzung der Schicht 10 als Funktion der Dicke dieser Schicht, und die betrachtete Änderung ist derartig, daß die Diffusionsgeschwindigkeit der gewählten Verunreinigung von der Oberfläche 1OA her in der Tiefenrichtung größer wird.
In dem Beispiel nach Fig. 1 ist die Änderung der Zusammensetzung der Schicht 10 gleichmäßig. Die verschiedenen Vektoren 14 zeigen in verschiedenen Richtungen, denen Verunreinigungsatome durchschnittlich gefolgt haben, den maximalen Bereich einer Verunreinigung in einer bestimmten Diffusionszeit und unter bestimmten Bedingungen. Es leuchtet ein, daß, wenn die chemische Zusammensetzung des Halbleitermaterials der Schicht sich wie oben angegeben verhält, dir Betrag eines Vektors 14 umso größer ist, desto größer der zwischen seiner Richtung und der Oberfläche 1OA eingeschlossene Winkel ist. In einer zu der Oberfläche 1OA parallelen Diffusionsrichtung ist der Diffusionsbereich minimal und in einer zu der
Oberfläche 1(M senkrechten Diffusionsrichtung ist der Diffusionsbereich maximal.
Für eine Zusammensetzung der Schicht fO mit gleichmäßiger Änderung weist die Begrenzung 15 der Vektoren 14 (die der Form der Begrenzung des diffundierten Gebietes 13 entspricht) die Form einer Birne auf. wie ι I"ig. I dargestellt ist. F.ntsprccherd dem Prinzip der Erfindung nimmt die Breite des Gebietes 13 von der Oberfläche 10,4 her in der Tiefenrichtung zunächst zu und dann ab.
Ein Vorteil der Bildung des diffundierten Gebietes 13 mit einer in F i g. I dargestellten Form wird an Hand der F i g. 2 auseinandergesetzt.
Fig. 2 veranschaulicht beispielsweise die Bildung gegenseitig isolierter Inseln in einer Halbleiterschicht durch örtliche Diffusion von der Oberfläche dieser Schicht her.
Die Halbleiterschicht 20, die in Inseln zu unterteilen ist. ist z. B. epitaktisch auf einem Substrat 28 angebracht. Die verschiedenen chemischen Zusammensetzungen der Schicht 20 bei Anwendung einer bestimmten einzudiffundierenden Verunreinigung entsprechen den erfindungsgemäßen Anforderungen.
Diffusionsfenster 21 sind in der Maskierungsschicht 22 auf der Halbleiteroberfläche vorgesehen.
Mittels des Diffusionsvorgangs werden Gebiete 23 gebildet, deren Begrenzungen 25 die Form von Birnen aufweisen, wie oben auseinandergesetzi wurde, welche Gebiete 23 sich durch die Schicht 20 hin bis in das Substrat 28 erstrecken. Die Gebiete 23 bilden Isolierwände, die die Inseln 26 in der Schicht 20 voneinander trennen.
In Fig.2 ist mit den gestrichenen Linien 27 die seitliche Begrenzung der diffundierten Gebiete angegeben, in dem Falle, in dem die Schicht 20 eine bestimmte feste Zusammensetzung über ihre ganze Dicke aufweisen würde, in der die Diffusion auf isotrope Weise stattfinden würde. Da die seitliche Diffusionsgeschwindigkeit im letzteren Falle gleich der senkrechten Diffusionsgeschwindigkeit wäre, würde für einen gleichen axialen Abstand zwischen zwei benachbarten diffundierten Gebieten eine starke Herabsetzung des Volumens jeder Insel 26 erhalten werden. Während bei Anwendung einer Schicht mit veränderlicher molekularer Zusammensetzung der waagerechte Abstand an einer Inseloberfläche der Schicht 20 zwischen zwei benachbarten Isolierwänden 23 gleich AA\ ist. würde dieser waagerechte Abstand im Falle einer Schicht mit einer festen molekularen Zusammensetzung über die ganze Dicke auf BB\ herabgesetzt werden.
Bei dem Ausführungsbeispiel gemäß F i g. 2 können bei einer gegebenen Diffusionsiiefc entweder insein 26 mit einer größeren nützlichen Oberfläche hergestellt oder diese Inseln näher aneinander angeordnet werden. Dabei kann eine größere Dichte an nützlichen Räumen erhalten und kann die Miniaturisierung gefördert werden.
F i g. 3 zeigt ein Ausführungsbeispiel der Halbleiteranordnung nach der Erfindung, in der eine sehr gute Isolierung von in einer aktiven Halbleiterschicht angebrachten Inseln einerseits zwischen diesen Insein und andererseits gegen das unterliegende, die genannte aktive Schicht tragende Substrat erhalten wird.
Diese aktive Schicht 30 ist z. B, wie in der Struktur nach Fig.2, eine epitaktische Schicht die au: einem Substrat 38 niedergeschlagen ist Im vorliegenden Falle kann das Substrat 38 den p-Leitfähigkeitstyp aufweisen, während die Schicht 30 den n-Leitfähigkeitstyp aufweist. Im Gegensatz zu dem an Hand der F i g. 2 beschriebenen Beispiel braucht der l.eitfähigkeilstyp eines Halbleitersubstrats 38 hier nicht dem der epitaktischen Halbleiterschicht 30 entgegengesetzt zu Ί sein.
In der epitaktischen Schicht 30 sind über Fenster 31 in einer Diffusionsmaskierungsschiehl 32 durch Diffusion einer p-leitenden Verunreinigung Gebiete hergestellt, die Isolierwände 33 bilden, die die Inseln 36 in der
ίο Schicht 30 voneinander trennen. Durch Anwendung von Maßnahmen in bezug auf die sich ändernde chemische Zusammensetzung der Schicht 30 wie bei den Ausführungsbeispielen gemäß Fig. 1 und 2 weisen die Trennwände 33 auf der Unterseite Breiten auf, die größer als ihre Breiten an der Oberfläche der genannten Schient 30 sind, wobei sie im großen Ganzen einen birnenförmigen Querschnitt aufweisen.
In der Struktur nach Fig.3 stehen die diffundierten Gebiete oder Isolierwände 33 in gemeinsamen vergrabenen Zonen 39 in der Tiefe der Schicht 30 miteinander in Verbindung, wobei sich die Zonen bis in das Substrat 38 erstrecken, in das die diffundierte Verunreinigung ebenfalls eindringt.
Bei diesem Strukturtyp, in dem eine vollständige
2s Isolierung der Inseln 36 durch die Gebiete 33 erhalten ist, wird für eine Schicht 30 einer gegebenen Art und mit einer gegebenen Diffusionsverunreinigung eine maximale Teilung zwischen den Diffusionsfenstern zur Bildung der Gebiete 33 in Verbindung mit einer
i<> minimalen Dicke der Schicht 30 erhalten, um die Bildung der gemeinsamen vergrabenen Zonen 39 in der genannten Schicht 30 zu ermöglichen.
Die Verbindungen der isolierenden Gebiete mit den gemeinsamen vergrabenen Zonen 39 ermöglichen es. zu
i"> verhindern, daß die Inseln 36 sich in der Tiefenrichtung bis in die tiefliegenden an das Substrat 38 grenzenden Teile der Schicht 30 erstrecken. Diese tiefliegenden Teile der Schicht 30 weisen eine stark gestörte Kristallstruktur auf, die oft einer Übergangsstruktur zwischen zwei Materialien, in diesem Falle den Materialien des Substrats 38 und der Schicht 30, mit im allgemeinen verschiedenen Gitterabständen inhärent ist. Die Heterogenität der genannten tiefliegenden Schichtteile kann Schwierigkeiten in bezug auf die
4S elektrischen Eigenschaften der Halbleiteranordnung, z. B. Schwierigkeiten in bezug auf die Isolierung zwischen benachbarten Inseln.ergeben.
F.s sei noch bemerkt, daß die Diffusionsgeschwindigkeit der Verunreinigung in den tiefstliegenden Teilen
so der Schicht 30 durch die Heterogenität der genannten Teile vergrößert ist, wodurch die Herstellung der Verbindung zwischen den !EoHerwänden 33 erleichtert wird.
Übrigens trennen die miteinander verbundenen Isolierwände 33 die Inseln 36 völlig von dem Substrat 38. Dadurch ist die Wahl des Substrats 38, z. B. in bezug auf die Art dieses Substrats, seine elektrischen Eigenschaften und seine Struktur in dem MaBe, in dem sie mit der der Schicht 30 kompatibel ist, nicht besonders kritisch.
Im Falle elektrohiniineszierender Halbleiteranordnungen ist das Vorhandensem einer Isolierwand zwischen den Inseln 36 und dem Substrat 38 von besonderer Bedeutung. Es ist z. B. bekannt, daß sich Schwierigkeiten beim Betreiben elektrolumineszieren der Anordnungen infolge der Tatsache ergeben können, daß ein Teil der Strahlung vom Substrat absorbiert wird, während die aktive Schicht doch für ihre eigene Strahlung durchlässig ist. FaDs das Substrat aus einem
Isoliermaterial oder Halbisoliermaterial. d.h. Halbleitermaterial, das die Eigenschaften eines Halbisoliermaterials aufweist, hergestellt ist, führt die Absorption der Photonen eine Ionisierung des Substrats und somit eine Herabsetzung des spezifischen Widerstandes herbei. Um diesen Nachteil zu vermeiden, wurde vorgeschlagen, eine stark absorbierende Abschirmungsschicht zwischen dem Substrat und der aktiven Schicht, in der die elektrolumineszierenden Elemente hergestellt werden, anzubringen.
In der Struktur nach F i g. 3, bei der die elektrolumineszierenden pn-Übergänge in den verschiedenen Inseln 36 an der Oberfläche der Schicht 30 auf an sich bekannte Weise durch lokalisierte Diffusion einer geeigneten p-leitenden Verunreinigung erhalten sind, wobei sich die Zonen 40 gebildet haben, stellt sich heraus, daß die Isolierwände 33, die in den gemeinsamen Zonen 39 miteinander verbunden sind, die absorbierende Abschirmungsschicht zwischen den Inseln 36 und dem Substrat 38 bilden. Soll diese absorbierende Schicht zweckmäßig wirken, so muß die Konzentration der Verunreinigung darin genügend groß sein, wie in dem ganzen Volumen der Wände 33.
Weiter sei bemerkt, daß der elektrische Anschluß der verschiedenen miteinander verbundenen Isolierwände 33 über eine Kontaktfläche 41 an der Oberfläche einer dieser Wände erhalten werden kann. Die Kontaktfläche 42 auf den Inseln 36 und die Kontaktflächen 43 auf den Zonen 40 können auf für derartige Anordnungen übliche Weise angebracht sein.
Ein Beispiel der Bildung eines Mosaiks elektrolumineszierender Dioden in einer monolithischen Scheibe nach der schematisch in F i g. 3 gezeigten Konfiguration ist nachstehend beschrieben
Das Substrat 38 besteht z. B. aus halbisolierendem Indiumarsenid (InAs) mit einem spezifischen Widerstand von WQ ■ cm bei Zimmertemperatur. Seine Dicke beträgt 0.4 mm. Die Schicht 30. die größtenteils aus Indiumarscnidphosphid (InAsi ,PJbesteht. das mit Tellur (Te) in einer Konzentration von 5 χ 10"1 bis J χ 10'" Atomen/cm', vorzugsweise 10" Atomen/cm1, dotiert ist, ist durch Epitaxie aus der Dampfphase nach einem bekannten Verfahren niedergeschlagen. Die Dicke dieser Schicht 30 liegt /wischen 30 und 60 μηι und vorzugsweise in der Größenordnung von 40 μηι. Das Niederschlügen durch Epitaxie ist derart durchgeführt, daß die chemische Formel der genannten Schicht 30 von dem Substrat 38 bis /u ihrer Oberflache folgende ist:
InAs (vorzugsweise von 1 μπι bis 5 μπι. vom Substrat her gerechnet)
InAsi - ,P, mit α allmählich von 0 auf 0,4 zunehmend (vorzugsweise von 5 μηι bis 30 μΐη, vom Substrat her gerechnet)
lnAsohPo.4 (vorzugsweise von 30 μπι bis 40 μηι, vom Substrat her gerechnet).
Die Isolierwande sind durch Diffusion von Zink mit einer mittleren Konzentration von 10'1· bis 10?" Atomen/cm'(vorzugsweise 5 ■ 1019 Atomen/cmJ) erhalten; die Breite der Diffusionsfenster ist 100 μπι (95-105μηι), und ihr gegenseitiger Abstand liegt zwischen 200 und 500 μιη. Zum Beispiel können dazu Diffusionstemperaturen von 7000C bis 900°C und Diffusionszeiten von 12 bis 2 Stunden verwendet werden.
Die elektrolumineszierenden Übergänge sind durch kurzzeitige Diffusion von Zink in die Zonen 40 mit einer mittleren Konzentration von 10'" bis ΙΟ20 Atomen/cm' (vorzugsweise 2 ■ 101" Atomen/cm3) erhalten.
Unter diesen Bedingungen sind die Verbindungen zwischen den Wänden 33 auf einer Höhe von 10 bis 0 μιτι über der Trennlinie zwischen dem Substrat 38 und der Schicht 30 gebildet.
Ein derartiges Mosaik wirkt im Infrarotbereich.
Hierzu 1 Blatt Zeichnungen

Claims (13)

Patentansprüche:
1. Halbleiteranordnung, die eine auf einem Substrat angeordnete einkristalline Halbleiterschicht enthält, in der mindestens ein Halbleiterschaltungselement gebildet wird und die mindestens ein durch Diffusion einer dotierenden Verunreinigung erhaltenes Gebiet enthält, dessen Breite von der Oberfläche der Halbleiterschicht zu dem Substrat hin örtlich zunimmt und dann abnimmt, dadurch gekennzeichnet, daß die chemische Zusammensetzung des Halbleitermaterials der Schicht (10) auf der Substratseite anders als an der Oberfläche (1OA) ist, so daß für eine bestimmte Temperatur der Diffusionskoeffizient der dotierenden Verunreinigung des Halbleitermaterials der Schicht auf der Substratseite größer als an der Oberfläche (iOA)'tsu und sich die Zusammensetzung des Halbleitermaterials mindestens über einen Teil der Dicke der Schicht (10) allmählich ändert.
2. Halbleiteranordnung nach Anspruch I1 dadurch gekennzeichnet, daß ein an der Oberfläche liegender Schichtteil eine konstante Zusammensetzung aufweist.
3. Halbleiteranordnung nach mindestens einem der vorangehenden Ansprüche 1 und 2, dadurch gekennzeichnet, daß ein an das Substrat (28) grenzender Teil der Schicht (20) eine konstante Zusammensetzung aufweist.
4. Halbleiteranordnung nach Anspruch 3, bei der das Substrat aus Halbleitermaterial besteht, dadurch gekennzeichnet, daß der an das Substrat (28) grenzende Teil der auf diesem Substrat epitaktisch abgelagerten Schicht (20) die gleiche chemische Zusammensetzung wie das Substrat aufweist.
5. Halbleiteranordnung nach mindestens einem der vorangehenden Ansprüche 1 bis 4, bei der das Substrat aus Halbleitermaterial besteht, dadurch gekennzeichnet, daß dieses Halbleitermaterial halbisolierend (hochohmig) ist.
6. Halbleiteranordnung nach mindestens einem der vorangehenden Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die Halbleiterschicht aus Halbleitermaterial vom III-V-Typ besteht, das wenigstens teilweise in Mischkristallzusammensetzungen vorhanden ist.
7. Halbleiteranordnung nach Anspruch 6, dadurch gekennzeichnet, daß die Mischkristallzusammensetzungen aus Arsenid-Phosphid bestehen.
8. Halbleiteranordnung nach Anspruch 6, dadurch gekennzeichnet, daß die Mischkristallzusammensetzung aus Indium-Arsenid-Phosphid besteht.
9. Halbleiteranordnung nach Anspruch !,dadurch gekennzeichnet,
daß das Halbleitermaterial der Schicht die Zusammensetzung AB\-,C, hat, wobei A, B und C chemische Elemente darstellen, welche die binären Verbindungen ABunl ACbWden können,
daß diese Schicht epitaktisch auf einem Substrat aus der binären Verbindung/4ßangebracht ist
und daß die dotierende Verunreinigung so gewählt ist, daß ihre Diffusionsgeschwindigkeit bei einer bestimmten Temperatur in der binären Verbindung ABgröücr ist als in der binären Verbindung AC.
10. Halbleiteranordnung nach Anspruch 9, dadurch gekennzeichnet, daß die binären Verbindungen ABund ACIII-V-Verbindungen sind.
11. Halbleiteranordnung nach Anspruch 10, dadurch gekennzeichnet, daß die Elemente A, B und Clndium, Arsen und Phosphor sind.
12. Halbleiteranordnung nach Anspruch 11, dadurch gekennzeichnet, daß die dotierende Verunreinigung aus Zink, Cadmium oder Beryllium besteht
13. Halbleiteranordnung nach Anspruch 10, dadurch gekennzeichnet, daß die Elemente A, B und CGallium, Arsen und Phosphor sind.
DE2421609A 1973-05-04 1974-05-04 Halbleiteranordnung Expired DE2421609C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR7316132A FR2228299B1 (de) 1973-05-04 1973-05-04

Publications (2)

Publication Number Publication Date
DE2421609A1 DE2421609A1 (de) 1974-11-21
DE2421609C2 true DE2421609C2 (de) 1982-01-14

Family

ID=9118827

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2421609A Expired DE2421609C2 (de) 1973-05-04 1974-05-04 Halbleiteranordnung

Country Status (6)

Country Link
US (1) US3940784A (de)
JP (1) JPS532550B2 (de)
DE (1) DE2421609C2 (de)
FR (1) FR2228299B1 (de)
GB (1) GB1470567A (de)
IT (1) IT1010311B (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4203781A (en) * 1978-12-27 1980-05-20 Bell Telephone Laboratories, Incorporated Laser deformation of semiconductor junctions
JPS5743438A (en) * 1980-08-29 1982-03-11 Toshiba Corp Semiconductor device and manufacture thereof
US6375116B1 (en) * 2000-09-26 2002-04-23 A.B. Dick Company Core end plug for sheet roll material

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL6709192A (de) * 1967-07-01 1969-01-03

Also Published As

Publication number Publication date
US3940784A (en) 1976-02-24
IT1010311B (it) 1977-01-10
FR2228299B1 (de) 1977-09-02
GB1470567A (en) 1977-04-14
JPS532550B2 (de) 1978-01-28
DE2421609A1 (de) 1974-11-21
JPS5042779A (de) 1975-04-18
FR2228299A1 (de) 1974-11-29

Similar Documents

Publication Publication Date Title
DE2711562B2 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE1076275B (de) Halbleiteranordnung mit mindestens einem flaechenhaften pn-UEbergang
DE3116268C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE112020002227T5 (de) Halbleitervorrichtung
DE1948921A1 (de) Halbleiterbauelement,insbesondere monolithischer integrierter Schaltkreis und Verfahren zu seiner Herstellung
DE2941268C2 (de)
DE2148056A1 (de) Halbleiterdiode und Verfahren zu deren Herstellung
DE2756268C2 (de) Temperaturkompensierte Bezugsspannungsdiode
DE2133976B2 (de) Monolithisch integrierte Halbleiteranordnung
DE1539090B1 (de) Integrierte Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2364752A1 (de) Halbleitervorrichtung
DE1639549C2 (de) Integrierte Halbleiterschaltung
DE2421609C2 (de) Halbleiteranordnung
DE3832750A1 (de) Leistungshalbleiterbauelement
DE2702451A1 (de) Halbleiteranordnung
DE69511343T2 (de) Verfahren zur Herstellung eines für IGBT geeigneten Halbleiterplättchens
DE2625856B2 (de)
DE2525529B2 (de) Halbleiteranordnung mit komplementaeren transistorstrukturen und verfahren zu ihrer herstellung
DE1802849B2 (de) Verfahren zum herstellen einer monolithischen schaltung
DE2219696A1 (de) Verfahren zur Isolationsbereichsbildung
WO1999038205A1 (de) Verfahren zur herstellung von dioden
DE1764829B1 (de) Planartransistor mit einem scheibenfoermigen halbleiter koerper
DE1944416C2 (de) Verfahren zum Herstellen von flächenhaften Transistoren lateraler Struktur und geringer Kapazität
DE1292759B (de) Verfahren zum Herstellen einer Zuleitung zu einer diffundierten Halbleiterzone
DE2360081C3 (de) Thyristor mit monolithisch integrierter Diode und Verfahren zu seiner Herstellung

Legal Events

Date Code Title Description
OD Request for examination
D2 Grant after examination
8339 Ceased/non-payment of the annual fee