DE2420638A1

DE2420638A1 - Schaltungsanordnung zur erzeugung eines summen- und/oder differenzsignals

Info

Publication number: DE2420638A1
Application number: DE2420638A
Authority: DE
Inventors: Martin Dipl Ing Klinck; Udo Ing Grad Mersiowsky
Original assignee: Philips Gloeilampenfabrieken NV
Current assignee: Koninklijke Philips NV
Priority date: 1974-04-27
Filing date: 1974-04-27
Publication date: 1976-03-18
Also published as: GB1464685A; US3982109A; FR2269240A1; JPS50150349A; FR2269240B1; JPS5214580B2

Description

PHILIPS PATENTVERWALTUNG GMBH, 2000 Hamburg 1, Steindamm 94

Schaltungsanordnung zur Erzeugung eines Summen- und/oder Differenzsignals.

Die Erfindung betrifft eine Schaltungsanordnung zur Erzeugung eines Summen- und/oder Differenzsignals, dessen Frequenz der Summe bzw. der Differenz der Frequenzen zweier Eingangssignale entspricht, wobei beide Eingangssignale als symmetrische Dreiecksignale mit zeitlich linear ansteigenden und abfallenden Werten einem Komparator zugeführt werden, der bei Gleichheit der Augenblickswerte der beiden Dreiecksignale ein Signal abgibt und eine Auswahlschaltung diejenigen Signale des Komparators auswählt und an einen Ausgang durchschaltet, die für das Differenzsignal bei übereinstimmender Richtung der Änderung der Werte der Dreiecksignale und für das Summensignal bei entgegengesetzter Richtung der Änderung der Werte der Dreiecksignale auftreten.

Eine derartige Anordnung ist aus der DtOS 1 616 450 bekannt. Dort werden die beiden symmetrischen Dreiecksignale, die gleiche Amplitude haben, einem als Komparator arbeitenden Differenzver-

609812/0369

stärker mit Begrenzerfunktion zugeführt. Die beiden gegenphasigen Rechteckausgangssignale des !Comparators werden jeweils über Differenzierglieder zwei Gattern zugeführt, die abwechselnd abhängig von der Richtung des langsameren Dreiecksignals aufgesteuert werden, so daß je nach Phasenlage der Ansteuerung der Gatter die Frequenz der Ausgangssignale beider Gatter gleich der Differenz oder der Summe der Frequenzen der beiden Eingangssignale ist. Diese Schaltungsanordnung stellt also einen reinen Einseitenbandmodulator dar. Dieses Prinzip läßt sich bei allen EingangsSignalen mit gleicher symmetrischer Signalform und gleicher Amplitude anwenden. Bei symmetrischen Dreiecksignalen haben die Impulse der Ausgangsimpulsfolgen gleichen Abstand voneinander, d.h. sie sind äquidistant verteilt.

Dieses bekannte Dreiecksverfahren hat jedoch einige Nachteile. Die fehlerfreie Funktion und die äquidistante Verteilung der Impulse im Ausgangssignal ist nur dann gewährleistet, wenn

a) die Amplituden der beiden Signale exakt gleich groß sind,

b) die Spannungsverläufe exakt symmetrisch und linear sind,

c) keine Drift und keine Verschiebung zwischen den Nullpunkten der beiden Signale vorhanden ist,

d) besondere Maßnahmen für den Fall vorgesehen werden, daß die Maximal- oder Minimalwerte der beiden Signale zeitlich genau zusammenfallen.

Wenn die beiden Eingangssignale beliebige Signalformen haben,

S09812/0369

müssen daraus erst symmetrische Dreieckssignale erzeugt werden, die die unter a) bis c)-genannten Bedingungen erfüllen, was einen erheblichen Aufwand verursacht, da dies frequenzunabhängig geschehen muß. Hinzu kommt, daß aufgrund des vorwiegend analogen Aufbaues bei der Inbetriebnahme grundsätzlich eine Justierung der Schaltung erforderlich ist.

Aufgabe der Erfindung ist es, eine Schaltungsanordnung zur Erzeugung eines Summen- und/oder Differenzsignals nach dem Dreiecksverfahren anzugeben, das weitgehend mit digitalen Bauelementen arbeitet und bei dem die Anforderungen an Linearität und Amplituden der Dreiecksignale leicht eingehalten werden. Diese Aufgabe löst die Erfindung dadurch, daß zur Erzeugung der Dreiecksignale für jedes Eingangssignal ein Vor- Rückzähler gleicher Zählkapazität einen der Frequenz dieses Eingangssignals entsprechenden Zähltakt erhält und die Zählerstände die Werte des Dreiecksignals darstellen, daß ein Speicher jeweils das Erreichen eines der Endwerte des Zählers speichert und das Ausgangssignal des Speichers die Zählrichtung des Zählers umkehrt und ein Richtungssignal . für die Richtung der Änderung der Werte der Dreieckspannung zur Ansteuerung der Auswahlschaltung darstellt. Da Zählerstände exakt definierte Werte angeben, entstehen bezüglich der Amplitude der Dreiecksignale keine Schwierigkeiten, da die Endwerte der Zähler jeweils gleich sind. Die Linearität und Symmetrie des Dreiecksignals ist naturgemäß gewährleistet, wenn die Zähltakte äquidistante Impulse sind.

- 4 -609812/0389

Die Zähltakte werden zweckmäßig nach dem Prinzip des Phasenregelkreises (phase-locked-loop) erzeugt, wobei für jeden Zähltakt ein spannungssteuerbarer Oszillator vorgesehen ist und ein Phasenvergleichskreis im stationären Zustand eine der Phasendifferenz zwischen dem zugehörigen Eingangssignal und dem Ausgangssignal des Speichers entsprechende Steuerspannung an den Steuereingang des Oszillators liefert und die Frequenz des erzeugten Zähltaktes so einstellt, daß die Differenzfrequenz zu Null wird. Auf diese Weise wird eine Frequenzvervielfachung durchgeführt, bei der der Vervielfachungsfaktor dem Wert der Zählkapazität des für die Erzeugung der Dreiecksignale verwendeten Zählers entspricht. Die Ausgangsimpulse sind dann äquidistant verteilt, wenn für die Erzeugung der Steuerspannung des Oszillators ein Abtastfilter verwendet wird. Die Erzeugung eines Impulssignals hoher Frequenz aus einem Eingangssignal mit Hilfe eines Phasenregelkreises ist für Zwecke der Summenbzw. Differenzsignalerzeugung nach dem Impulsschachtelungsverfahren grundsätzlich bekannt, wo durch direkte Addition oder Subtraktion der Impulse zweier Eingangssignale eine nicht äquidistante Impulsfolge entsteht. Zur Verbesserung der Äquidistanz wird die Ergebnisimpulsfolge über Frequenzteiler geleitet, und zur Wiederherstellung des Frequenzniveaus muß daher auch das Eingangssignal in eine entsprechend höhere Frequenz transformiert werden. Diese Methode erfordert jedoch einen großen Aufwand, da außer dem Frequenzteiler im Ausgang für jedes Eingangssignal ein entsprechender Frequenzteiler im Phasenregelkreis vorhanden sein muß. Bei der oben angegebenen

66^812/0369

Ausgestaltung der Erfindung zur Erzeugung des Zähltaktes ist der dafür erforderliche Aufwand dagegen geringer, weil die für die Erzeugung des Dreiecksignals verwendeten Zähler bzw. deren Übertragssignale mit verwendet werden.

Weitere Ausgestaltungen der Erfindung sind in den Unteransprüchen gekennzeichnet.

Ausführbeispiele der Erfindung werden anhand der Zeichnung erläutert. Es zeigen:

Fig. 1 ein Zeitdiagramm zur Erläuterung des Dreiecksverfahrens ,

Fig. 2 das Blockschaltbild einer Schaltungsanordnung zur Erzeugung eines Summen- und Differenzsignals,

Fig. 3 ein detaillierteres Ausführungsbeispiel der Auswahlschaltung .

Zunächst wird anhand der Fig. 1 das Prinzip des Dreiecksverfahrens näher erläutert. In dem oberen Teil dieser Figur sind zwei Dreiecksignale ZI und Z2 dargestellt, die als exakt symmetrisch und linear und mit gleicher Amplitude und Lage angenommen werden. Die Augenblickswerte dieser beiden Dreiecksignale 'sind jeweils in ihren Schnittpunkten gleich. Bei dem ersten Schnittpunkt, der in dem mit 1 bezeichneten Zeitpunkt auf-

- 6 609812/0369

tritt, sind beide Dreiecksignale abwärts gerichtet, die Richtung der Änderung ihrer Werte ist also gleich, und somit wird ein Impuls für das Differenzsignal U^ erzeugt. Der nächste Schnittpunkt im Zeitpunkt Z tritt bei entgegengesetzten Richtungen der Dreiecksignale auf, denn das Signal Z2ist noch abwärts gerichtet, während das Signal Z1 bereits aufwärts/gerichtet ist. Dieser Schnittpunkt erzeugt also einen Impuls für das Summensignal IT. Auch in den Zeitpunkten 3 und 4 schneiden sich die beiden Dreiecksignale jeweils mit entgegengesetzt gerichteter Neigung, so daß hierbei immer ein Impuls für das Summensignal U₀ erzeugt wird. Erst im Zeitpunkt 5 schneiden sich die beiden Dreiecksignale wieder mit gleicher Neigungsrichtung, so daß ein Impuls für das Differenzdignal IT^ erzeugt wird. Im Schnittpunkt zum Zeitpunkt 6 haben die beiden Dreiecksignale wieder entgegengesetzte Neigung, so daß ein Impuls für das Summensignal U erzeugt wird, usw. Mit einer einfachen Berechnung kann gezeigt werden, daß die Frequenzen der entstehenden Impulsfolgen genau gleich der Summe bzw. der Differenz der Frequenzen der beiden Eingangssignale sind und daß die Impulse darin genau äquidistant sind, wenn die Dreiecksignale Z1 und Z2 die eingangs genannten Bedingungen genau erfüllen.

Derartige Dreiecksignale werden nun mit Hilfe von Zählern erzeugt, wobei die Zählerstände z1 und z2 die Werte der Dreiecksignale darstellen.-Diese Zählerstände werden in dem Blockschaltbild in Fig. 2 von den Zählern Z1 und Z2 erzeugt. Diese

- 7 -609812/0369

Zähler werden über später zu erläuternde Flipflops F3 und F4 von einem Zähltakt f ¹^ bzw. f'₂ angesteuert, dessen Frequenz jeweils der Frequenz f^ bzw. f₂ des betreffenden Eingaigssignals entspricht, und ein ganzzahliges Vielfaches davon ist. .Wenn das Frequenzniveau des Summensignals U_ und des Differenzsignals U, gleich dem Frequenzniveau der Eingangssignale sein soll, muß dieses Vielfache genau gleich der Kapazität 2*(Z«-1) der Zähler Z1 und Z2 sein. Die Erzeugung dieses Zähltaktes J^₁ "bzw. f¹P wird später erläutert.

Es wird nun angenommen, daß der Zähler Z1 mit der Zählkapazität Zj, gerade aufwärts zählt. Sobald er seine höchste Zählstellung Ζ-, - 1 erreicht, gibt er an seinem rechten Ausgang ein Signal zu der Speicherstufe F1 ab, die dadurch ihr Ausgangssignal \L· in den anderen Zustand umschaltet, wie in Fig. 1 dargestellt ist. Damit wird auch die Zählrichtung des Zählers Z1 über seinen Richtungseingang +, - umgeschaltet, so daß die folgenden Zähltakte den Zähler wieder rückwärts bis auf die Stellung Null zählen. Beim Erreichen der Stellung Null gibt der Zähler Z1 wieder ein Signal an seinem rechten Ausgang an die Speicherstufe F1 ab, die daraufhin ihr Ausgangssignal ü1 wieder auf den vorherigen Zustand zurückschaltet, wie in Figur 1 dargestellt ist. Gleichzeitig wird damit auch die . Zählrichtung des Zählers Z1 umgeschaltet, so daß er wieder aufwärts zählt. Auf diese Weise entsteht der dreieckförmige zeitliche Verlauf der Zählerstände z1. In gleicher Weise, jedoch

609812/0369

nur mit entsprechend anderer Frequenz erfolgt dieser Ablauf auch für den Zähler Z2 und die Speicherstufe F2 sowie deren Ausgangssignal Ü2

Die Zählerstände z1 und z2, d.h. die parallelen Ausgangssignale der Zähler Z1 und Z2,werden einem Digitalkomparator DK zugeführt, der die Zählerstände direkt vergleicht und bei paarweiser Übereinstimmung aller Zählerausgänge ein Ausgangssignal an die Auswahlschaltung A abgibt. Diese führt die Signale entsprechend der Kombination der Signalzustände ü1 und ü2 einem der beiden Ausgänge zu. Wie aus Fig. 1 hervorgeht, wird ein Signal am Ausgang für das Summensignal U erzeugt, wenn die beiden Zustands-Signale ü1 und ü2 entgegengesetzt sind, und ein Signal am Ausgang für das Differenzsignal U, wird erzeugt, wenn die beiden Zustands signale ü1 und ü2 gleich sind.

Die in Fig. 1 dargestellten Verläufe der Zählerstände sind natürlich aufgrund der diskreten Arbeitsweise der Zähler nicht stetig, sondern stufenförmig. Die relative Stufenhöhe hängt dabei direkt von der Kapazität Z^ der Zähler Z1 und Z2 ab. Bei der Auswertung der Schnittpunkte der Zählerstandsverläufe, d.h. des Vergleichs der Zählerstände mittels des Digitalkomparators DK wird dadurch ein Fehler in den Impulsabständen der Aus-.gangssignale des Digitalkomparators hervorgerufen, der im ungünstigsten Fall dem Wert der halben relativen Stufenhöhe entspricht, wenn jeweils die eine Flanke der Ausgangssignale ausgewertet wird.

- 9 609812/0369

Aufgrund der Stufigkeit der Zählerstandsverläufe können bestimmte Besonderheiten auftreten. Wenn die Zählerstände z1 und z2 bei entgegengesetzter Zählrichtung der Zähler Z1 und Z2 gerade um eine Stellung verschieden ist, und die beiden Zähltakte f',. und f'₂ treffen genau gleichzeitig ein, so erscheinen anschließend die Zählerstände vertauscht, ohne daß zwischenzeitlich eine Gleichheit der Zählerstände aufgetreten ist, sojdaß der Digitalkomparator DK fälschlich kein Ausgangssignal abgeben würde. Dies wird in dem Blockschaltbild in Fig. 2 dadurch verhindert, daß die beiden Zähltakte f!^ und f ^! ₂ so mit einem Taktsignal fm synchronisiert werden, daß die die Zähler Z1 und Z2 weiterschaltenden Zählsignale immer gegeneinander versetzt sind. Dies geschieht mittels der Flipflops F3 und F4. Das Flipflop F3 erhält an seinem Vorbereitungseingang den Zähltakt f¹^ und am Auslöseeingang das Taktsignal fm, und sein Ausgang steuert den Zähler Z1 mit der nächsten Vorderflanke des Taktsignals an, die nach dem Beginn eines Zähltaktes auftritt. Das Flipflop F4 erhält ebenfalls den entsprechenden Zähltakt f'o am Vorbereitungseingang und das Taktsignal über den Inverter I bzw. das inverse Taktsignal am Vorbereitungseingang und steuert somit den Zähler Z2 mit der nächsten Rückflanke des Taktsignals an, die nach Be-

ginn eines Zähltaktes auftritt. Die kleinste Impulsbreite des Ausgangssignals des Digitalkomparators ist daher eine halbe Periode des Taktsignals f_m, und die größte Impulsbreite dieses Ausgangssignals ist um den kleineren Wert aus den beiden Periodendauern der beiden Zähltakte f^ und f'₂ länger.

- 10 -

609812/0369

Entsprechend kann bei gleicher Neigung der Zählerstandsverläufe eine Gleichheit der Zählerstände während mehrerer Zähltakte vorliegen, insbesondere wenn die Eingangsfrequenzen und damit die Neigungen nahezu gleich sind. Dann eilt während mehrerer Zählschritte der eine Zähler vor, wird jedoch beim nächsten Zähltakt des anderen Zählers von diesem wieder eingeholt. In diesem Fall erzeugt der Digitalkomparator mehrere Ausgangsimpulse hintereinander, obwohl für das Differenzsignal U, nur ein Signal erzeugt werden darf. Dies wird in der Auswahlschaltung A berücksichtigt, die in Fig. 3 mehr im einzelnen dargestellt ist.

Darin erzeugt die obere Einheit A1 die Impulse für das Summensignal U , wie später erläutert wird. Die untere Einheit A2 erzeugt Impulse, aus denen das Differenzsignal U^*gewonnen wird. Diese untere Einheit A2 enthält ein Exklusiv-ODER-Gatter G4, das im Ausgang einen Inverter enthält, wie durch den kleinen Kreis am Ausgangsanschluß angedeutet ist. Dadurch erzeugt das Gatter G4 jeweils dann ein Signal, wenn die beiden Signale üT und ü2 gleich sind, d.h. wenn die Neigungen der beiden Dreiecksignale in Fig. 1 gleichgerichtet sind. Wenn die Gleichheit beider Zählerstände erreicht wird, wird von dem Digitalkomparator DK ein Signal abgegeben, und dieses erscheint über das freigegebene UND-Tor G5 am Ausgang der Einheit A2. Dieses Signal setzt

- 11 -

609812/0369

einerseits das Flipflop F5 und erzeugt damit ein Signal am Ausgang für das Summensignal IK, und es setzt den Zähler Z3 auf seinen Anfangswert zurück. Da das Flipflop F5 nun gesetzt ist, wird der Zähleingang des Zählers Z3 nun freigegeben. Ein Frequenzvergleicher FG erhält die beiden synchronisierten Zähltakte f¹^ und f'₂ und betätigt den Umschalter S so, daß der Zähltakt mit der jeweils höheren Frequenz auf den Zähleingang des Zählers Z3 durchgeschaltet wird. Dieser Zähler beginnt nun zu zählen, wird jedoch bei jedem Ausgangssignal der Einheit A2 noch zurückgesetzt, bis keine Gleichheit der Zählerstände mehr auftritt, und wenn der Zähler Z3 bis in seine Endstellung gezählt hat, setzt er das Flipflop F5 zurück und beendet damit den Ausgangsimpuls des Differenzsignals U...

Der Zähler Z3 muß mindestens die Kapazität 2 haben, d.h.er muß zwei Impulse des Zähltaktes mit der höheren Frequenz zählen können, denn dann ist der zugehörige Zähler Z1 oder Z2 dem jeweils anderen Zähler um zwei Schritte vorausgeeilt und kann von dem anderen Zähler nicht mehr eingeholt werden. Dies trifft aber nur für ideale synchronisierte Zähltakte zu, die absolut äquidistant sind. Praktisch werden aber gewisse statistische Schwankungen auftreten, da die Zähltakte vor den Synchronisationsstufen F3 und F4 nicht mit dem Taktsignal fm korreliert sind. Ferner ist es je nach Art der Erzeugung der Zähltakte möglich, dass diese selbst nicht genau äquidistant sind. Aus diesem Grunde ist es zweckmäßig, für den Zähler Z3 nicht die geringstmögliche Zählkapazität zu verwenden, die bereits mit einem einzigen Flipflop erreicht werden kann,

- 11 609812/0369

sondern die Kapazität größer zu wählen. Die maximale Zählkapazität ist zu erkennen, wenn das eine Eingangssignal die Frequenz Null hat, d.h. der betreffende Zähler Z1 oder Z2 erzeugt ein konstantes Ausgangs signal«, Dann tritt bei einem Schnittpunkt nur einmal Gleichheit der Zähler auf, und bis zum nächsten Schnittpunkt, der dann bei gleicher Zählerstellung und damit nach einem vollen Zählzyklus des entsprechenden Zählers erfolgt, muß der Zähler Z5 seinen Endzustand bereits erreicht haben. Daraus ergibt sich die maximale Kapazität des Zählers Z3 zu 2 (Z^ - 1)-1 = ■ 2-^-3, wenn Z_M die Kapazität jedes der Zähler Z1 und Z2 ist.

Die Frequenzvergleichsschaltung FG kann auch dazu benutzt werden, das Vorzeichen der Frequenz des Differenzsignals U, anzugeben, wenn beispielsweise vorausgesetzt wird, daß bei positiver Differenzfrequenz der Zähltakt f¹^ die höhere Frequenz hat.

Die Einheit A1 ist ähnlich aufgebaut wie die Einheit A2. Die beiden Signale ü1 und ü2 werden hier einer Exklusiv-ODER-Schaltung G1 ohne Ausgangsinvertierung zugeführt, die also ein Ausgangssignal erzeugt, wenn beide Signale verschieden sind. Dieses Ausgangssignal wird über die ODER-Schaltung G2 der UND-Schaltung G3 zugeführt, die dann bei einem Ausgangssignal des Digitalkomparators DK einen Impuls für das Suimnensignal U_ erzeugt. Ferner erhält die ODER-Schaltung G2 einen Eingang von den beiden Endstellungen eines der Zähler. Yfenn nämlich die beiden Zähler in gleicher

609812/0369

- 12 -

Richtung einen Endwert erreichen, d.h. der Schnittpunkt fällt beispielsweise auf den Maximalwert, dann muß für beide Ausgangssignale ein Impuls erzeugt v/erden. Da jeder Zähler mit Erreichen des einen Endwertes das Übertragssignal ü1 bzw. ü2 umschaltet, tritt eine Übereinstimmung der Zählerstände nur bei gleichen Übertragssignalen auf. Für die Erzeugung des Impulses im Summensignal U_ müssen also zusatzliehe Maßnahmen ergriffen werden, die hier durch das ODER-Tor G2 angedeutet sind.

Bisher wurde angenommen, daß die Zähltakte f¹^ und f »₂ bereits mit der richtigen Frequenz vorlagen. Dann sind die Ausgangssignale U und U-, gegenüber diesen Zähltakten um den Faktor 2 (Zj, - 1) herabgesetzt. Können die Eingangsfrequenzen mit entsprechend höheren Werten direkt zur Verfügung gestellt werden, so kann diese Anordnung direkt verwendet werden. Ist dies nicht der Fall, so muß eine Frequenzvervielfachung der Eingangssignale f^ und fp vorgenommen werden. Dies geschieht bei der Schaltung in Fig. 2 durch die "spannungssteuerbaren Oszillatoren VCO1 und VC02, die durch die Phasenvergleichskreise PK1 bzw. PK2 gesteuert werden. Diese Phasenvergleichskreise vergleichen die Eingangsfrequenz f^ bzw. fp mit dem entsprechenden Übertragssignal ü1 bzw. ü2, so daß die Periode des Dreiecksignals gleich der Periode der entsprechenden Eingangsfrequenz ist. In diesem Fall können abhängig von dem gewählten Filter in dem Phasenvergleichskreis PK1 oder PK2 zusätzliche Äquidistanzfehler in der Impulsverteilung der Zähltakte f ¹^ und f'₂ auftreten, da diese eine Frequenzmodulation aufweisen können und dadurch die Zählerstandsverläufe ebenfalls entsprechend moduliert sein

609812/0369

können. Dies wird vermieden, wenn in den Phasenvergleichsstufen Abtastfilter verwendet werden, deren Ausgangsgrund für jeweils eine Vergleichsperiode konstant ist und dem Tastverhältnis des Phasenvergleichssignals in der vorhergehenden Periode entspricht. Eine Modifikation der Schaltungsanordnung ist dadurch möglich, daß ein Zähler durch eine parallele Eingabe eines digitalen Wertes ersetzt wird, so daß es dann möglich ist, eine Ausgangsimpulsfolge zu erzeugen, deren Phase frequenzunabhängig gegeüber der Eingangsimpulsfolge verschoben ist und deren Phasenlage durch die eingegebene Zahl bestimmt wird.

Patentansprüche: - 14 -

6 09812/0369

Claims

_ PVE 02/187 Po/Pr Patentansprüche ϊ

.) Schaltungsanordnung zur Erzeugung eines Summen- und/oder Differenzsignals, dessen Frequenz der Summe bzw. der Differenz der Frequenzen zweier Eingangssignale entspricht,, wobei beide Eingangssignale als symmetrische Dreiecksignale mit zeitlich linear ansteigenden und abfallenden Werten einem Komparator zugeführt werden, der bei Gleichheit der Augenblickswerte der beiden Dreiecksignale ein Signal abgibt,und eine Auswahlschaltung diejenigen Signale des Komparators auswählt und an einen Ausgang

durchschaltet, die für das Differenzsignal bei übereinstimmender Richtung der Änderung der Werte der Dreiecksignale und für das Summensignal bei entgegengesetzter Richtung der Änderung der Werte der Dreiecksignale auftreten, dadurch gekennzeichnet, daß zur Erzeugung der Dreiecksignale für jedes Eingangssignal ein Vor- Rückzähler (Z1, 22) gleicher Zählkapazität (Z_M) einen der Frequenz dieses Eingangssignals (f^, f₂) entsprechenden Zähltakt (f^, f'₂) erhält und die Zählerstände die Werte des Dreiecksignals darstellen, daß ein Speicher (FI , F2) jeweils das Erreichen eines der Endwerte (0,Z_M-1) des Zähler (Zl , Z2) speichert und das Ausgangssignals des Speichers die Zählrichtung des Zählers umkehrt und ein Richtungssignal für die Richtung der Änderung der Werte der Dreieckspannung zur Ansteuerung der Auswahlschaltung (A) darstellt.

- 15 -

6098 12/0369

2.) Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß zur Erzeugung jedes Zähltaktes (f'.jf·) ein spannungssteuerbarer Oszillator (VC(X,, VCOp) vorgesehen ist, daß ein Phasenvergleichskreis (PK1, PK2) im stationären Zustand eine der Phasendifferenz zwischen dem zugehörigen Eingangssignal (f^,f₂) und dem Ausgangssignal des Speichers (F1,F2) entsprechende Steuerspannung an den Steuereingang des Oszillators (VCO,,, VCOp) liefert und die Frequenz des erzeugten Zähltaktes (f'vj, f'p) so einstellt, daß diese Differenzfrequenz zu Null wird.

3.) Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß in im Phasenvergleichskreis (PK1, PK2) ein Abtastfilter die Steuerspannung für den Oszillator (VCO,., VCOp) so erzeugt, daß diese Steuerspannung jeweils für eine Taktperiode konstant ist und der Phasendifferenz der vorhergehenden Periode entspricht.

4.) Schaltungsanordnung nach Anspruch 1 oder einem der folgenden, dadurch gekennzeichnet, daß eine Synchronisierstufe (F3, F4, I) unter Steuerung durch ein Taktsignal (f_T) die Zähltaktsignale (f»_1tF«₂) in zeitlich gegeneinander versetzte Zählersignale für die Ansteuerung der Zähler (Z1, Z2) umsetzt.

- 16 609812/0369

5.) Schaltungsanordnung nach Anspruch 1 oder einem der folgenden, dadurch gekennzeichnet, daß der Komparator ein Digitalkomparator (DK) mit einer der Zählkapazität (Z_M) der Zähler (Z1, Z2) entsprechenden Anzahl von Eingängen ist.

6.) Schaltungsanordnung nach Anspruch 1 oder einem der folgenden, dadurch gekennzeichnet, daß für das Summensignal die Auswahlschaltung (A) bei Gleichheit der Werte bei einem der Endwerte (O,Z„-1) der Zähler (Z1, Z2) das Ausgangssignal des Komparators (DK) unabhängig von den RichtungsSignalen der Speicher (F1, F2) auswählt.

7.) Schaltungsanordnung nach Anspruch 1 oder einem der.folgenden, dadurch gekennzeichnet, daß jedes Ausgangssignal der Auswahlschaltung (A) für das Differenzsignal eine Speicherstufe (F5) setzt, deren Ausgangssignal den Zähltakt (f*. f'₂) ^m^ der höheren Frequenz einem weiteren Zähler (Z3) mit einer Zählkapazität maximal gleich der um 3 verringerten doppelten Zählkapazität (Z_M) der ersten Zähler (Z1, Z2) zuführt, daß jedes dieser Ausgangssignale der Auswahlschaltung (A) ferner den dritten Zähler (Z3) auf die Anfangsstellung zurücksetzt und daß der dritte Zähler bei der Endstellung ein Übertragssignal abgibt und damit die Speicherstufe (F5) zurücksetzt.

6098^/0369

B.) Schaltungsanordnung nach Anspruch 7, dadurch gekennzeichnet, daß eine Frequenzvergleichsschaltung (FG) die beiden Zähltakte (f»_1f f'₂) erhält und den Zähltakt mit der höheren Frequenz an den Zähleingang des dritten Zählers (Z3) durchschaltet, und abhängig davon, an welchem der beiden Eingänge der Frequenzvergleichsschaltung (FG) der Zähltakt (f^, f«₂) mit der höheren Frequenz liegt, ein Signal erzeugt, daß das Vorzeichen der Frequenz des am Ausgang der Speicherstufe (F5) erzeugten Differenzsignals angibt.

9.) Schaltungsanordnung nach Anspruch 1 oder einem der folgenden, dadurch gekennzeichnet, daß ein Vor- RückZähler (Z1, Z2) durch eine digitale Dateneingabe entsprechender Stellenzahl ersetzt wird.

609812/0369

Leerseite