DE2408143A1 - Synchronisation method for counters - counters are in two independently synchronised groups - Google Patents
Synchronisation method for counters - counters are in two independently synchronised groupsInfo
- Publication number
- DE2408143A1 DE2408143A1 DE19742408143 DE2408143A DE2408143A1 DE 2408143 A1 DE2408143 A1 DE 2408143A1 DE 19742408143 DE19742408143 DE 19742408143 DE 2408143 A DE2408143 A DE 2408143A DE 2408143 A1 DE2408143 A1 DE 2408143A1
- Authority
- DE
- Germany
- Prior art keywords
- counter
- counters
- group
- synchronization
- rub
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K21/00—Details of pulse counters or frequency dividers
- H03K21/40—Monitoring; Error detection; Preventing or correcting improper counter operation
- H03K21/406—Synchronisation of counters
Abstract
Description
Verfahren und Schaltungsanordnung zur Herstellung des Synchronlaufs von Zählern.Method and circuit arrangement for producing synchronous operation of counters.
Die Erfindung betrifft ein Verfahren zur Herstellung des Synchronlaufs der Zahler zweier Zahlergrvgpen, innerhalb deren unabhängig von den Verhältnissen in der jeweils anderen Gruppe ein Zählersynchronlauf hergestellt wird, sowie eine Schaltungsanordnung zur Durchführung des Verfahrens.The invention relates to a method for producing synchronous operation the payer of two payer groups within which, regardless of the ratios a counter synchronous operation is established in the respective other group, as well as one Circuit arrangement for carrying out the method.
Insbesondere in Anlagen der Nachrichtenverarbeitung, bei denen in gleichartigen Anlagenteilen durch Zähler Adressen von Zeitlagen erzeugt werden, innerhalb deren sich Verarbeitungsvorgänge abzuwickeln haben, ist ein absoluter Synchronlauf dieser Zähler erforderlich. Die Herstellung des Synchronlaufs der Zähler kann mit Hilfe eines zentralen Referenzzählers vorgenommen werden, der sehr betriebssicher ist.Particularly in message processing systems where in Similar system parts are generated by counter addresses of time slots, within which processing operations have to take place is an absolute one Synchronous operation of this counter is required. Establishing synchronous operation of the counters can be done with the help of a central reference counter, which is very reliable is.
Wenn die erwähnten Anlagen eine sehr große Anzahl von Zählern erfordern, ist es zweckmäßig, zur Erhöhung der Betriebssicherheit die Zähler in zwei Gruppen zusammenzufassen, innerhalb deren unabhängig von den Verhältnissen in der jeweils anderen Gruppe mit Hilfe eines gruppenindividuellen Referenzzählers für einen Synchronlauf gesorgt wird, so daß bei einem Aussertrittfallen eines dieser Referenzzähler bzw. bei einer Verfälschung der von diesem gelieferten Synchronisiersignale wenigstens der Gleichlauf der einen Hälfte von zu synchronisierenden Zählern aufreeBterhalten werden kann. Bei einer derrtige Gruppenaufteilung, die au:h aus anderen Grdnden sowieso schon vorgesehen sein kann, muß natürlich dafür gesorgt sein, daß sich im Normalfall auch ein Gleichlauf der unter sich synchronen Zähler der Gruppen einstellt. Hierzu genügt es nicht, die beiden Referenzzähler auf Ubereinstimmung zu überprüfen und im Falle einer Abweichung wieder einen Gleichlauf herzustellen, da wegen des Fehlens einer Information darüber, welcher der Referenzzähler der gestörte ist, unter Umständen zumindest zeitweise sich eine falsche Referenzperiode einstellen würde Durch Verwendung eines den beiden Referenzzählern Ubergeordneten Referenzzählers wäre es zwar möglich eine derartige Entscheidung zu treffen, der durch die Unterteilung der zu synchronisierenden Zähler in zwei gleiche Gruppen gewonnene Vorteil der Unabhängigkeit der Zähler wäre damit jedoch weitgehend wieder verloren gegangen.If the systems mentioned require a very large number of meters, it is advisable to divide the counters into two groups to increase operational safety summarize, within which regardless of the circumstances in each other group with the help of a group-specific reference counter for synchronous operation is taken care of, so that if one of these reference counters or if the synchronization signals supplied by it are falsified, at least the synchronization of one half of the counters to be synchronized is maintained can be. With such a group division, which also for other reasons anyway can already be provided, it must of course be ensured that in the normal case synchronization of the group counters, which are synchronous among themselves, is also set. For this it is not enough to check the two reference counters for correspondence and restore synchronization in the event of a discrepancy, because of the lack of it information about which of the reference meters is disturbed, under certain circumstances at least temporarily a wrong reference period would be set by using It would be possible to use a reference counter superordinate to the two reference counters to make such a decision by dividing the to be synchronized Counters in two equal groups would benefit from the independence of the counters However, this has largely been lost again.
Durch die Erfindung wird daher ein Verfahren angegeben, das es ermöglicht, einen Gleichlauf der Zähler einer ersten Zählergruppe mit denjenigen einer zweiten Gruppe auf einfache Weise herzustellen, und dabei zu gewährleisten, daß trotz einer Störung von gruppenindividuellen Referenzzählern wenigstens bei der einen Hälfte der zu synchronisierenden Zahler der Gleichlaufbetrieb aufrechterhalten bleiben kann.The invention therefore provides a method which makes it possible a synchronization of the counters of a first group of counters with those of a second Group in a simple way, while ensuring that despite one Disturbance of group-specific reference meters at least in one half synchronized operation of the payer to be synchronized is maintained can.
Diese der Erfindung zugrundeliegende Aufgabe wird durch ein Verfahren gelöst, das dadurch gekennzeichnet ist, daß für jede Zählergruppe ein gruppenindividueller übergeordneter Referenzzähler mit Hilfe einer gruppenindividuellen ersten Referenzzahiersynchronisierschaltung Synchronlauf mit einem gruppenindividuellen untergeordneten Referenzzähler herstellt, daß bei Erreichen des Synchronlaufs der beiden Referenzzähler jeweils ein der Herstellung des Synchronlaufs der zu s'rnhronisierenden Zähler dienendes Synchroniiersinal n diesen Zählern individuell zugeordnete Synchronisierschaltungen geliefert wird, und daß dieses Synchronisiersignal ausserdem zur Hersteliung des Synchronlaufs der den verschiedenen Gruppen von Zählern zugeordneten Referenzzähler einer der jeweils anderen Zählergruppe zugeordneten zweiten Referenzzählersynchronisierschaltung zugeführt wird.This object on which the invention is based is achieved by a method solved, which is characterized in that for each counter group a group-specific Superordinate reference counter with the help of a group-specific first reference counter synchronization circuit Establishes synchronous operation with a group-specific subordinate reference counter, that when synchronous operation of the two reference counters is reached, one each of the production Synchronization terminal n serving the synchronous operation of the counters to be synchronized individually assigned to these counters Synchronizing circuits is supplied, and that this synchronization signal is also used to manufacture the Synchronous operation of the reference counters assigned to the various groups of counters a second reference counter synchronization circuit assigned to the respective other counter group is fed.
Aufgrund des erfindungsgemäßen Verfahrens sind die beiden übergeordneten Referenzzähler in ihrer Funktion gleichwertig und nicht fest aneinander gekoppelt. Da ausserdem das der Herstellung des Synchronlaufs der zu synchronisierenden Zähler einer Gruppe dienende Signal jeweils immer erst dann geliefert wird, wenn der Gleichlauf zusammengehöriger Referenzzähler hergestellt ist, kann es nicht zu zeitlichen Überlappungen von Synchronisiervorgängen, die nur im Zusammenhang mit einer der Gruppen Bedeutung haben und Synchronisiervorgängen kommen, die sich zwischen Zählern verschiedener Gruppen abwickeln.Due to the method according to the invention, the two are superordinate Reference meters have the same function and are not permanently linked to each other. There is also the production of synchronous operation of the counters to be synchronized A signal serving a group is only delivered when the synchronism associated reference meter has been established, there cannot be any temporal overlaps of synchronization processes that are only relevant in connection with one of the groups have and synchronization processes come between counters of different Handle groups.
Das erfindungsgemäße Verfahren sowie die Anordnung zur Durchführung desselben werden nachstehend anhand von 3 Figuren näher erläutert.The method according to the invention and the arrangement for carrying it out the same are explained in more detail below with reference to 3 figures.
Die -Fig. 1 zeigt in Blockbildform ein Ausführungsbeispiel einer Schaltungsanordnung zur Durchführung des erfindungsgemäßen Verfahrens.The -Fig. 1 shows an exemplary embodiment of a circuit arrangement in block diagram form for carrying out the method according to the invention.
Die Fig. 2 zeigt ein Impulsdiagramm der Referenzzähler dieser Schaltungsanordnung.2 shows a timing diagram of the reference counters of this circuit arrangement.
Die Fig. 3 zeigt schaltungstechnische Einzelheiten -einer bevorzugten Ausführungsform der bei der Schaltungsanordnung gemäß Fig. 1 verwendeten Synchronisierschaltungen.Fig. 3 shows circuit details -a preferred Embodiment of the synchronization circuits used in the circuit arrangement according to FIG.
In der Fig. 1 sind von den zu Zählergruppen zusnmmenge faßten Zählern, bei denen ein Synchronlauf hergestellt werden soll, lediglich der Zähler ZA der Gruppe A und der Zähler ZB der Gruppe B dargestellt.In Fig. 1 are of the counters combined to form counter groups, in which a synchronous operation is to be established, only the counter ZA the Group A and the Counter ZB of group B shown.
Für jede dieser Zählergruppen ist ein gruppenindividueller übergeordneter Referenzzähler RÜA bzw. RUB sowie ein gruppenindividueller untergeordneter Referenzzähler RA bzw. RB vorhanden. Die Übertragsausgänge a von zusammengehörenden Referenzzählern sind jeweils mit den Eingängen einer ersten gruppenindividuellen Referenzzählersynchronisierschaltung SR1 verbunden. Der Ausgang dieser Synchronisierschaltungen ist an den Eillstelleingang des jeweils zugehörigen untergeordneten Referenzzählers RA bzw. RB angeschlossen.For each of these counter groups there is a group-specific superordinate Reference meter RÜA or RUB as well as a group-specific subordinate reference meter RA or RB available. The carry outputs a of related reference counters are each connected to the inputs of a first group-specific reference counter synchronization circuit SR1 connected. The output of these synchronizing circuits is at the rapid adjustment input of the associated subordinate reference counter RA or RB.
Die erwähnten Ubertragsausgänge a der Referenzzähler liegen ausserdem an den beiden Eingängen eines gruppenindividuellen UND-Gliedes UA bzw. UB. Der Ausgang dieser UND-Glieder ist einerseits an den einen Eingang von den zu synchronisierenden Zählern individuell zugeordneten Synchronisierschaltungen angeschlossen, von denen in der Fig. 1 die dem Zähler ZA der Gruppe A individuell zugeordnete Synchronisierschaltung SA bzw. die dem Zähler ZB der Gruppe B individuell zugeordnete Synchronisierschaltung SB dargestellt ist. Der zweite Eingang dieser Synchronisierschaltungen SA bzw. SB ist mit dem Ubertragsausgang a des zugeordneten Zählers verbunden, die Ausgänge der Synchronisierschaltungen stehen mit dem Einstelleingang e des jeweils zugeordneten Zählers in Verbindung.The mentioned carry outputs a of the reference counter are also at the two inputs of a group-specific AND element UA or UB. The exit this AND element is on the one hand to one input of the to be synchronized Counters connected to individually assigned synchronization circuits, of which in FIG. 1 the synchronization circuit individually assigned to the counter ZA of group A. SA or the synchronization circuit individually assigned to the counter ZB of group B. SB is shown. The second input of these synchronization circuits SA or SB is connected to the carry output a of the assigned counter, the outputs the synchronization circuits are connected to the setting input e of the respectively assigned In connection with the counter.
Der Ausgang der erwähnten UND-Glieder UA und UB ist andererseits.an den einen Eingang einer zweiten Referenzzählersynchronisierschaltung SR2 angeschlossen, die zur jeweils anderen Gruppe von Zählern gehört, d.h. also, daß der Ausgang des der Gruppe A zugeordneten UND-Gliedes UA mit dem einen Eingang der Synchronisierschaltung SR2 verbunden ist, die der Gruppe B zugeordnet ist. Entsprechend besteht zwischen dem Ausgang des der Gruppe B zugeordneten UND-Gliedes UB und dem einen Eingang der zweiten zur Gruppe A gehörenden Referenzzählersynchronisierschaltung SR2 eine Verbindung.The output of the AND gates UA and UB mentioned is on the other hand connected to one input of a second reference counter synchronization circuit SR2, which belongs to the other group of counters, i.e. that the output of the AND element UA assigned to group A with one input of the synchronization circuit SR2 is connected, which is assigned to group B. Accordingly, there is between the output of the AND element UB assigned to group B and one input of the second to the group A belonging reference counter synchronization circuit SR2 a connection.
Die jeweils anderen Eingänge dieser zweiten Referenzzählersynchronisierschaltungen sind an die Ubertragsaus gänge a der der jeweils gleichen Gruppe zugeordneten übergeordneten Referenzzähler RÜA bzw. RUB gelegt.The respective other inputs of these second reference counter synchronization circuits are assigned to the transfer outputs a of the higher-level assigned to the same group Reference counter RÜA or RUB placed.
Nachstehend werden unter Bezugnahme.auf die erläuterte Fig. 1 und auS die Fig. 2 die Synchronisiervorgänge nach dem erfindungsgemäßen Verfahren näher erläutert.In the following, with reference to FIGS. 1 and FIG. 2 shows the synchronization processes according to the method according to the invention in more detail explained.
Es wird zunächst angenommen, daß zwischen dem beispielsweise der Gruppe A von zu synchronisierenden Zählern zu- -geordneten übergeordneten Referenzzähler RÜA und dem untergeordneten Referenzzähler RA ein Gleichlauf nicht besteht. Durch Vergleich der beim jeweiligen Erreichen des Zählerendstandes an den Ubertragsausgängen a auftretenden Ubertragsimpulsen durch die erste Referenzzählersynchronisierschaltung SR1 wird ein Synchronisiersignal an deren Ausgang erzeugt, das, dem Einstelleingang des untergeordneten Referenzzählers RA zugeführt, bewirkt, daß dieser Zähler auf den übergeordneten Referenzzähler RÜA aufsynchronisiert wird.It is initially assumed that between, for example, the group A from counters to be synchronized superordinate reference counters RÜA and the subordinate reference counter RA there is no synchronization. By Comparison of when the end of the counter is reached at the carry outputs a transmission pulses occurring through the first reference counter synchronization circuit SR1 a synchronization signal is generated at its output, the setting input of the subordinate reference counter RA supplied, causes this counter to the higher-level reference meter RÜA is synchronized.
Wenn hierdurch zwischen den beiden Referenzzählern RÜA und RA Gleichlauf hergestellt ist, wird auch durch die an deren Ausgängen a auftretenden Ubertragssignale die UND-Bedingung des UND-Gliedes UA erfüllt, so daß dieses ein Synchroni siersignal abgibt.If this causes synchronization between the two reference counters RÜA and RA is established is also through the carry signals occurring at their outputs a the AND condition of the AND element UA met, so that this siersignal a synchronizing signal gives away.
Dieses der zur Gruppe B gehörenden zweiten Synchronisierschaltung SR2 zugeführte Synchronisiersignal veranlaßt die Herstellung des Gleichlaufs zwischen den der Gruppe A zugeordnten Referenzzählern RÜA und RA und dem der Gruppe zugeordneten übergeordneten Referenzzähler RUB.This the second synchronization circuit belonging to group B. Synchronization signal supplied to SR2 causes the synchronization between the reference meters RÜA and RA assigned to group A and that assigned to the group parent reference meter RUB.
Das vom UND-Glied UA abgegebene Synchronisiersignal wird außerdem in der Synchronisierschaltung SA sowie in weiteren anderen zu synchronisierenden Zählern zugeordneten, nicht dargestellten Synchronisierschaltungen -mit dem Übertragssignal des jeweils zugeordneten zu synchronisierenden Zählers ZA verglichen, woraufhin wie im Zusammenhang mit den Referenzzahlern beschrieben dem Einstelleingang e dieser Zähler ein Einstellsignal zugeführt wird, das die Herstellung des Gleichlaufs dieser zu synchronisierenden Zähler ZA mit den Referenzzählern und damit auch untereinander herstellt.The synchronization signal emitted by the AND gate UA is also in the synchronization circuit SA as well as in further others to be synchronized Synchronizing circuits, not shown, associated with counters -with the carry signal of the respectively assigned counter to be synchronized ZA compared, whereupon as described in connection with the reference meters to the setting input e of these A setting signal is supplied to the counter, which establishes the synchronization of this to be synchronized counter ZA with the reference counters and thus also with each other manufactures.
Im Zeitdiagramm gemäß Fig. 2 kommen die insoweit beschriebenen Vorgänge dadurch zum Ausdruck, daß der zum Zeitpunkt 1 auftretende Übertragsimpuls des übergeordneten Referenzzählers R2A in eine Impulspause zwischen zwei Ubertragsimpulsen des untergeordneten Referenzzahlers fällt, also zunächst ein Gleichlauf zwischen diesen Zählern nicht besteht, daß zum Zeitpunkt 2 die Ubertragsimpulse der Referenzzähler RUA und RA zeitlich zusammenfallen und damit das UND-Glied UA ein Synchronisiersignal abgibt, und daß zum Zeitpunkt 3 das vom UND-Glied UA abgegebene Synchronisiersignal auch mit dem Ubertragssignal des übergeordneten, der Gruppe B zugeordneten Referenzzählers RUB zusammenfällt.In the timing diagram according to FIG. 2, the processes described so far come by the fact that the carry pulse of the superordinate Reference counter R2A in a pulse pause between two carry pulses of the subordinate Reference payer falls, so initially there is no synchronization between these counters there is that at time 2 the carry pulses of the reference counters RUA and RA coincide in time and thus the AND element UA emits a synchronization signal, and that at time 3 the synchronization signal emitted by the AND element UA also with the carry signal of the superordinate reference counter assigned to group B. RUB coincides.
Entsprechend den in der Fig. 2 dargestellten Zeitver-Mltnissen besteht zum Zeitpunkt 3 noch kein Gleichlauf zwischen dem übergeordneten Referenzzähler RÜB und dem im zugehörigen untergeordneten Referenzzähler RB. Die Herstellung des Gleichlaufs dieser beiden Referenzzähler erfolgt in entsprechender Weise wie bei den der Gruppe A zugeordneten Referenzzähler R2A und RA, nämlich mit Hilfe der zu dieser Gruppe B gehörigen ersten Referenzzählersynobronisierschaltung SR1.According to the timing shown in FIG at time 3 there is still no synchronization between the higher-level reference counter RÜB and the associated subordinate reference meter RB. The manufacture of the Synchronization of these two reference counters takes place in the same way as in the reference counters R2A and RA assigned to group A, namely with the aid of the to this group B belonging first reference counter synobronizing circuit SR1.
Erst wenn der Gleichlauf zwischen diesen beiden Referenzzählern hergestellt ist, siehe Zeitpunkt 4, kann über das UND-Glied UB ein Synchronisiersignal abgegeben werden, das mit Hilfe der Synchronisierschaltungen SB für-die Herstellung eines Gleichlaufs der zu synchronisierenden Zähler ZB der Gruppe B sorgt. Es ist also vermieden, daß sich Synchronisiervorgänge von Gruppe zu Gruppe mit Synchronisiervorgängen innerhalb der Gruppen.zeitlich überlappen.Only when the synchronization between these two reference counters is established is, see time 4, a synchronization signal can be output via the AND element UB be that with the help of the synchronization SB for the production of a Synchronization of the counter ZB of group B to be synchronized ensures. So it is avoided that synchronization processes from group to group with synchronization processes overlap in time within the groups.
Aus der Beschreibung der Synchronisationsvorgange ergibt sich auch, daß immer auf die Referenzzähler derjenigen Gruppe aufsynchronisiert wird, bei der die interne Synchronisation zwischen untergeordneten und übergeordneten Referenzzähler zuerst beendet ist.The description of the synchronization processes also shows that that is always synchronized to the reference counter of that group in which the internal synchronization between subordinate and superordinate reference meters finishes first.
Bei der beschriebenen Schaltungsanordnung gemäß Fig. 1 zur Durchführung des erfindungsgemäßen Verfahrens sind Synchronisi.erschaltungen verwendet, die in der Weise arbeiten, daß beim Vergleich der Ubertragsimpulse der in Synchronlauf zu bringenden Zähler jeweils aus derjenigen Art von Ungleichheit, die während einer Impulspause zwischen den vom synchronisierenden Zähler aus dem Vergleich zugeführten Impulsen festgestellt wird, ein Vorbereitungssignal abgeleitet wird, aufgrund dessen der nächstfolgende Ubertragsimpuls des synchronisierenden Zählers eine Neueinstellung des durch ihn zu synchronisierenden Zählers veranlaßt. Auf diese Weise ist vermieden, daß zwischenzeitlich auftretende Störimpulse, die sich den Ubertragsimpulsen des jeweils synchronisierenden Zählers überlagern, bzw. daß bei Auftreten eines Dauersignals anstelle des vom synchronisierenden Referenzzähler gelieferten Ubertragsimpulses es zu einer Neusynchronisierung kommt, obwohl der Gleichlauf zwischen synchronisierendem Zähler und ihm untergeordneten Zähler überhaupt nicht gestört ist. Ausserdem ist gewährleistet, 'daS auch bei einer fehlerhaften Unterdrückung eines Ubertragsimpulses des Referenzzählers keine Neusynchronisierung vorgenommen wird.In the described circuit arrangement according to FIG. 1 for implementation of the method according to the invention synchronizing circuits are used, which are shown in work in such a way that when comparing the carry pulses in synchronism counter to be brought from the type of inequality that occurred during a Pulse pause between those supplied by the synchronizing counter from the comparison Pulses is detected, a preparation signal is derived, due to which the next following transfer pulse of the synchronizing counter requires a new setting of the counter to be synchronized by it. In this way it is avoided that intermittent interfering pulses that affect the transmission pulses of the superimpose each synchronizing counter, or that when a continuous signal occurs instead of the carry pulse supplied by the synchronizing reference counter a resynchronization occurs, although the synchronizing between the synchronizing Counter and its subordinate counter is not disturbed at all. Also is guaranteed 'This is also the case with an incorrect suppression of a No re-synchronization is made with the carry pulse of the reference counter.
In Fig. 3 ist dargestellt, wie eine Synchronisierschaltung mit den obenstehend erwähnten Eigenschaften, beispielsweise die Referenzzählersynchronisierschaltung SR1 aufgebaut sein kann.In Fig. 3 it is shown how a synchronization circuit with the features mentioned above, for example the reference counter synchronization circuit SR1 can be constructed.
Die in der Figur dargestellte Synchronisierschaltung SRl weist eine bistabile, taktflankengesteuerte Kippstufe FF auf. Der eine Informationseingang I dieser Kippstufe ist mit dem Ausgang einer Verknüpfungsschaltung verbunden, die aus dem Negator N1 und dem UND-Glied U besteht. Der Eingang des Negators N1 dieser Verknüpfungsschaltung ist mit dem Ubertragsausgang a des übergeordneten Referenzzählers, hier z.B. des Zählers RUA verbunden. Der Ausgang des Negators N1 ist an den einen Eingang des erwähnten UND-Gliedes U angeschlossen, dessen anderer Eingang mit dem fibertragsausgang des untergeordneten Referenzzählers RA verbunden ist.The synchronization circuit SR1 shown in the figure has a bistable, edge-controlled flip-flop FF. The one information input I this flip-flop is connected to the output of a logic circuit that consists of the negator N1 and the AND gate U. The input of the inverter N1 of this Logic circuit is with the carry output a of the higher-level reference counter, here e.g. the counter RUA connected. The output of the inverter N1 is to one Input of the said AND element U connected, the other input with the transfer output of the subordinate reference counter RA is connected.
Der Ausgang Q derjenigen Kippstufenhälfte, die bei Auftreten eines Ansteuersignals am ersten Informationseingang I ein Ausgangssignal abgibt, ist mit dem einen Eingang eines Ausgangs-NAND-Gliedes Na verbunden, dessen anderer Eingang an den Ubertragsausgang a des übergeordneten Referenzzählers angeschlossen ist. Der Ausgang y dieses NAND-Gliedes Na steht mit dem Einstelleingang e des untergeordneten Referenzzählers RA in Verbindung.The output Q of that flip-flop half that occurs when a Control signal at the first information input I emits an output signal is with connected to one input of an output NAND gate Na, the other input of which is connected to the carry output a of the higher-level reference counter. The output y of this NAND element Na is connected to the setting input e of the subordinate Reference counter RA in connection.
Die zur Herstellung des Synchronlaufs der Zähler ZA bzw.The counter ZA resp.
ZB dienenden Synchronisierschaltungen SA und 53 sind in der gleichen Weise aufgebaut. Anstelle des vom Ubergeordneten Referenzzählers gelieferten ttbertragssignals wird ihnen das Ausgangssignal eines der UND-Glieder UA oder UB zugeführt und die Stelle des anhand der Fig. 3 beschriebenen untergeordneten Referenzzählers RA nehmen dann die zu synchronisierenden Zähler ZA und ZB ein.For example, serving synchronizing circuits SA and 53 are in the same Way built. Instead of the transfer signal supplied by the higher-level reference counter the output signal of one of the AND gates UA or UB is fed to them and the Place of the one described with reference to FIG subordinate reference counter RA then occupy the counters ZA and ZB to be synchronized.
Bei der für den Aufbau der Synchronisationsschaltung verwendeten bistabilen Kippstufe handelt es sich um ein sogenanntes taktflankengesteuertes IK-Flip-Flop (siehe z.B.In the bistable used to build the synchronization circuit The flip-flop is a so-called edge-controlled IK flip-flop (see e.g.
elektronische Rechenanlagen 10 (1968) Heft 1, Seiten 34 bis 40; 40), durch das an den beiden Informationseingängen I und K anliegende binäre Eingangssignalkombinationen bei Auftreten einer Taktflanke eines über den Takteingang T der Kippstufe zugeführten Steuertaktes übernommen werden.electronic computing systems 10 (1968) issue 1, pages 34 to 40; 40), by the binary input signal combinations present at the two information inputs I and K. when a clock edge occurs via the clock input T of the flip-flop Control cycle are accepted.
Wenn man nur die Signalwerte an dem im vorliegenden Falle einen ausgenutzten Ausgang Q der bistabilen Kippstufe FF in Betracht zieht, bestehen zwischen den Signalwerten an den Informationseingängen I und K und an dem erwähnten Ausgang Q folgende Zusammenhänge: Bei Anliegen der Eingangssignalkombination I = 0, K = 0 verbleibt die Kippstufe in derjenigen Kipplage, die sie vorher durch Anlegen einer anderen Signalkombination angenommen hatte. Bei Anliegen der Eingangssignalkombination I = 0, K = 1 nimmt die Kippstufe eine Kipplage ein, in der an dem erwähnten Ausgang der Signalwert 0 auftritt. Bei der umgekehrten Signalkombination I = 1, K = 0 tritt an dem ausgenutzten Ausgang der Signalwert 1 auf. Wenn die Eingangssignalkombination I = 1, K = 1 anliegt, kippt die Kippstufe in den Jeweils anderen Kippzustand, so daß an dem erwähnten Ausgang je nach dem vorher eingenommenen Kippzustand der Binärwert 0 oder der Binärwert 1 auftritt.If one only uses the signal values on the one used in the present case Output Q of the flip-flop FF takes into account exist between the signal values at the information inputs I and K and at the mentioned output Q the following relationships: If the input signal combination I = 0, K = 0 is present, the trigger stage remains in the tilted position that you previously created by applying another signal combination had accepted. When the input signal combination I = 0, K = 1 is applied the flip-flop a tilting position in which the signal value at the output mentioned 0 occurs. With the reverse signal combination I = 1, K = 0 occurs at the used one Output the signal value 1 on. If the input signal combination I = 1, K = 1 is present, tilts the flip-flop in the respective other tilt state, so that on the mentioned The output is the binary value 0 or the binary value, depending on the previous state of the transition 1 occurs.
Wenn der jeweils untergeordnete Zähler so aufgebaut ist, daß seine Einstellung in den höchsten Zählerstand aufgrund eines Signalwechsels vom Binärwert 1 zum Binärwert 0 an seinem Einstelleingang e erfolgt, dann ist aufgrund der beschriebenen Eigenschaften der für die Synchronisierschaltung verwendeten bistabilen Kippstufe und aufgrund der beschrienen Verknüpfung der dieser Synchronisierschaltung zugeführten Übertragsimpulse gewährleistet, daß die Herstellung des Gleichlaufes in der obenstehend beschriebenen Weise unter Vermeidung von durch Störungen des Synchronisiersignals bedingten Falscheinstellungen erfolgt.If the subordinate counter is so constructed that its Setting in the highest counter reading due to a signal change from the binary value 1 takes place at the binary value 0 at its setting input e, then it is due to the described Properties of the bistable multivibrator used for the synchronization circuit and because of the described linkage of this synchronization circuit supplied Carry-over pulses ensures that synchronization is established in the above described manner while avoiding interference with the synchronization signal conditional wrong settings takes place.
4 Patentansprüche 3 Figuren4 claims 3 figures
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19742408143 DE2408143C3 (en) | 1974-02-20 | 1974-02-20 | Method and circuit arrangement for producing the synchronous operation of counters |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19742408143 DE2408143C3 (en) | 1974-02-20 | 1974-02-20 | Method and circuit arrangement for producing the synchronous operation of counters |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| DE2408143A1 true DE2408143A1 (en) | 1975-08-28 |
| DE2408143B2 DE2408143B2 (en) | 1978-04-06 |
| DE2408143C3 DE2408143C3 (en) | 1978-12-07 |
Family
ID=5907950
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19742408143 Expired DE2408143C3 (en) | 1974-02-20 | 1974-02-20 | Method and circuit arrangement for producing the synchronous operation of counters |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE2408143C3 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1218908B (en) * | 1978-07-28 | 1990-04-24 | Sits Soc It Telecom Siemens | CIRCUITIVE ARRANGEMENT FOR THE ALIGNMENT OF TWO OR MORE COUNTING CHAINS |
-
1974
- 1974-02-20 DE DE19742408143 patent/DE2408143C3/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| DE2408143B2 (en) | 1978-04-06 |
| DE2408143C3 (en) | 1978-12-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2534141A1 (en) | COMPUTER INTERFACE SYSTEM | |
| DE1952926B2 (en) | Method for synchronizing two data processing units working in parallel | |
| DE3643384A1 (en) | CIRCUIT FOR RESYNCHRONIZING PULSE SIGNALS, ESPECIALLY FOR THE PERIPHERAL OF A MICROPROCESSOR | |
| DE1960491A1 (en) | Frame synchronization method | |
| DE2051432A1 (en) | Numerical machine tools position control | |
| EP0021290A1 (en) | Method and circuit arrangement for synchronisation of the transmission of digital information signals | |
| EP0023331B1 (en) | Circuit arrangement for the synchronization of a subordinate device, in particular a digital subscriber station, by a higher order device, in particular a digital switching exchange of a pcm telecommunication network | |
| DE2752996A1 (en) | DIGITAL MULTIPLEXING DEVICE FOR PLESIOCHRONOUS BIT SEQUENCES | |
| DE2408143A1 (en) | Synchronisation method for counters - counters are in two independently synchronised groups | |
| DE1925917C3 (en) | Binary pulse frequency multiplier circuit | |
| DE2428367C2 (en) | Circuit arrangement for limiting the transmission speed of data signals | |
| DE2133002A1 (en) | Frame synchronization system | |
| DE3924907A1 (en) | REDUNDANT CLOCK ARRANGEMENT | |
| DE2054784A1 (en) | ||
| DE2326316C2 (en) | Method and arrangement for counter synchronization | |
| DE3806981A1 (en) | Binary counter | |
| DE2922234C2 (en) | Method and circuit arrangement for the provision of logical combination results in data processing devices | |
| EP0394861A2 (en) | Digital filter logic | |
| DE2806924C3 (en) | Procedure for moving the pulses forward or back in a pulse train | |
| DE2404663C2 (en) | Device for determining errors in intermediate points provided with regenerators of a transmission system operating with pulse code modulation | |
| DE2406846C3 (en) | Circuit arrangement for searching for a digital word evenly distributed in a pulse | |
| DE2052814C3 (en) | Redundant frequency divider chain | |
| DE102005022126B4 (en) | A method of determining a drive algorithm for a counter to form a clock signal and counter and control arrangements for driving the counter | |
| DE2842370A1 (en) | Signal processor monitoring system - uses two processing stages operating with cycle monitoring stages | |
| DE2842350A1 (en) | Clock-pulse train monitoring circuit - compares input clock pulse train pattern with stored control train pattern to detect differences |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C3 | Grant after two publication steps (3rd publication) | ||
| 8339 | Ceased/non-payment of the annual fee |