DE2326316C2

DE2326316C2 - Method and arrangement for counter synchronization

Info

Publication number: DE2326316C2
Application number: DE19732326316
Authority: DE
Inventors: Otto 8000 Muenchen Karl
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1973-05-23
Filing date: 1973-05-23
Publication date: 1975-07-17
Also published as: DE2326316B1

Description

den Folgen von Übertragsimpulsen der zu synchronijierenden Zähler verglichen wird, und daß jeweils aus derjenigen Art von Ungleichheit die während einer Impulspause zwischen den vom Referenzzähler aus dem Vergleich zugeführten Impulsen festgestellt wird, ein Vorbereitungssignal abgeleitet wird, auf Grund dessen der nächstfolgende Übertragsimpuls des Referenzzählers eine Neueinstellung des betreffenden zu synchronisierenden Zählers veranlaßtthe consequences of carry pulses to be synchronized Counter is compared, and that in each case from the kind of inequality that occurs during a Pulse pause is determined between the pulses supplied by the reference counter from the comparison, a preparation signal is derived, on the basis of which the next following carry pulse of the reference counter a readjustment of the relevant to be synchronized Counter initiated

Auf Grund der erfindungsgemäßen Verfahrensweise wird also eine Ungleichheit der verglichenen Impulsfolgen, die sich darin äußert, daß ein auf den Zuführungsleitungen vom Referenzzähler zu den zu synchronisierenden Zählern auftretender Impuls in eine ImpulspauDue to the procedure according to the invention, an inequality of the compared pulse sequences, which is expressed in the fact that a on the supply lines from the reference counter to the to be synchronized Counting the occurring pulse in a pulse pause

Das Übertragssignal dieses Zählers wird dem einen Eingang eines NAND-Gliedes Na\ der eigentlichen Synchronisierschaltung zugeführt An den anderen Eingang dieses NAND-Gliedes gelangt das von einem nicht dargestellten zentralen Referenzzähler bei Erreichen von dessen Endstellung auftretende Übertragssignal, das dem Synchronisiereingang S der Schaltungsanordnung zugeführt und mittels eines Negators M negiert wirdThe carry signal of this counter is supplied to one input of a NAND gate Na \ the actual synchronizing circuit is supplied to the other input of this NAND gate passes the occurring of an unillustrated central reference counter on reaching its end position, the carry signal is supplied to the synchronizing input S of the circuit arrangement and is negated by means of an inverter M.

Der Ausgang des ersterwähnten NAND-Gliedes NaI ist mit dem Eingang eines weiteren Negators N2 verbunden, dessen Ausgang an dem einen Informationseingang /einer bistabilen Kippstufe FFliegtThe output of the first-mentioned NAND element NaI is connected to the input of a further inverter N2 , the output of which is connected to one information input / a bistable multivibrator FF

Bei dieser bistabilen Kippstufe handelt es sich imThis bistable multivibrator is in

kflkkflk

. „ . _r-—,.__ pp. ". _r -—, .__ pp

se zwischen den Ubertragsimpulsen der zu synchroni- 15 vorliegenden Falle um ein sogenanntes taktflankengesierenden Zähler fällt für die Synchronisierung unbe- steuertes IK-Flip-Flop, durch das an den beiden Inforrücksichtigt gelassen. Damit ist vermieden, daß zwi- d bi Eise between the carry pulses of the case that is too synchronous around a so-called clock-edge-increasing counter falls for the synchronization uncontrolled IK flip-flop, by which the two information units are taken into account. This avoids that between two eggs

schenzeitlich auftretende Störimpulse bzw ein Dauersignal auf diesen Verbindungsleitungen zu einer Neusynchronisierung führen. Da außerdem bei der anderen Art von Ungleichheit, nämlich bei dem Zusammenfallen einer impulspause zwischen den auf den Verbindungsleitungen von Referenzzähler und zu synchroni Zhl fd Il d dIntermittent interference pulses or a continuous signal on these connecting lines for resynchronization to lead. There is also the other kind of inequality, namely coincidence a pulse pause between the on the connecting lines from the reference counter and to synchroni Count fd Il d d

sierenden Zählern auftretenden Impulsen und des ppsizing counters occurring impulses and the pp

mationseingängen /und K anliegende binäre Eingangs-Signalkombinationen bei Auftreten einer Taktflanke, hier der abfallenden Taktflanke, eines über den Takteingang T der Schaltungsanordnung an den Kippstufentakteingang gelangenden Steuertaktes übernommen werden. Wenn man nur die Signalwerte an dem im vorliegenden Falle einen ausgenutzten Ausgang der bistabilen Kippstufe FFin Betracht zieht bestehen zwischenmation inputs / and K binary input signal combinations present when a clock edge occurs, here the falling clock edge, of a control clock reaching the flip-flop clock input via the clock input T of the circuit arrangement. If one only takes into account the signal values at the output of the bistable multivibrator FF that is used in the present case, there are between

i / di / d

Übertragsimpulses eines zu synchronisierenden Zäh- 25 den Signalwerten an den Informationseingängen / und lers, nicht sofort zu einer Neusynchronisierung, sondern K und an dem erwähnten Ausgang folgende Zusamnur zur Vorbereitung derselben kommt diese vielmehr
erst bei Auftreten des nächstfolgenden Übertragsim-Carry pulse of a counter to be synchronized, the signal values at the information inputs / and lers, not immediately to a resynchronization, but K and at the output mentioned following combination only to prepare the same, this rather comes
only when the next carryover occurs

nulses des Referenzzählers vorgenommen wird, ist ze-nulses of the reference counter is made, is ze-

·.. «rtt-rttir. mi. ....· .. «rtt-rttir. mi. ....

menhänge: Bei Anliegen der Eingangssignalkombina tion 00 verbleibt die Kippstufe in derjenigen Kipplage,ments: If the input signal combination 00 is applied, the flip-flop remains in the tilt position

_r _ die sie vorher durch Anliegen einer anderen Signal- _r _ which you previously received by another signal

währleistet daß bei fehlerhafter Unterdrückung eines 30 kombination eingenommen hatte. Bei Anliegen der Übertragsimpulses des Referenzzählers eine in diesem Eingangssignalkombination / = 0, K = 1 nimmt dieensures that if the suppression was incorrect, a 30 had taken combination. When the carry pulse from the reference counter is applied, the input signal combination / = 0, K = 1 takes the

Kippstufe eine Kipplage ein, in der an dom erwähnten Ausgang der Signalwert 0 auftritt. Bei der umgekehrtenTilt stage a tilt position in the one mentioned on dom Output the signal value 0 occurs. With the reverse

K = O tritt an dem ausge-K = O occurs on the

Falle zu unerwünschten Verhältnissen führende Syn chronisierung erfolgt.Case of syn chronization takes place.

Gemäß weiterer Ausgestaltung der Erfindung wird eine Anordnung angegeben, mit deren Hilfe das obenerwähnte ei findungsgemäße Verfahren durchgeführt werden kann.According to a further embodiment of the invention, an arrangement is specified with the help of which the above-mentioned egg inventive method carried out can be.

Das erfindungsgemäße Verfahren sowie die Anordnung zur Durchführung desselben werden nachstehend an Hand von 3 Figuren näher erläutert.The method according to the invention and the arrangement for carrying out the same are described below explained in more detail with reference to 3 figures.

Die F i g. 1 zeigt eine erste Anordnung zur Durchführung des erfindungsgemäßen Verfahrens, bei der im H blick auf den Aufbau in integrierter Technik zum Vergleich der Impulsfolgen einheitliche Vi knüpfungsglieder verwendet sind.The F i g. 1 shows a first arrangement for carrying out the method according to the invention, in which in H view of the structure in integrated technology to compare the pulse sequences of uniform Vi link elements are used.

Die F i g. 2 zeigt ein zweites Ausführungsbeispiel einer Anordnung zur Durchführung des erfindungsgemäßen Verfahrens, bei der von dieser Einheitlichkeit abgegangen ist, zusammen mit einem Impulsdiagramm Signalkombination / = 1,The F i g. 2 shows a second exemplary embodiment of an arrangement for carrying out the one according to the invention Method that has departed from this uniformity, together with a timing diagram Signal combination / = 1,

nutzten Ausgang der Signalwert 1 auf. Wenn die Eingangssignalkombination / = 1.K = 1 anliegt kippt die Kippstufe in den jeweils anderen Kippzustand, so daß an dem erwähnten Ausgang je nach dem vorher eingenommenen Kippzustand der Binärwert 0 oder der Binärwert 1 auftrittused the output of the signal value 1. When the input signal combination / = 1.K = 1 is applied, the flip-flop tilts into the other tilted state, so that at the output mentioned, the binary value 0 or the binary value, depending on the previously assumed transition state 1 occurs

Der Ausgang der bistabilen Kippstufe FF, an dem diese Ausgangssignalwerte auftreten, ist mit dem einen Eingang eines NAND-Gliedes Na3 verbunden, dessen anderem Eingang ebenfalls das über den Synchronisier-The output of the bistable multivibrator FF, at which these output signal values occur, is connected to one input of a NAND element Na3 , the other input of which is also the one via the synchronizing

eingang 5 aufgenommene Synchronisiersignal zugeführt wird. Der Ausgang dieses NAND-Gliedes ist einerseits mit dem Einstelleingang eE des Zählers Z und andererseits mit dem einen Eingang eines weiteren NAND-Gliedes Na4 verbunden, dessen Ausgang aminput 5 recorded synchronization signal is supplied. The output of this NAND element is connected on the one hand to the setting input eE of the counter Z and on the other hand to one input of another NAND element Na4, the output of which is on

der an einzelnen für die Erläuterung des Verfahrens 5° Informationseingang K der bistabilen Kippstufe FF the 5 ° information input K of the bistable flip-flop FF for the explanation of the method

interessierenden Schaltungspunkten auftretender. Im- liegt Der zweite Eingang des NAND-Gliedes A/a4circuit points of interest occurring. Im- is the second input of the NAND gate A / a4

pulse. steht mit dem Ausgang eines vierten NAND-Gliedespulse. stands with the output of a fourth NAND element

" ' ' " " " Nä2 in Verbindung, dessen beiden Eingängen einerseits"''""" Nä2 in connection, its two inputs on the one hand

Die F i g. 3 zeigt ein weiteres Impulsdiagramm zur Erläuterung der Unschädlichkeit der Übertragung an Na2 i ebdug, ggThe F i g. 3 shows a further pulse diagram to explain the harmlessness of the transmission to Na2 i ebdug, gg

über den Synchronisiereingang 5 das Übertragssignalthe carry signal via the synchronization input 5

d Rfähl d dererseits über die Verbind Rfähl d on the other hand via the conn

derer Impulse als Synchronisierimpulse auf derselben 55 des Referenzzählers und andererseits über die Verbin-Leitung, dung mit dem Übertragsausgang aL/des Zählers Z daswhose pulses are used as synchronization pulses on the same 55 of the reference counter and on the other hand via the connection line, tion with the carry output aL / of the counter Z das

Die Erläuterung des erfindungsgemäßen Verfahrens Übertragssignal dieses Zählers zugeführt wird, beschränkt sich auf die Beschreibung der sich im Zu- In der F i g. 2 ist eine der beschriebenen Synchronisammenhang mit der Synchronisation eines einzigen sierschaltung gleichwertige Schaltung dargestellt, bei dezentralen zu synchronisierenden Zählers abwickeln- 60 der jedoch auf die Verwendung von einheitlichen Verden Vorgänge. Dementsprechend ist in der F i g. 1 auch knüpfungsgliedern, nämlich NAND-Gliedern bzw. als nur ein einziger Zähler Z dieser dezentralen Zähler Negatoren verwendeten NAND-Gliedern, verzichtet dargestellt. Der Zähler Z weist unter anderem einen ist wodurch sich ein etwas geringerer Verknüpfungs-Einstelleingang eE auf, über den bei Anliegen eines ent- gliederaufwand ergibt. Soweit die Teile dieser Schalsprechenden Signalpegels die Zählerendstellung einge- 65 tung zu denjenigen der in F i g. 1 dargestellten Schalstellt werden kann. Außerdem ist noch ein Übertrags- tung analog sind, wurden dieselben Bezugszeichen verausgang aÜ dargestellt, an dem ein definiertes Signal wendet,
auftritt, wenn der Zähler seine Endstellung erreicht hat. Zur Erläuterung der verschiedenen Betriebsfälle derThe explanation of the method according to the invention carry signal is fed to this counter is limited to the description of the information given in FIG. 2 shows a circuit equivalent to the described synchronism connection with the synchronization of a single control circuit, in the case of decentralized counters to be synchronized, which, however, relate to the use of uniform verden processes. Accordingly, in FIG. 1 also logic elements, namely NAND elements or NAND elements used as only a single counter Z of these decentralized counter inverters, are shown omitted. The counter Z has, inter alia, a is, which results in a somewhat lower logic setting input eE , which results in a breakdown effort when there is a concern. To the extent that the parts of this signal level that correspond to the signal form the end position of the counter to those of the signal level shown in FIG. 1 can be set. In addition, there is still a transmission analogue, the same reference numerals were shown ver output aÜ , to which a defined signal is applied,
occurs when the counter has reached its end position. To explain the various operating cases of the

Schaltungsanordnung sind in der F i g. 2 außerdem noch Impulsfolgen dargestellt, die an einzelnen interessierenden Punkten der Schaltungsanordnung auftreten. Die Zeile I des Impulsdiagramms zeigt die Folge der über den Takteingang Tder Schaltungsanordnung dem Takteingang der bistabilen Kippstufe FF zugeführten Taktimpulse. Die Zeile II gibt die Folge von Übertragssignalen des Referenzzählers wieder, die in der dortigen Darstellung zeitweise entweder durch zwischenzeitlich auftretende Störimpulse oder dadurch gestört ist, daß das Übertragssignal als Dauersignal auftritt In der Zeile III ist die Folge der Übertragssignale des zu synchronisierenden Zählers dargestellt. Die Zeile IV zeigt die Folge der am Ausgang des NAND-Gliedes Näl auftretenden Impulse. Die Zeilen V und VI geben den Verlauf der dem Informationseingang K bzw. dem Informationseingang / der Kippstufe FF zugeführten Impulse wieder. Die Zeile VII zeigt die Potential Verhältnisse am ausgenutzten Ausgang der Kippstufe FF und die Zeile VIII schließlich den Verlauf der am Ausgang des NAND-Gliedes Neß auftretenden Signale, die, wie vorstehend im Zusammenhang mit der F i g. 1 beschrieben, dem Einstelleingang eE des zu synchronisierenden Zählers zugeführt werden.Circuit arrangements are shown in FIG. 2 also shows pulse trains that occur at individual points of interest in the circuit arrangement. Line I of the pulse diagram shows the sequence of the clock pulses fed to the clock input of the bistable multivibrator FF via the clock input T of the circuit arrangement. Line II shows the sequence of carry signals from the reference counter, which is temporarily disturbed either by intermittent glitches or by the fact that the carry signal occurs as a continuous signal. Line III shows the sequence of carry signals from the counter to be synchronized. Line IV shows the sequence of the pulses occurring at the output of the NAND element Näl. Lines V and VI show the course of the pulses fed to the information input K or the information input / flip-flop FF. Line VII shows the potential relationships at the utilized output of flip-flop FF and line VIII finally shows the course of the signals occurring at the output of NAND element Neß , which, as above in connection with FIG. 1 described, are fed to the setting input eE of the counter to be synchronized.

Zur näheren Erläuterung des erfindungsgemäßen Synchronisationsverfahrens wird zunächst der Zeitabschnitt A des Impulsdiagramms betrachtet. Wie man aus dem Vergleich der Zeilen II und III erkennt, treten die Übertragsimpulse des Referenzzählers und des zu synchronisierenden Zählers zeitgleich auf, es besteht also Synchronismus. Die Verknüpfung der Übertragssignale der beiden Zähler durch das NAND-Glied Na2 hat an dessen Ausgang bzw. am einen Eingang des NAND-Gliedes Na4 das Auftreten des Binärwertes 0 zur Folge, was wiederum zum Auftreten des Binärwertes 1 am Ausgang des letztgenannten NAND-Gliedes bzw. am Eingang K der bistabilen Kippstufe FF führt Die zweite Verknüpfung der Übertragssignale der beiden Zähler durch den Negator Nl und durch das UND-Glied Ui führt zum Auftreten des Binärwertes 0 am anderen Informationseingang / der bistabilen Kippstufe. Wie vorstehend erwähnt führt die Eingangssignalkombination 1=0, K = 1 zum Auftreten des Binärwertes 0 am ausgenutzten Kippstufenausgang, s. Zeile VII des Impulsdiagramms, was zum Auftreten des Binärwertes 1 am Ausgang des NAND-Gliedes Nä3 führt, s. Zeile VIII des Impulsdiagramms. Der zu synchronisierende Zähler ist so aufgebaut, daß seine Einstellung in den höchsten Zählerstand auf Grund eines Signalwechsels vom Binärwert 1 zum Binärwert 0 erfolgt, was bedeutet, daß im vorliegenden Falle also eine solche Einstellung wie gewünscht unterbleibtFor a more detailed explanation of the synchronization method according to the invention, time segment A of the pulse diagram will first be considered. As can be seen from the comparison of lines II and III, the carry pulses of the reference counter and the counter to be synchronized occur at the same time, so there is synchronism. The combination of the carry signals of the two counters through the NAND element Na2 results in the occurrence of the binary value 0 at its output or at one input of the NAND element Na4, which in turn leads to the occurrence of the binary value 1 at the output of the last-mentioned NAND element or leads. K at the input of the bistable multivibrator FF the second link of the carry signals of the two counters by the inverter Nl and through the aND gate U leads to the occurrence of the binary value 0 at the other information input / of the bistable multivibrator. As mentioned above, the input signal combination 1 = 0, K = 1 leads to the occurrence of the binary value 0 at the used multivibrator output, see line VII of the pulse diagram, which leads to the occurrence of the binary value 1 at the output of the NAND element Nä3, see line VIII of the pulse diagram . The counter to be synchronized is constructed in such a way that its setting to the highest count is made due to a signal change from binary value 1 to binary value 0, which means that in the present case such a setting is omitted as desired

Aus der Zeile II des Impulsdiagramms ersieht man. daß in dessen Zeitbereich B die Folge von Übertragsimpulsen des Referenzzählers durch zwischenzeitlich auftretende Impulse gestört ist In diesem Zeitabschnitt ist also eine Übereinstimmung der am Eingang 5 auftretenden Impulsfolge und der Übertragsimpulsfolge des zu synchronisierenden Zählers nicht mehr vorhanden. Es fällt vielmehr das Auftreten eines Stönmpulses mit der Impulspause zwischen den Übertragsimpuben des Zählers Z zusammen. Die Verknüpfung der an den Eingängen S und O anliegenden Binärwerte durch den Negator NX und das UND-Glied Ui führt wie im vorstehend beschriebenen Fall zum Anliegen des Binärwertes 0 am Informationseingang /der bistabilen Kippstufe. Die Verknüpfung der Signale durch das NAND-Glied Na2 hingegen führt zum Anliegen des Binärwertes 1 am einen Eingang des NAND-Gliedes Na4, ar dessen anderem Eingang auf Grund der beschriebener Kippstufenstellung vom Ausgang des NAND-Gliedes Na3 her ebenfalls der Binärwert 1 anliegt. Vom Ausgang des NAND-Gliedes Na4 aus wird dem Informationseingang K der bistabilen Kippstufe FF nunmehr also ein Signal des Binärwertes 0 zugeführt. Da, wie erwähnt, die Eingangssignalkombination / = 0, K = 0 nicht zu einer Umschaltung der Kippstufe führt, bleibtOne can see from line II of the timing diagram. that in its time range B the sequence of carry pulses from the reference counter is disturbed by intermittent pulses. Rather, the occurrence of a disturbance pulse coincides with the pulse pause between the carry pulses of the counter Z. The combination of the binary values present at the inputs S and O by the negator NX and the AND element Ui leads, as in the case described above, to the application of the binary value 0 at the information input / the bistable multivibrator. The combination of the signals through the NAND element Na2, on the other hand, results in the binary value 1 being applied to one input of the NAND element Na4, the other input of which also has the binary value 1 from the output of the NAND element Na3 due to the described flip-flop position. From the output of the NAND element Na4 , a signal of the binary value 0 is now fed to the information input K of the bistable multivibrator FF. Since, as mentioned, the input signal combination / = 0, K = 0 does not lead to a switchover of the flip-flop, remains

ίο es bezüglich des Kippstufenausganges und des Ausganges des NAND-Gliedes Naß bei den beschriebenen Verhältnissen, es wird also trotz der durch die Störung der Übertragsimpulse des Referenzzählers aufgetretenen Ungleichheit der verglichenen Impulsfolgen, wie gewünscht, ein Einstellimpuls an den Zähler Z nicht abgegeben. ίο it with regard to the flip-flop output and the output of the NAND element Naß with the described conditions, so despite the inequality of the compared pulse trains caused by the disturbance of the carry pulses of the reference counter, a setting pulse is not sent to the counter Z, as desired.

Wie ein Vergleich der Zeilen II und HI des Impulsdiagramms zeigt, ist innerhalb des Zeitbereiches C eine Ungleichheit der zu vergleichenden Impulsfolgenabschnitte in der Weise eingetreten, daß in eine Impulspause zwischen zwei vom Referenzzähler her an den Eingang 5 gelangenden Impulsen das Auftreten eines Übertragsimpulses des zu synchronisierenden Zählers fällt. Die Verknüpfung durch den Negator Ni und durch das UND-Glied Ui der an den Eingängen 5 und Ü der Schaltungsanordnung auftretenden Signale ergibt in diesem Fall das Auftreten eines Signals mit dem Binärwert 1 am Informationseingang / der bistabilen Kippstufe FF. Am Binärwert des dem zweiten Informationseingang K der bistabilen Kippstufe zugeführten Signal ändert sich hingegen nichts, er bleibt also 0. Die hiermit vorliegende Eingangssignalkombination / = 1. K = 0 führt zum Einstellen eines Kippzustandes der Kippstufe FF, in der sie an ihrem ausgenutzten Ausgang den Binärwert 1 abgibt Dieses-Umkippen vollzieht sich bei Auftreten der Abfallflanke des mit dieser Eingangssignalkonstellation zusammenfallenden Taktimpulses. Hiermit ist die Schaltungsanordnung zur Abgabe eines Einstellsignals am Ausgang des NAND-Gliedes Nä3 vorbereitet Diese Abgabe erfolgt mit Auftreten des nächsten an den Eingang 5 der Schaltungsanordnung gelangenden Übertragsimpulses, da dann an beiden Eingängen des NAND-Gliedes Na3 der Binärwert 1 anliegt und dementsprechend an seinem Ausgang ein Signal mit dem Binärwert 0 abgegeben wird, was voraussetzungsgemäß die Einstellung des zu synchronisierenden Zählers Zveranlassen soll.As a comparison of lines II and HI of the pulse diagram shows, an inequality of the pulse train segments to be compared has occurred within the time range C in such a way that in a pulse pause between two pulses coming from the reference counter to the input 5, a carry pulse of the to be synchronized occurs Counter falls. The combination through the inverter Ni and through the AND element Ui of the signals occurring at the inputs 5 and Ü of the circuit arrangement results in the occurrence of a signal with the binary value 1 at the information input / the bistable multivibrator FF. On the second information input K of the latch circuit supplied signal binary value other hand, nothing changes, it remains thus 0. The hereby present combination of input signals / = 1 K = 0 leads to setting a Kippzustandes the flip-flop FF, in which the at its unused output Outputs binary value 1 This tipping occurs when the falling edge of the clock pulse that coincides with this input signal constellation occurs. The circuit arrangement is hereby prepared for the output of a setting signal at the output of the NAND element Na3 Output a signal with the binary value 0 is emitted, which, according to the prerequisite, should trigger the setting of the counter Z to be synchronized.

Wie ebenfalls aus dem Bereich C des Impulsdiagramms zu ersehen ist, wird mit Abklingen des die Ein-As can also be seen from area C of the pulse diagram, as the

stellung veranlassenden Übertragsimpulses des Referenzzahlers die bistabile Kippstufe wieder in ihren anderen Kippzustand zurückgestellt, da die Verknüpfung der Binärwerte 0 an beiden Eingängen S und U der Schaltungsanordnung zum Entstehen der Eingangssignalkombination / = 0, K = 1 führt so daß die Kippstufe in einen Kippzustand versetzt wird, in der sie ein Signal mit dem Binärwert 0 an ihrem Ausgang abgibt, was wieder das Auftreten des Binärwertes 1 am Ausgang des NAND-Gliedes Nä3 zur Folge hatThe transfer pulse of the reference payer that causes the triggering of the bistable flip-flop is reset to its other flip-flop, since the combination of the binary values 0 at both inputs S and U of the circuit arrangement results in the input signal combination / = 0, K = 1, so that the flip-flop is put into a flip-flop , in which it emits a signal with the binary value 0 at its output, which again results in the occurrence of the binary value 1 at the output of the NAND element Nä3

Wie die Zeile H des Impulsdiagramms zeigt, ist im Zeitbereich D das Synchronisiersignal zwischenzeitlich ausgefallen, was wiederum zu einer Ungleichheit in der Weise führt, daß ein Übertragssignal des zu synchronisierenden Zählers während einer impulspause zwi-As line H of the pulse diagram shows, the synchronization signal has failed in time domain D in the meantime, which in turn leads to an inequality in such a way that a carry signal from the counter to be synchronized during a pulse pause between

sehen zwei vom Referenzzähler her gelieferten Übertragssignale fällt. Auch hier wieder erfolgt wie im vorstehend beschriebenen Fall ein Umschalten der bistabilen Kippstufe und damit eine Vorbereitung für die Ab-see two carry signals supplied by the reference counter falls. Here, too, the bistable switches are switched over, as in the case described above Tipping stage and thus a preparation for the

gäbe eines Einstellsignals, die dann schließlich mit dem Auftreten des nächstfolgenden Übertragssignals des Referenzzählers vor sich geht, obwohl dieses, wie der Vergleich der Zeile Il und IH des Impulsdiagramms zeigt, in diesem Falle mit einem Übertragssignal des zu synchronisierenden Zählers zusammenfällt, ein Asynchronismus also nicht vorliegt.would give a setting signal, which then finally with the Occurrence of the next following carry signal of the reference counter is going on, although this, like the Comparison of the line II and IH of the pulse diagram shows, in this case with a carry signal of the to synchronizing counter coincides, so there is no asynchronism.

Im Bereich E des Impulsidagramms ist schließlich noch der Fall des Auftretens eines Dauersignals am' Eingang S der Schaltungsanordnung dargestellt, was, wie eingangs angegeben, ebenfalls nicht zu einer Neueinstellung des zu synchronisierenden Zählers führen soll. Solange das Dauersignal zusammen mit einer Impulspause zwischen den Übertragsimpulsen des zu synchronisierenden Zählers auftritt, steht an den Informationseingängen K und /der bistabilen Kippstufe, wie vorstehend schon erläutert, die Eingangssignalkombination / = 0, K = 0 an, die ein Umschalten der Kippstufe nicht veranlassen kann, womit es also bei der Kippstellung bleibt, die jeweils nach dem Auftreten ao eines Einstellsignals eingestellt wird und in der am Kippstufenausgang der Binärwert 0 und damit am Ausgang des NAND-Gliedes Na3 der Binärwert 1 abgegeben wird. Wenn das Dauersignal gleichzeitig mit einem Übertragsimpuls des Zählers Z auftritt, liegen dieselben Verhältnisse wie im Zeitabschnitt A vor, es stellt sich also die Eingangssignalkombination / = 0, K = 1 ein, bei deren Vorliegen vom Kippstufenausgang ebenfalls ein Signal ues Binärwertes 0 abgegeben wird. Wie: gewünscht kommt es also in keinem Falle während des Dauersignals zum Entstehen eines Einstellimpulses.Finally, area E of the pulse diagram shows the occurrence of a continuous signal at the input S of the circuit arrangement, which, as stated at the outset, should likewise not lead to a readjustment of the counter to be synchronized. As long as the continuous signal occurs together with a pulse pause between the carry pulses of the counter to be synchronized , the input signal combination / = 0, K = 0 is present at the information inputs K and / of the bistable flip-flop, as already explained above, which do not cause the flip-flop to be switched can, which means that the tilt position remains, which is set after the occurrence of a setting signal and in which the binary value 0 is output at the multivibrator output and the binary value 1 is output at the output of the NAND element Na3. If the continuous signal occurs at the same time as a carry pulse from the counter Z, the conditions are the same as in the time segment A , i.e. the input signal combination / = 0, K = 1 is established, and if the signal is present, the flip-flop output also emits a binary value 0 signal. As: desired, a setting pulse is never generated during the continuous signal.

An Hand der F i g. 3 werden nun noch kurz die Verhältnisse dargestellt, die sich beim erfindungsgemäßen Verfahren ergeben, wenn auf den Verbindungsleitungen vom zentralen Referenzzähler zu den den einzelnen dezentralen zu synchronisierenden Zählern zugeordneten Synchronisationsschaltungen neben den Übertragsimpulsen des Referenzzähiers noch andere Impulse übertragen werden, die mit der Synchronisation nichts zu tun haben.On the basis of FIG. 3 the relationships are now briefly shown, which are in accordance with the invention Procedure result when on the connecting lines from the central reference meter to the individual decentralized to be synchronized counters assigned synchronization circuits in addition to the Carry pulses from the reference counter are also transmitted with other pulses that are linked to the synchronization have nothing to do.

Die Zeile Il zeigt die auf einer dieser Zuführungsleitungen auftretenden Impulse, wobei die schraffiert dargestellten Impulse die Übertragsimpulse sind. Die Zeile III zeigt die Übertragsimpulse desjenigen dezentralen Zählers, dessen Synchronisationsschaltung über die erwähnte Zuführungsleitung mit Übertragsimpulsen des Referenzzählers versorgt wird.The line II shows the pulses occurring on one of these supply lines, the ones shown hatched Pulses that are carry pulses. Line III shows the carry impulses of the decentralized one Counter, whose synchronization circuit via the aforementioned supply line with carry pulses of the Reference counter is supplied.

Voraussetzung für die Zulässigkeit der zusätzlichen Übertragung von anderen Impulsen als Übertragsimpulse des Referenzzählers auf der Verbindungsleitung von Referenzzähler und Synchronisationsschaltung ist das Auftreten dieser Impulse mit mindestens der doppelt so großen Periode. In Zeile Il der F i g. 3 sind diese Verhältnisse angenommen worden.Prerequisite for the admissibility of the additional transmission of pulses other than carry pulses of the reference meter is on the connection line between the reference meter and the synchronization circuit the occurrence of these impulses with at least twice as long a period. In line II of FIG. 3 are these Relationships have been accepted.

Wie der Vergleich der beiden Zeilen II und III in deren linkem Bereich zeigt, bleibt, solange Synchronismus zwischen dem Referenzzähler und dem zu synchronisierenden Zähler besteht, das Auftreten der übrigen Impulse auf der Verbindungsleitung ohne Auswirkung, da, wie oben erläutert, das zeitliche Zusammenfallen eines Impulses auf der Zuführungsleitung mit einer Impulspause zwischen zwei Übertragssignalen des zu synchronisierenden Zählers die Synchronisationsschaltung nicht beeinflußt.As the comparison of the two lines II and III in their left-hand area shows, as long as synchronism remains exists between the reference counter and the counter to be synchronized, the occurrence of the others Pulses on the connection line have no effect because, as explained above, the temporal coincidence of a pulse on the supply line with a pulse pause between two carry signals of the counter to be synchronized does not affect the synchronization circuit.

Wenn sich dagegen ein Asynchronismus einstellt, entsteht wie durch den Pfeil Ui angedeutet, zwischen den zu vergleichenden Impulsfolgen eine Ungleichheit derart, daß ein Übertragsimpuls des zu synchronisierenden Zählers mit einer Impulspause zusammenfällt, die zwischen vom Referenzzähler der Synchronisationsschaltung zugeführten Impulsen liegt, so daß das Entstehen eines Einstellimpulses vorbereitet wird, der dann mit Auftreten des nächsten auf der vom Referenzzähler herkommenden Verbindungsleitung auftretenden Impulses abgegeben wird. Dieser Zeitpunkt ist in der Figur durch den Pfeil /Vl bezeichnet. Bei dem die Neueinstellung veranlassenden Irppulse hatte es sich im gewählten Beispiel um den Übertragsimpuls des Referenzzählers gehandelt, so daß nunmehr wieder ein Synchronismus zwischen Referenzzähler und dezentralem Zähler hergestellt ist.If, on the other hand, an asynchronism occurs, as indicated by the arrow Ui , an inequality arises between the pulse trains to be compared such that a carry pulse from the counter to be synchronized coincides with a pulse pause between the pulses supplied by the reference counter to the synchronization circuit, so that the occurrence a setting pulse is prepared, which is then emitted when the next pulse occurs on the connecting line coming from the reference counter. This point in time is indicated in the figure by the arrow / Vl. In the example chosen, the Irppulse causing the readjustment was the carry pulse of the reference counter, so that a synchronism between the reference counter and the decentralized counter is now established again.

Wie durch den Pfeil Ul angedeutet ist. soll sich nachfolgend nochmals ein Asynchronismus eingestellt haben, der zum mit dem Pfeil Λ/2 bezeichneten Zeitpunkt zu einer Neusynchronisation führt. Diesmal wurde die Neusynchronisation durch einen Impuls veranlaßt, der kein Übertragsimpuls des Referenzzählers ist, so daß die dementsprechend durchgeführte Einstellung nicht zu einem Synchronismus zwischen Referenzzähler und dezentralem Zähler führt. Dementsprechend wird auch sofort in der nächsten Periode der Übertragsimpulse erneut eine Ungleichheit festgestellt, was mit dem Pfeil Ui angedeutet ist, die dann bei Auftreten des nächsten Übertragsimpulses zu einer Neueinstellung des dezentralen Zählers führt, s. Pfeil N3, die dann tatsächlich einen Synchronismus zur Folge hat.As indicated by the arrow Ul . an asynchronism is said to have set in again below, which leads to a resynchronization at the time indicated by the arrow Λ / 2. This time the resynchronization was initiated by a pulse which is not a carry pulse of the reference counter, so that the corresponding adjustment does not lead to a synchronism between the reference counter and the decentralized counter. Correspondingly, in the next period of the carry pulses an inequality is determined again, which is indicated by the arrow Ui , which then leads to a readjustment of the decentralized counter when the next carry pulse occurs, see arrow N3, which then actually results in synchronism Has.

Man sieht also, daß im Falle eines Asynchronismus zwischen Referenzzähler und dezentralem Zähler aul Grund einer fälschlicherweise durch einen der übriger Impulse, die keine Übertragsimpulse des Referenzzählers sind, veranlaßte Neueinstellung spätestens nacl· Ablauf der nachfolgenden Periode der Übertragsimpul se des Referenzzählers festgestellt und korrigiert wor den ist.So you can see that in the case of asynchronism between the reference counter and the decentralized counter aul Reason for a mistakenly caused by one of the remaining pulses that do not carry any carry pulses from the reference counter are initiated new setting at the latest after the expiry of the following period of the carry pulse se of the reference counter has been determined and corrected.

Hierzu 2 Blatt ZeichnungenFor this purpose 2 sheets of drawings

Claims

Patent claims:

1. A method for synchronizing counters by a central reference counter, characterized in that the sequence of carry pulses of the reference counter that occur from reaching the end of the counter is compared with the sequences of carry pulses from the counter to be synchronized (Z) and that each type of inequality which is determined during a pulse pause between the pulses supplied by the reference counter from the comparison, a preparation signal is derived on the basis of which the next following carry pulse of the reference counter causes a readjustment of the relevant counter (Z) to be synchronized.

2. Circuit arrangement for carrying out the method according to claim 1, characterized in that it has a clock edge-controlled bistable flip-flop (FF) with two information inputs (/, K) , the first information input (I) of which is supplied with a first control signal, for each counter to be synchronized, which is generated by linking the carry signals of the reference counter and the counter to be synchronized (Z) when the occurrence of the carry signal of the EU synchronizing counter (Z) falls in pulse pauses between carry pulses of the reference counter, and that for switching the flip-flop (FF) \ n leads to the flip-flop condition in which the output signal appearing at its one output connected to an output logic element (Na3) by being combined with the carry signal of the reference counter which is also supplied to this logic element (NaZ) causes a setting signal for the counter to be synchronized to be output at the same time r (Z) causes, and that this setting signal is fed together with the carry signals of the reference counter and the counter to be synchronized (Z) to a further logic circuit (NaI, Na3, Na4) , which either when the setting signal occurs or when the carry signals occur at the same time Delivery of a second control signal to the other information input (K) of the bistable flip-flop, causing it to switch to that flip-flop state in which no output signal causing the setting signal occurs at its output connected to the output logic circuit (NaZ).

3. A circuit arrangement according to claim 2, characterized in that the logic circuit serving for each counter-specific part of the synchronization circuit to generate the first control signal consists of three NAND elements, of which the first (Ni) and third (Nl) are only used as inverters and of which the first (Ni), to which the carry signal of the reference counter is supplied, has its output connected to one input of the second NAND element (Na \) , the other input of which is supplied with the carry signal of the counter (Z) to be synchronized, and of which the third (N2) is connected with its input to the output of the second (NaI) and with its output to the first information input (I) of the bistable flip-flop (FF) , that the output logic element is connected by a NAND element (Na3) one input of which is connected to the utilized one of the two flip-flop outputs and the other input of which is the carry signal de s reference counter is supplied and whose AuseanK supplies the setting signal, and that the further logic circuit is also formed from three NAND elements (NaZ Λ / 33, NaA) , the first of which (Na2) are supplied with the carry signals at its two inputs, the second of which ( NaH) is connected with its first input to the utilized output of the bistable multivibrator (FF) , receives the carry signal of the reference counter at its second input and emits the setting signal at its output, and its third input (NaA) with its two inputs to the outputs of the first and second NAND elements (NaI, Na3) of this logic circuit and with its output to the second information input (K) of the bistable flip-flop (FF) connected Ibt.

The invention relates to a method for the synchronization of meters by a central Reference counter and an arrangement for carrying out the method.

especially in attachments of the messages% 'erarbci where addresses of time slots are generated by counters in similar parts of the system, within whose processing operations have to take place are great because of the synchronization of these counters To make demands. The counter can be synchronized with the help of a central reference counter which is very precise and reliable. Despite these requirements regarding the Reference counter must, however, be expected that during the transmission of its synchronization signals Disturbances occur that manifest themselves in the fact that the synchronization signal is not at all to one or several of the counters to be synchronized arrive at the fact that the synchronization signal is incorrectly used as a permanent potential or that interference signals occur between the correctly transmitted synchronization pulses. In these cases, without there being any asynchronism, it would then erroneously be unified One or more of the counters to be synchronized are re-set, which then leads to a malfunction synchronization of the counter leads.

It can also be of interest to transfer the transmission pulses from the reference counter! used line also to use for the transmission of other impulses, which then of course also may not result in a readjustment of the number to be synchronized.

The object of the invention is therefore to syn decentralized counter with the help of a reference counter chronize that such errors and possibly with a certain larger period than the Synchronisier Other impulses that occur do not interfere with the synchronization of the decentralized meters.

According to the invention in a method for Syn chronization of counters by a central Refe renzzähler this object is achieved in that the sequence of occurring when the counter is reached Carry pulses from the reference counter each mi