DE2237579C3

DE2237579C3 - Clock-controlled master-slave toggle switch

Info

Publication number: DE2237579C3
Application number: DE19722237579
Authority: DE
Inventors: Werner Dipl.-Ing. 8000 Muenchen Hoehne
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1972-07-31
Filing date: 1972-07-31
Publication date: 1981-12-17
Also published as: DE2237579B2; DE2237579A1

Description

Die Erfindung geht von der im Oberbegriff des Patentanspruchs 1 angegebenen, durch »Elektronik« 1971, Seiten 111 —116, Bild 17 bekannten Kippschaltung aus. Bei dieser Kippschaltung mit im übrigen für eine Master-Slave-Kippschaltung üblichem Verhalten speichert die Masterstufe das ihr während des Taktimpulsendes zugeleitete Signal.The invention is based on that specified in the preamble of claim 1, through "electronics" 1971, pages 111-116, Fig. 17 known flip-flop circuit the end. With this flip-flop with the behavior otherwise usual for a master-slave flip-flop, stores the master stage receives the signal fed to it during the end of the clock pulse.

Eine ähnliche Kippschaltung ist auch in der Druckschrift »Texas Instruments, Circuit Types, SN 54 110/SN 74 110«, Juli 1970, beschrieben. Diese Kippschaltung enthält eine taktflankengesieuerte Eingangsstufe. Diese bekannte Kippschaltung löst die Aufgabe, betriebssicher gegen Störungen zu sein, die durch unterschiedliche Laufzeiten der verschiedenen, nacheinander zu verarbeitenden Signale auf den teils kurzen, teils sehr langen Leitungen außerhalb der Kippschaltung bei Verwendung in ausgedehnten Netzwerken wie z. B. Femsprech-Vermittlungssystemen auftreten. Diese Aufgabe ist für eine zweistufige Master-Slave-Kippschaltung auch durch die DE-PS 20 00 607 bekannt und auch dort dadurch gelöst, daß die Kippschaltung bereits während der Taktimpulsvorderflanke das dann am Kippschaltungseingang anliegende Signal speichert, wobei dann ab sofort eine Blockierung des Signaleinganges ausgelöst wird, und daß sie erst ab Taktimpulsrückflanke des Signal am Kippschaltungsausgang abgibt, um eine Fehlsteuerung von über kurze Leitungen angeschlossenen Schaltkreisen zu verhindern. Hierzu sind dort zwar zusätzliche Laufzeitglieder, im übrigen aber schon ein relativ einfacher Aufbau unter Beibehaltung der sonst für taktzustandsgesteuerte, störungsempfindliche Master-Slave-Kippschaltungen üblichen Funktionen der Masterstufe und Slavestufe vorgesehen.A similar flip-flop circuit is also in the publication "Texas Instruments, Circuit Types, SN 54 110 / SN 74 110 «, July 1970. These Flip circuit contains an input stage with a clock edge. This known toggle switch solves the The task of being operationally reliable against faults caused by different runtimes of the various signals to be processed one after the other on the partly short, partly very long lines outside the Toggle switching when used in extensive networks such as B. Telephony switching systems appear. This task is also carried out by the DE-PS for a two-stage master-slave toggle switch 20 00 607 known and also solved there in that the trigger circuit already during the clock pulse leading edge saves the signal that is then present at the flip-flop input, with a blocking from now on of the signal input is triggered, and that it only starts from the clock pulse trailing edge of the signal at the trigger circuit output to prevent incorrect control of circuits connected via short lines. There are additional term elements for this purpose, but otherwise a relatively simple structure under Retention of the master-slave trigger circuits, which are otherwise sensitive to interference, for clock state-controlled usual functions of the master level and slave level are provided.

Es sind bereits verschiedene weitere Arten von taktgesteuerten Master-Slave-Kippschaltungen bekannt, vgl. z. B. »Valvo-Berichte« 13 (Dez. 1967) S. 149 bis 188, ferner »Elektronische Rechenanlagen«, 10,1968, Heft 1, S. 34 bis 40, sowie »Der Elektroniker«, 1967, Nr. 2, S. 109 bis 112.Various other types of clock-controlled master-slave flip-flops are already known, see e.g. B. "Valvo Reports" 13 (Dec. 1967) pp. 149 to 188, also "Electronic Computing Systems", 10.1968, Issue 1, pp. 34 to 40, as well as "Der Elektroniker", 1967, No. 2, pp. 109 to 112.

Die Erfindung geht also aus von der im Oberbegriff des Hauptanspruches angegebenen 'Kippschaltung.The invention is based on the 'flip-flop circuit specified in the preamble of the main claim.

Die Erfindung löst die Aufgabe, eine Einspeicherung des ihr zugeführten Eingangssignals ausschließlich in der Zeit um die Taktimpulsvorderflanke mit besonders einfachen Mitteln zu erreichen, ohne die Betriebssicherheit in ausgedehnten Netzwerken zu beeinträchligen. Insbesondere soll die Erfindung gestatten, auf einfache Weise eine zweistufige, taktzustandsgesteuerte, als gewöhnliche Master-Slave-Kippschaltung so zu ergänzen, daß sie die gleiche Betriebssicherheit wie die bekannten Kippschaltungen in einem ausgedehnten Netzwerk aufweist. Diese Aufgabe wird durch die im Kennzeichen des Hauptanspruches angegebene Maßnehme gelöst.
Daneben hat die Erfindung den Vorteil, keine besonderen, aufwendigen Laufzeitglieder zu benötigen, vgl. die DE-PS 20 00 607.The invention solves the problem of storing the input signal fed to it exclusively in the time around the clock pulse leading edge with particularly simple means, without impairing the operational reliability in extensive networks. In particular, the invention is intended to make it possible to add a two-stage, clock state-controlled, conventional master-slave flip-flop circuit in a simple manner so that it has the same operational reliability as the known flip-flop circuits in an extensive network. This object is achieved by the measures specified in the characterizing part of the main claim.
In addition, the invention has the advantage of not requiring any special, complex transit time elements, see DE-PS 20 00 607.

Die erfindungsgemäße Kippschaltung enthält also mehr als zwei Stufen, nämlich die Eingangsstufe, die Masterstufe und die Slavestufe. Die Masterstufe und die Slavestufe der erfindungsgemäßen Kippschaltung weisen dabei die gleiche Funktion auf wie die gleichen Stufen bei den gewöhnlichen, störungsempfindlichen Master-Slave-Kippschaltungen. Da der Aufbau der Masterstufe und der Slavestufe der erfindungsgemäßen Kippschaltung somit sehr einfach ist, insbesondere wenige Bauteile aufweisen kann, und da die Eingangsstufe der erfindungsgemäßen Kippschaltung, wie noch insbesondere an Hand von F i g. 6 gezeigt werden wird,The flip-flop circuit according to the invention thus contains more than two stages, namely the input stage, the Master level and the slave level. The master stage and the slave stage of the flip-flop circuit according to the invention have the same function as the same levels in the ordinary, interference-sensitive Master-slave flip-flops. Since the structure of the master level and the slave level of the invention Flip-flop is thus very simple, in particular can have few components, and since the input stage of the flip-flop circuit according to the invention, as yet in particular with reference to FIG. 6 will be shown

einen gleichen Aufbau wie die Slavestufe aufweisen kann, ist insgesamt der Aufbau der erfindungsgemäßen Master-Slave-Kippschaltung recht unkompliziert. Es wird noch gezeigt werden, daß sogar die Eingangsstufe, die Masterstufe und die Slavestufe mitunter jeweils einen weitgehend identischen Aufbau aufweisen können. can have the same structure as the slave stage, is the overall structure of the invention Master-slave toggle switch quite straightforward. It will be shown later that even the entry level, the master level and the slave level sometimes each can have a largely identical structure.

Die Erfindung wird an Hand der F i g. 1 bis 6 näher erläutert, wobeiThe invention is illustrated with reference to FIGS. 1 to 6 explained in more detail, wherein

F i g. 1 ein ausgedehntes Netzwerk mit mehreren Master-Slave-Kippschaltungen,F i g. 1 an extensive network with several master-slave trigger circuits,

Fig.2 und 3 zwei Ausführungsbeispiele der Erfindung, 2 and 3 two exemplary embodiments of the invention,

Fig.4 und 5 Angaben über in Fig.3 verwendete besondere Symbole undFig. 4 and 5 information about used in Fig.3 special symbols and

Fig.6 eine spezielle Ausgestaltung des in Fig.3 gezeigten Ausführungsbeispiels zeigen.Fig.6 shows a special embodiment of the in Fig.3 Show embodiment shown.

F i g. 1 zeigt mehrere taktgesteuerte Master-Slave-Kippschaltungen MSi ... MSn+\, weiche in einem ausgedehnten Netzwerk NW vorgesehen sind. Die Taktimpulse T werden über die Taktleitungen TL den Taktimpuiseingängen der verschiedenen Kippschaltungen zugeführt. Die Kippschaltungseingänge und Kippschaltungsausgänge sind hier zumindest teilweise aufeinander rückgekoppelt, wie durch das Gatter C und durch die Verbindungen zwischen dem Kippschaltungsausgang der Kippschaltung MSl mit dem Kippschaltungseingang der Kippschaltung MSn und dem Kippschaltungsausgang von MSn mit dem Kippschaltungseingang MSn+1 angedeutet ist. Gleichzeitig ist in F i g. 1 angedeutet, daß noch eine Vielzahl weiterer solcher Kippschaltungen in diesem ausgedehnten Netzwerk Λ/Wvorgesehen sein können.F i g. 1 shows several clock-controlled master-slave flip-flops MSi ... MSn + \, which are provided in an extensive network NW. The clock pulses T are fed to the clock pulse inputs of the various flip-flops via the clock lines TL. The trigger circuit inputs and trigger circuit outputs are at least partially fed back to one another, as indicated by the gate C and the connections between the trigger circuit output of the trigger circuit MSl with the trigger circuit input of the trigger circuit MSn and the trigger circuit output of MSn with the trigger circuit input MSn + 1 . At the same time in FIG. 1 indicated that a large number of other such flip-flops can be provided in this extensive network Λ / W.

Beim Taktimpuls Γ soll an jedem Kippschaltungsausgang ein Signal erzeugt werden, das erst während eines darauffolgenden Taktimpulses Γνοη der Eingangsstufe anderer Kippschaltungen weiterverarbeitet werden soll. Wegen der Ausgedehntheit des Netzwerks NW weisen jedoch die Taktimpulse Verzerrungen auf, nämlich insbesondere wegen ihrer relativ hohen Laufzeiten im Netzwerk l*W und zusätzlich oft auch mehr oder weniger durch Einschwingzeiten des Netzwerks NW, besonders wenn das Netzwerk Reaktanzeigenschaften mit einer komplizierten Frequenzabhängigkeit aufweist. Weitere Verzerrungen der Taktimpulse können durch Nebensprecherscheinungen hervorgerufen seinIn the case of the clock pulse Γ, a signal is to be generated at each trigger circuit output which is only to be processed further during a subsequent clock pulse Γνοη of the input stage of other trigger circuits. Due to the expansiveness of the network NW , however, the clock pulses have distortions, namely in particular because of their relatively long transit times in the network 1 * W and, in addition, often more or less due to settling times of the network NW, especially if the network has reactance properties with a complicated frequency dependency. Further distortions of the clock pulses can be caused by crosstalk phenomena

Die verschiedenen im Netzwerk vorgesehenen, aufeinander zurückgekoppelten Kippschaltungen können jedoch nur dann ausreichend synchron durch die Taktimpulse Γ gesteuert werden, wenn die Verzerrungen der Taktimpulse T kompensiert oder sonstwie unschädlich gemacht werden, um die eingangs genannten Störungen zu vermeiden. Diese Störungen sind dadurch vermieden, daß die jeweils betroffene, erfindungsgemäße Master-Slave-KippschaltUiig nur im Bereich der Vorderflanke des jeweils von ihr empfangenen Taktimpulses das dann am Kippschaltungseingang anliegende Signal speichert, wobei dann sofort die Eingangsstufe gegen weitere Beeinflussung durch am Kippschaltungseingang anliegende, geänderte Signale blockiert wird. Die Vorderflanke des von der betreffenden Kippschaltung empfangenen Taktimpulses kann dabei zu einem anderen Zeitpunkt auftreten als die Vorderflanke des originalen, vom Taktimpulsgenerator abgegebenen Taktimpulses T. Die von der betreffenden Kippschaltung, z.B. MSi, empfangene Vorderflanke des von dieser Kippschaltung empfangenen Taktimpulses kann auch zu einem anderen ZeitDunkt auftreten als die Vorderflanke des von einer anderen Kippschaltung, z. B. MSn, empfangenen Taktimpulses, da die Taktimpulse auf der Taktleitung TL verschiedene Laufzeiten aufweisen und durch die Taktimpulsverstärker unterschiedlich verzögert sind. Die Kippschaltungen der im Oberbegriff des Patentanspruches 1 angegebenen Art geben erst ab der Rückflanke des jeweils von ihnen individuell empfangenen Taktimpulses das in ihnen gespeicherte Signal am Kippschaltungsausgang wiederThe various flip-flops provided in the network and fed back to one another can only be controlled sufficiently synchronously by the clock pulses Γ if the distortions of the clock pulses T are compensated or otherwise rendered harmless in order to avoid the disturbances mentioned at the beginning. These disturbances are avoided by the fact that the respective master-slave-KippschaltUiig affected, according to the invention, only stores the signal present at the multivibrator input in the area of the leading edge of the respective clock pulse it receives, whereby the input stage is then immediately changed against further influence by the multivibrator input Signals is blocked. The leading edge of the clock pulse received by the flip-flop in question can occur at a different point in time than the leading edge of the original clock pulse T emitted by the clock pulse generator ZeitDunkt occur as the leading edge of another trigger circuit, e.g. B. MSn, received clock pulse, since the clock pulses on the clock line TL have different transit times and are delayed differently by the clock pulse amplifier. The trigger circuits of the type specified in the preamble of claim 1 only reproduce the signal stored in them at the trigger circuit output from the trailing edge of the individual clock pulse received by them

ίο ab, jedoch nicht vorher.ίο from, but not before.

Die erfindungsgemäße Kippschaltung weist gegenüber den bekannten Kippschaltungen dabei einen verhältnismäßig einfachen Aufbau auf, wie an Hand von Ausführungsbeispielen gezeigt wird. So zeigt F i g. 2 ein solches Ausführungsbeispiel mit einer Eingangsstufe K. Ihr nachgeschaltet sind die Masterstufe M und die Slavestufe S. Am Kippschaltungseingang Eg wird das jeweils während der Taktimpulsvorderflanke anliegende Signal aufgenommen und in der Eingangsstufe sofort gespeichert, wie durch den unterhalb der Eingangsstufe gezeigten Pfeil am Taktimpuls TX a-gedeutet ist.The flip-flop circuit according to the invention has a relatively simple structure compared to the known flip-flop circuits, as will be shown on the basis of exemplary embodiments. Thus, FIG. 2 such an embodiment comprising an input stage K. your downstream are the master stage M and the slave stage S. At Kippschaltungseingang Eg which is respectively recorded during the clock pulse leading edge of the signal applied and immediately stored in the input stage, as indicated by the results shown below of the input stage arrow at the clock pulse TX is a-interpreted.

Die Mastcrs'ufc M übernimmt dai ir der Eingangsstufe K gespeicherte Signal und speichert es ab Beginn der Taktpause, wie durch den Pfeil an der Rückflanke des unterhalb der Masterstufe Wangedeuteten Taktimpulses Ti angedeutet ist. Die Masterstufe kann dabei ohne weiteres taktzustandsgesteuert sein wie bei gewöhnlichen, störungsempfindlichen Master-Slave-Kippschaltungen. Eine solche Masterstufe M im erfindungsgemäßen Ausführungsbeispiel kjnn bereits kurz nach der Vorderflanke des Taktimpulses TX von dem in der Eingangsstufe gespeicherten Signal beeinflußt sein, indem sie bereits dann das in der Eingangsstufe gespeicherte Signal empfängt, wie durch den in Klammern gesetzten Pfeil an dem unterhalb der Masterstufe M angedeuteten Taktimpuls Tl angedeutet ist. Auch bei dieser taktzustandsgesteuerten Masterstufe wird schließlich der bei der Tastrückflanke des Taktimpulses TX am Eingang der Masverstufe anliegende Signal im Master gespeichert. Da dieses schließlich in der Masterstufe gespeicherte Signal hier jecoch identisch mit dem in der Eingangsstufe K schon ab Taktvorderflanke gespeicherten Signal ist, da sich das in der Eingangsstufe gespeicherte Signal wegen der Blockierung der Eingangsstufe nicht geändert hat, kann ohne Schaden die Masterstufe M der erfindungsgemäßen Kippschaltung wahlweise taktzustandsgesteuert oder durch die Rückflanke des Taktimpulses Tl taktflankengesteuert sein, ohne die Wirkung derThe masters'ufc M accepts the signal stored in the input stage K and stores it from the beginning of the clock pause, as is indicated by the arrow on the trailing edge of the clock pulse Ti indicated below the master stage W. The master stage can easily be controlled by the clock state, as is the case with conventional, interference-sensitive master-slave multivibrators. Such a master stage M in the exemplary embodiment according to the invention can already be influenced by the signal stored in the input stage shortly after the leading edge of the clock pulse TX , in that it already receives the signal stored in the input stage, as indicated by the arrow in brackets on the one below the master stage M indicated clock pulse Tl is indicated. In this clock state-controlled master stage, too, the signal present at the input of the master stage on the trailing edge of the clock pulse TX is stored in the master. Since this signal finally stored in the master stage is here identical to the signal stored in the input stage K from the leading edge of the clock, since the signal stored in the input stage has not changed due to the blocking of the input stage, the master stage M of the flip-flop circuit according to the invention can be used without damage either clock state-controlled or clock edge-controlled by the trailing edge of the clock pulse Tl , without the effect of the

so erfindungsgemäßen Kippschaltung zu beeinträchtigen. Die Slavestufe 5 der erfindungsgemäßen Kippschaltung überträgt zwar wie die Slavestufe der gewöhnlichen, störungsempfindlichen Master-Slave-Kippschaltung" it bereits während der Taktpause das in der Masterstufe M gespeicherte Signal an den Kippschaltungsausgang Ag. Die Slavestufe 5 speichert aber wie die Slavestufe gewöhnlicher, störungsempfindlicher Master-Slave-Kippschaltungen das vorher in der Masterstufe M gespeicherte Signal endgültig während der Dauer des dai auffolgenden Taktimpulses T2, wie in Fig,2 unterhalb der Slavestufe5 durch den Pfeil angedeutet ist. Durch den unterhalb der Slavesaife S in Klammern gesetzten Pfeil ist angedeutet, daß die Slavestufe bereits ab der Rückflanke des Taktimpulsesso to affect flip-flop according to the invention. The slave stage 5 of the flip-flop circuit according to the invention transfers the signal stored in the master stage M to the flip-flop circuit output Ag during the clock pause, like the slave stage of the usual, interference-sensitive master-slave flip-flop circuit -Slave flip-flops the signal previously stored in the master stage M finally during the duration of the subsequent clock pulse T2, as indicated by the arrow below the slave stage 5 in Fig. 2. The arrow in brackets below the slave stage S indicates that the slave stage from the trailing edge of the clock pulse

h^r> Ti das in der Mas»erstufe gespeicherte Signal an den Kippschaltungsausgang Ag abgibt. — Um die F i g, 2 möglichst übersichtlich zu gestalten, wurden dem Fachmann eeläufiee Maßnahmen nicht detailliert in ihrh ^r > Ti sends the signal stored in the mass stage to the trigger circuit output Ag . - In order to make the Fig. 2 as clear as possible, the measures taken by those skilled in the art were not detailed in it

angegeben, wie ζ. B. eine Inverterstufe. welche Taklimpulse mit der (eilweise erforderlichen invertierten Polarität erzeugt.specified, such as ζ. B. an inverter stage. which Taklimpulse generated with the (occasionally required inverted polarity.

In Fig. J wird ein Ausführungsbeispiel der Erfindung gezeigt, welches eine schematische Darstellung des in Fig. 6 detailliert wiedergegebenen Ausführungsbeispiels dargestellt, was insbesondere durch Vergleich der Hinweiszeichen in diesen beiden Figuren erkennbar ist. Dabei ist das in Fig. 3 gezeigte Ausführungsbeispiel eine besondere Ausgestaltung des in F i g. 2 schematisch angegebenen Ausführungsbeispiels. Die F i g. 4 und 5 dienen nur zur Erläuterung von in F i g. 3 verwendeten Schaltzeichen, welche Transmissionsgattern entsprechen, wie noch beschrieben werden wird.In Fig. J there is shown an embodiment of the invention which is a schematic representation of the embodiment shown in detail in FIG shown, which can be seen in particular by comparing the reference symbols in these two figures. The embodiment shown in FIG. 3 is a special embodiment of the embodiment shown in FIG. 2 schematically specified embodiment. The F i g. 4 and 5 serve only to explain in FIG. 3 used Circuit symbols that correspond to transmission gates, as will be described later.

Das in Fig. 6 gezeigte Ausführungsbeispiel der Erfindung ist mit Hilfe von komplementären MOS-Bauteilen aufgebaut. Die Verwendung komplementärer MOS-Bauteile insbesondere für integrierte Bausteine ist für sich bekannt, vergleiche z. B. die Druckschriften »Elektronik«, i97i, Heft 4, S. it i bis tio, ferner »Froc. IEEE«. 55 (1967), S. 1121 und 1122, sowie »RCA. Integrated Circuits Application Note ICAN-5593«. Wie z. B. aus der genannten Druckschrift »Elektronik«. Bild 3. hervorgeht, kann man in dieser Technik Inverter herstellen, welche beim erfindungsgemäßen Ausführungsbeispiel, F i g. 6, z. B. zwischen den Schaltungspunkten SE/A. B/C. C/D, E/F, F/G, H/N, N/Ag\i;td N/P, ferner zwischen dem Takteingang Tg und dem Schaltungspunkt 1 sowie zwischen dem Schaltungspunkt 1 und 2 vorgesehen sein können; in F i g. 3 wurden diese in F i g. 6 gezeigten Inverter daher durch ein einfacheres Invertersymbol ersetzt unter Beibehaltung der Hinweiszeichen für die Schaltungspunkte. Diese aus komplementären MOS-Bauteilen bestehenden Inverter enthalten im wesentlichen jeweils zwei eine isolierte Steuerelektrode aufweisende MOS-FETs, wobei diese FETs, also Transistoren, wegen der impulsförmigen Betriebsweise hier auch als gesteuerte Widerstände aufgefaßt werden könnten, welche zwischen einem hochohmigen Zustand und einem niedrigohmigen Zustand gesteuert werden können.The embodiment of the invention shown in FIG. 6 is constructed with the aid of complementary MOS components. The use of complementary MOS components, especially for integrated modules, is known per se, compare z. B. the publications "Electronics," i97i, issue 4, pp. It i to tio, also "Froc. IEEE «. 55 (1967), pp. 1121 and 1122, and »RCA. Integrated Circuits Application Note ICAN-5593 ". Such as B. from the mentioned publication "Electronics". As shown in Fig. 3, you can use this technology to produce inverters, which in the exemplary embodiment according to the invention, FIG. 6, e.g. B. between the switching points SE / A. B / C. C / D, E / F, F / G, H / N, N / Ag \ i; td N / P, can also be provided between the clock input Tg and the circuit point 1 and between the circuit point 1 and 2; in Fig. 3 these were shown in FIG. 6 has therefore been replaced by a simpler inverter symbol while retaining the reference symbols for the circuit points. These inverters, consisting of complementary MOS components, essentially each contain two MOS-FETs with an insulated control electrode, whereby these FETs, i.e. transistors, could also be understood here as controlled resistors due to the pulsed mode of operation, which are between a high-ohmic state and a low-ohmic state can be controlled.

Das in F i g. 6 gezeigte Ausführungsbeispiel der Erfindung enthält außerdem mehrere Transmissionsgatter, nämlich jeweils zwischen den Schaltungspunkten A/B. B/D, C/E. E/G. L/H und H/P. Solche Transmissionsgatter sind der Druckschrift »Elektronik«, insbesondere im Bild 15 und im Bild 17, angegeben. Die Transmissionsgatter können dabei je nach Betriebsweise jeweils Arbeitskontakten oder Ruhekontakten entsprechen, vgl. Fig.4 und 5 der vorliegenden Patentschrift, was von der Vorspannung der Steuerelektroden des Trai'.imissionsgatters bzw. von der Polarität der das Transmissionsgatter steuernden Steuerimpulse abhängt. In Fig. 4. Mitte, ist ein Schaltzeichen angegeben, das in symbolischer Weise ein Transmissionsgatter darstellen soll, welches einem Arbeitskontakt entspricht; in Fig.5. Mitte, ist hingegen ein Schaltzeichen angegeben, das in symbolischer Weise ein Transmissionsgatter darstellen soll, welches einem Ruhekontakt entspricht. Durch Vergleich dieser beiden Schaltzeichen in F i g. 4 und 5 ist erkennbar, daß der Strich zwischen den Hauptelektroden, der durch das Kästchen hindurchgeht, gemäß F i g. 5 einen Ruhekontakt andeutet, wohingegen das Fehlen dieses Strichs gemäß Fig.4 einen Arbeitskontakt andeutet. Diese Schaltzeichen für die Transmissionsgatter sind auch in F i g. 3 verwendet worden, vgl. hierzu F i g. 3 und auch die entsprechenden Transmissionsgatter in Fig.6.The in Fig. The embodiment of the invention shown in FIG. 6 also contains a plurality of transmission gates, namely in each case between the switching points A / B. B / D, C / E. E / G. L / H and H / P. Such transmission gates are specified in the publication "Electronics", in particular in Fig. 15 and Fig. 17. The transmission gates can correspond to normally open contacts or normally closed contacts, depending on the mode of operation, see FIGS. 4 and 5 of the present patent specification, which depends on the bias of the control electrodes of the trai'.imissionsgatters or on the polarity of the control pulses controlling the transmission gate. In the middle of FIG. 4, a circuit symbol is given which is intended to symbolically represent a transmission gate which corresponds to a normally open contact; in Fig. 5. In the middle, on the other hand, a circuit symbol is indicated which is intended to symbolically represent a transmission gate which corresponds to a normally closed contact. By comparing these two symbols in FIG. 4 and 5 it can be seen that the line between the main electrodes, which passes through the box, according to FIG. 5 indicates a normally closed contact, whereas the absence of this line according to FIG. 4 indicates a normally open contact. These symbols for the transmission gates are also shown in FIG. 3 have been used, see FIG. 3 and also the corresponding transmission gates in Fig. 6.

F i g. 3 ist nicht nur übersichtlicher, weil allgemeingültigere Schaltzeichen verwendet werden, sondern auch, weil den jeweiligen Transmissionsgattern sofort ansehbar ist, ob sie jeweils Arbeitskontakten oder Ruhekontakten entsprechen. Die in Fig. 6 und 3 gezeigten Transmissionsgatter sind dabei durch Steuerimpulse zu steuern, welche bei diesem Ausführungsbeispiel den Schaltungspunkten I und 2 der mit dem Takteingang Tg verbundenen Reihenschaltung der Inverter L'l und i/2F i g. 3 is not only clearer because more generally valid circuit symbols are used, but also because the respective transmission gates can be seen immediately whether they correspond to normally open contacts or normally closed contacts. The transmission gates shown in FIGS. 6 and 3 are to be controlled by control pulses which, in this exemplary embodiment, correspond to circuit points I and 2 of the series circuit of inverters L'1 and i / 2 connected to clock input Tg

ίο entnommen werden. - In F i g. 6 sind die einen p-Kanal aufweisenden Bauteile jeweils durch Hinzufügung eines »p« an das Hinweiszeichen des Bauteils kenntlich gemacht, wohingegen die einen η-Kanal aufweisenden Bauteile jeweils durch Hinzufügung eines »n« an das Hinweiszeichen kenntlich gemacht sind.ίο be removed. - In Fig. 6 are the one p-channel Each component can be identified by adding a »p« to the component's reference symbol made, whereas the components with an η-channel are made by adding an "n" to the Signs are clearly identified.

Das in F i g. 6 und 3 gezeigte Ausführungsbeispiel hat einen besonders übersichtlichen Aufbau, weil bei ihm alle drei Stufen der Kippschaltung, nämlich die Eingangsstufe K. die Masterstufe M und die Slavesiuie S, jeweiis einen gleichartigen Auiuau aufweisen. Jede dieser drei Stufen enthält nämlich zwei in Reihe geschaltete Inverter, wobei zwischen dem Ausgang und dem Eingang dieser Reihenschaltung eine Rückkopplung über ein Transmissionsgatter vorgesehen ist. So enthält die Eingangsstufe K die Rückkopplungsschleife B-CD-B. die Masterstufe M die Rückkopplungsschleife EF-GEund die Slavestufe Sdie Rückkopplungsschleife H-N-P-H. Diese Rückkopplungsschleifen sind jeweils zur Siiücrung der Speicherfähigkeit der betreffendenThe in Fig. The embodiment shown in FIGS. 6 and 3 has a particularly clear structure because in it all three stages of the flip-flop circuit, namely the input stage K., the master stage M and the slave stage S, each have a similar Auiuau. Each of these three stages contains two inverters connected in series, a feedback via a transmission gate being provided between the output and the input of this series connection. The input stage K thus contains the feedback loop B-CD-B. the master stage M the feedback loop EF-GE and the slave stage S the feedback loop HNPH. These feedback loops are each to Siiücrieren the storage capacity of the relevant

jo Speicherstufe unterbrechbar, indem nämlich das in der Rückkopplungsschleife liegende Transmissionsgatter jeweils in den nichtleitenden Zustand gesteuert werden kann. Im leitenden Zustand dieses in der Rückkopplungsschleife liegenden Transmissionsgatters wird das an der Eingangsklemme B bzw. E bzw. H der Stufe anliegende Signal in der Rückkopplungsschleife gespeichert. jo storage stage can be interrupted, namely by the fact that the transmission gate lying in the feedback loop can be controlled in the non-conductive state. In the conductive state of this transmission gate located in the feedback loop, the signal present at the input terminal B or E or H of the stage is stored in the feedback loop.

Um den Eingang jeder Stufe unempfindlich für solche Signale zu machen, welche diesem Eingang nach der Speicherung nachträglich noch zugeführt werden, ist bei dem in Fig.6 und 3 gezeigten Ausführungsbeispiel jedem Eingang dieser Stufen ein Transmissionsgatter vorgeschaltet, nämlich das Transmissionsgatter TM1 der Eingangsstufe K, das Transmissionsgatter TM 3 der Masterstufe M und das Transmissionsgatter TM5 der Slavestufe 5. Dieses jeder Stufe vorgeschaltete Transmissionsgatter wird hier jeweils in entgegengesetzter Weise betrieben wie das innerhalb der Rückkopplungsschleife der betreffenden Stufe vorgesehene Transmis- sionsgatter; so wird z. B. das Transmissionsgatter TM3 in den leitenden Zustand gesteuert, wenn das Transmissionsgatter TMA in den nichtleitenden zustand gesteuert ist und umgekehrt. Diese verschiedene Betriebsweise geht aus den Schaltzeichen dieser Transmissionsgatter in F i g. 3 hervor, welche andeuten, ob diese jeweils einem Ruhekontakt oder einem Arbeitskontakt entsprechen. Die verschiedene Betriebsweise dieser Transmissionsgatter geht aber auch aus F i g. 6 und übrigens auch aus F i g. 3 durch die unterschiedlichen Hinweiszeichen 1 bzw. 2 hervor, welche bei denjenigen Steuerelektroden der Transmissionsgatter angegeben sind, die mit den entsprechenden Schaltungspunkten 1 bzw. 2 der mit dem Takteingang Tg verbundenen beiden Inverterstufen 1/1 und V 2 verbunden sind — der Taktimpuls wird nämlich im Inverter l/l invertiert und ist in dieser invertierten Form dem Schaltungspunkt 1 und den entsprechenden Steuerelektroden 1 der Transmissionsgatter zugeführt.In order to make the input of each stage insensitive to such signals, which this input be supplied subsequently to the storage, in which, in Figure 6 and the embodiment shown 3 each input of these steps is preceded by a transmission gate, namely, the transmission gate TM1 of the input stage K , the transmission gate TM 3 of the master stage M and the transmission gate TM5 of the slave stage 5. This transmission gate upstream of each stage is operated here in the opposite manner to the transmission gate provided within the feedback loop of the relevant stage; so z. B. the transmission gate TM3 is controlled in the conductive state when the transmission gate TMA is controlled in the non-conductive state and vice versa. This different mode of operation is based on the circuit symbols of these transmission gates in FIG. 3, which indicate whether these correspond to a normally closed contact or a normally open contact. The different modes of operation of these transmission gates can also be seen in FIG. 6 and, by the way, also from FIG. 3 by the different reference symbols 1 and 2, which are indicated for those control electrodes of the transmission gates that are connected to the corresponding circuit points 1 and 2 of the two inverter stages 1/1 and V 2 connected to the clock input Tg - namely, the clock pulse is inverted in the inverter l / l and is fed in this inverted form to the circuit point 1 and the corresponding control electrodes 1 of the transmission gates.

Der in dieser Weise invertierte Taktimpuls wird außerdem durch den Inverter U2 nochmals invertiert, so daß ein dem nichtinvertierten Taktimpuls entsprechender Steuerimpuls dem Schaltungspunkt 2 und den entsprechenden Steuerelektroden 2 der Transmissionsgatter zugeführt wird.The clock pulse inverted in this way is also inverted again by the inverter U2 , so that a control pulse corresponding to the non-inverted clock pulse is fed to the node 2 and the corresponding control electrodes 2 of the transmission gates.

Eine solche Ausbildung von speicherfähigen Stufen, in deron Rückkopplung ein Transmissionsgatter zur Steuerung der Speicherfähigkeit eingefügt ist, wobei dem Eingang der Stufe ein eine Blockierung ermöglichendes Transmissionsgatter vorgeschaltet ist, ist für sich bereits bekannt, vergleiche z. B. die genannte Druckschrift »Elektronik«, Bild 17, Abschnitt »Masterstufe«, und Bild 17, Abschnitt »Slavestufe«; auch dort werden den die Blockierung ermöglichenden vorgeschalteten Transmissionsgattern Steuerimpulse zugeführt, welche invertiert sind gegenüber den in der Rückkopplung liegenden Transmissionsgattern zugeführten Steuerimpulsen, so daß auch dort das vorgeschaltete Transmissionsgatter leitend ist, solange das in der Rückkopplung liegende Transmissionsgatter nichtleitend ist, und umgekehrt.Such a formation of storable stages in which a transmission gate is used for feedback Control of the memory capacity is inserted, with the input of the stage a blocking enabling Transmission gate is connected upstream, is already known per se, compare z. B. the said Publication »Electronics«, Figure 17, section »Master's level«, and Figure 17, section »Slave level«; even there control pulses are fed to the upstream transmission gates that enable blocking, which are inverted with respect to the transmission gates supplied in the feedback Control pulses so that the upstream transmission gate is also conductive there as long as the in the transmission gate lying of the feedback is non-conductive, and vice versa.

Wegen der besonderen Polarität der Steuerimpulse werden die in den Rückkopplungen der Stufen liegenden Transmissionsgatter jeweils so gesteuert, daß das dem Kippschaltungseingang Eg zugeführte Signal während der vor dem Taktimpuls liegenden Taktpause durch das dann leitende Transmissionsgatter TM1 der übernahmefähigen Eingangsstufe K zugeführt wird — diese Stufe ist nämlich noch nicht speicherfähig, weil das Transmissionsgatter TM 2 in deren Rückkopplung dann nocn nichtleitend ist. Durch die Vorderflanke des Taktimpulses wird das Transmissionsgatter TM2 leitend und damit die Eingangsstufe K speicherfähig. Diese Eingangsstufe speichert also das während der Vorderflanke des empfangenen Taktimpulses ihrem Eingang B zugeführte Signal: gleichzeitig geht das Transmissionsgatter TM I in den nichtleitenden Zustand über, so daß die Eingangsstufe nur das im Bereich der Vorderflanke des Taktimpulses am Kippschaltungseingang anliegende Signal speichert und ab sofort gegen weitere Beeinflussung durch am Kippschaltungseingang Eg anliegende geänderte Signale blockiert ist.Because of the special polarity of the control pulses, the transmission gates located in the feedback of the stages are each controlled in such a way that the signal fed to the flip-flop input Eg is fed through the then conductive transmission gate TM 1 to the takeover input stage K during the clock pause before the clock pulse - this stage is namely not yet storable because the transmission gate TM 2 is then non-conductive in its feedback. Due to the leading edge of the clock pulse, the transmission gate TM2 becomes conductive and thus the input stage K can be stored. This input stage saves the signal fed to its input B during the leading edge of the received clock pulse: at the same time the transmission gate TM I changes to the non-conductive state, so that the input stage only stores the signal present at the flip-flop circuit input in the area of the leading edge of the clock pulse and immediately counteracts it further influence by changed signals pending at the flip-flop input Eg is blocked.

Das Transmission »gatter TM 3 wird in gleicher Weise wie das Transmissionsgatter TM 2 betrieben. Während die Eingangsstufe K das eingespeicherte Signal speichert, wird dieses eingespeicherte Signal gleichzeitig der dann übernahmefähigen Masterstufe Müber das Gatter TM 3 zugeführt — zu diesem Zeitpunkt ist nämlich das in der Rückkopplung der Masterstufe liegende Transmissionsgatter TM 4 nichtleitend. Die Speicherung des eingespeicherten Signals in der Eingangsstufe K dauert bis zum Eintreffen der Rückflanke des Taktimpulses Ti an, vgl. Fig.2. Während der darauffolgenden Pause wird die Masterstufe M speicherfähig, und das Transmissionsgatter TM 3 blockiert den Eingang E der Masterstufe. Gleichzeitig wird das in der Eingangsstufe gespeicherte Signal gelöscht, weil das Transmissionsgatter TM2 in der Rückkopplung der Eingangsstufe K nichtleitend wird. Die Speicherung in der Masterstufe dauert bis zur darauffolgend eintreffenden Vorderflanke des nächsten Taktimpulses T2 an. vgl. F i g. 2.The transmission gate TM 3 is operated in the same way as the transmission gate TM 2 . While the input stage K stores the stored signal, this stored signal is simultaneously fed to the master stage M, which can then be taken over, via the gate TM 3 - at this point in time the transmission gate TM 4 in the feedback of the master stage is non-conductive. The storage of the stored signal in the input stage K lasts until the arrival of the trailing edge of the clock pulse Ti , see FIG. 2. During the subsequent pause, the master stage M can be stored, and the transmission gate TM 3 blocks the input E of the master stage. At the same time, the signal stored in the input stage is deleted because the transmission gate TM2 in the feedback of the input stage K becomes non-conductive. The storage in the master stage lasts until the next incoming leading edge of the next clock pulse T2 . see Fig. 2.

Im folgenden wird davon ausgegangen, daß keine Verbindung zwischen den Schaltungspunkten E und L dafür aber eine Verbindung zwischen den Schaltungspunkten Fund L besteht In diesem Falle wird das der Slavestufe vorgeschaltete Transmissionsgatter 71Vf 5 inIn the following it is assumed that there is no connection between the circuit points E and L but a connection between the circuit points Fund L. In this case, the transmission gate 71Vf 5 in front of the slave stage becomes

τοτο

gleicher Weise wie das in der Rückkopplung der Masterstufe liegende Transmissionsgatter TM4 betrieben, d. h., beide sind gleichzeitig leitend, oder beide sind gleichzeitig nichtleitend, wie durch die Hinweiszeichen bei den Steuerelektroden dieser Transmissionsgatter angegeben ist. Durch die Vorderflanke des darauffolgenden Taktimpulses T2 wird die während der Taktpause zwischen Ti und 7"2 übernahmefähige Slavestufe speicherfähig — deren in der Rückkopplung liegendes Transmissionsgatter TM 6 wird nämlich erst während des darauffolgenden Taktimpulses T2 leitend. Während der genannten Taktpause zwischen Ti und T2 wird das dann in der Masterstufe M noch gespeicherte Signal über das Transmissionsgatter TM5 den lnvertern /6 und /7 der Slavestufe 5 zugeführt. Gleichzeitig wird während der Taktpause über den Schaltungspunkt Λ/ das bis dahin noch in der Masterstufe M gespeicherte Signal bereits an den Kippschaltungsausgang Ag abgegeben. Durch die Vorderflanke des darauffolgenden Taktimpulses T?. wird das bisher in der Masterstufe M gespeicherte Signal in der Slavestufe 5 gespeichert und das Transmissionsgatter TM5 nichtleitend gemacht. Gleichzeitig wird das in der Masterstufe M bisher gespeicherte Signal gelöscht, indem das ip. der Rückkopplung der Masterstufe M angebrachte Transmissionsgatter TMA dann nichtleitend wird. Am Ausgang Ag der Kippschaltung bleibt während des Zustands des darauffolgenden Taktimpulses 7*2 das jetzt in der Slavestufe gespeicherte Signal erhalten. Ab der Rückflanke des darauffolgenden Taktimpulses T2 wird auch das in der Slavestufe 5 gespeicherte Signal gelöscht, indem das in der Rückkopplung liegende Transmissionsgatter TM6 dann nichtleitend wird. In der auf den darauffolgenden Taktimpuls T2 folgenden Taktpause wird von der Slavestufe das inzwischen über die Eingangsstufe K in die Masterstufe M eingespeicherte nachfolgende, neue Signal abgegeben, welches bereits während der Vorderflanke des darauffolgenden Taktimpulses T2 für die Dauer des darauffolgenden Taktimpulses T2 in der Eingangsstufe K gespeiche· ί war, und welches nun in der Taktpause nach dem darauffolgenden Taktimpuls Tl bereits in der Masterstufe M gespeichert ist. Zu diesem Zeitpunkt überträgt der Inverter /6 der Slavestufe das dann in der Masterstufe gespeicherte neue Signal an den Kippschaltungsausgang Ag. operated in the same way as the transmission gate TM4 , which is in the feedback of the master stage, ie both are simultaneously conductive or both are simultaneously non-conductive, as indicated by the symbols on the control electrodes of these transmission gates. By the leading edge of the following clock pulse T2, the takeover enabled during clock interval between Ti and 7 "2 Slave stage is storable - whose lying in the feedback transmission gates TM 6 becomes conductive namely only during the following clock pulse T2 during the said clock interval between Ti and T2 is the. still stored then in the master stage M signal supplied through the transmission gate TM5 the inverters / 6 and / 7 of the slave stage. 5 Simultaneously / until then stored in the master stage M signal issued already to the Kippschaltungsausgang Ag during clock interval via the node Λ The signal previously stored in the master stage M is stored in the slave stage 5 and the transmission gate TM5 is rendered non-conductive by the leading edge of the following clock pulse T ? . At the same time, the signal previously stored in the master stage M is deleted by the ip Master level M attached hte transmission gate TMA then becomes non-conductive. At the output Ag of the multivibrator, the signal now stored in the slave stage is retained during the status of the following clock pulse 7 * 2. From the trailing edge of the following clock pulse T2 , the signal stored in slave stage 5 is also deleted, in that the transmission gate TM6 in the feedback then becomes non-conductive. In the clock pause following the following clock pulse T2 , the slave stage emits the subsequent, new signal that has meanwhile been stored in the master stage M via the input stage K , which signal is already generated during the leading edge of the following clock pulse T2 for the duration of the subsequent clock pulse T2 in the input stage K. gespeiche · ί was, and which is now stored in the clock pause after the next clock pulse Tl already in the master stage M. At this point in time, the inverter / 6 of the slave stage transmits the new signal then stored in the master stage to the multivibrator output Ag.

Durch die bei den Eingängen Eg und Tg gezeigten Dioden D 1, D2, D3, D4 ist symbolisch angedeutet, daß insbesondere bei diesen Eingängen zum Schütze der FETs der Kippschaltung jeweils noch begrenzende Schutzschaltungen vorgesehen sein können — solche Schutzschaltungen sind ausführlicher z. B. in der genannten Druckschrift »Elektronik«, Bild 10, und in der zugehörigen Beschreibung angegeben. Derartige Schutzschaltungen für die Steuerelektroden des FETs sind dem mit der MOS-Technik vertrauten Fachmann geläufig, so daß es sich erübrigt, hier näher darauf einzugehen.The diodes D 1, D 2, D 3, D4 shown at the inputs Eg and Tg symbolically indicate that, in particular at these inputs to protect the FETs of the flip-flop circuit, limiting protective circuits can be provided. B. in the mentioned publication "Electronics", Figure 10, and specified in the associated description. Such protective circuits for the control electrodes of the FET are familiar to those skilled in the art who are familiar with MOS technology, so that there is no need to go into more detail here.

Am Eingang Eg der erfindungsgemäßen Kippschaltung kann ein Inverter bzw. eine Verstärkerstufe /1 vorgesehen sein, vgl. Fig.3 und 6, welcher die Amplitude und auch die Form des Eingangssignals regeneriert und damit den Betrieb der Kippschaltung noch zuverlässiger macht Außerdem kann am Kippschaltungsausgang Ag tine Verstärkerstufe vorgesehen sein, vgl. den als Verstärkerstufe dienenden Inverter in F i g. 3 und 6 zwischen den Schaltungspunkten N und Eg at the input of the multivibrator according to the invention, an inverter and an amplifier stage / 1 may be provided, cf. Figure 3 and regenerates 6, wherein the amplitude and the shape of the input signal, thus making the operation of the flip-flop circuit more reliably In addition, the Ag Kippschaltungsausgang An amplifier stage can be provided, see the inverter serving as an amplifier stage in FIG. 3 and 6 between the switching points N and

Ag. Diese Verstärkerstufe verhindert störende Rückwirkungen, welche sonst vom am Kippschaltungsausgang Ag angeschlossenen Netzwerk NW, vgl. Fig. I, über den Kippschaltungsausgang Ag auf die Slavestufe S wirken könnten. > Ag. This amplifier stage prevents disturbing repercussions which might otherwise act on the connected at Kippschaltungsausgang Ag network NW. See Fig. I, on the Kippschaltungsausgang Ag on the slave stage S. >

Wenn bei dem in Fig. 3 und 6 gezeigten Ausführungsbeispiel entweder nur die durch den Inverter /t gebildete Verstärkerstufe beim Kippschaltungseingang Eg oder nur d'c durch einen Inverter /8 gebildete Verstärkerstufe beim Kippschaltungsausgang Ag, aber ι ο nicht beide gleichzeitig vorgesehen sind, dann hat das dem Kippschaltungseingang Eg zugeführte Signal hier die gleiche Polarität wie das verzögert am Kippschaltungsausgang Ag abgegebene Signal. Sind jedoch beide Inverter gleichzeitig vorgesehen, dann ist die genannte ι > Polarität entgegengesetzt, es sei denn, daß einer der beiden Inverter durch eine nicht invertierende Verstärkeranordnung ersetzt wird oder wenn die im folgenden Absatz betriebene besondere Maßnahme vorgesehen ist. _>oIf in the embodiment shown in Fig. 3 and 6 either only the amplifier stage formed by the inverter / t at the trigger circuit input Eg or only d'c formed by an inverter / 8 amplifier stage at the trigger circuit output Ag, but not both are provided at the same time, then the signal fed to the multivibrator input Eg has the same polarity as the delayed signal output at the multivibrator output Ag. If, however, both inverters are provided at the same time, then the mentioned polarity is opposite, unless one of the two inverters is replaced by a non-inverting amplifier arrangement or if the special measure operated in the following paragraph is provided. _> o

Eine Änderung der Polarität des Ausgangssignals kann nämlich auch auf andere Weise als durch den genannten Ersatz des Inverters durch eine nicht invertierende Verstärkeranordnung erreicht werden. Hierzu kann ζ. Γ; der Eingang eines vorgeschalteten Transmissionsgatters, etwa der Eingang L des vorgeschalteten Trar.smissionsgatters TM5, jeweils mit einem solchen Schaltungspunkt der vorhergehenden Stufe, hier also der vorhergehenden Masterstufe M, verbunden werden, an welchem das gespeicherte Signal in invertierter Form vorliegt. So kann durch eine Verbindung zwischen den Schaltungspunkten UE und Beseitigung der Verbindung zwischen den Schaltungspunkten UF erreicht werden, daß das am Slavestufeneingang /-/von der Masterstufe M empfangene Signal in invertierter Form empfangen wird. Das gleiche kann erreicht werden, wenn statt der Verbindung zwischen den Schaltungspunkten UF z. B. eine Verbindung zwischen den Schaltungspunkten UC vorgesehen wird. Das gleiche hätte auch erreicht werden können, indem z. B. der Eingang E der Masterstufe M über das vorgeschaltete Transmissionsgatter TM3 statt mit dem Schaltungspunkt Cmit dem Schaltungspunkt Soder D verbunden wird.A change in the polarity of the output signal can namely also be achieved in other ways than by replacing the inverter with a non-inverting amplifier arrangement. To do this, ζ. Γ; the input of an upstream transmission gate, such as the input L of the upstream Trar.smissionsgatters TM5, can be connected to such a circuit point of the previous stage, here the previous master stage M , at which the stored signal is present in inverted form. Thus, through a connection between the switching points UE and the elimination of the connection between the switching points UF , the signal received at the slave stage input / - / from the master stage M is received in inverted form. The same can be achieved if instead of the connection between the circuit points UF z. B. a connection between the switching points UC is provided. The same could have been achieved by e.g. B. the input E of the master stage M is connected to the switching point S or D via the upstream transmission gate TM3 instead of the switching point C.

Hierzu 2 Blatt ZeichnungenFor this purpose 2 sheets of drawings

Claims

Patent claims:

1. Clock-controlled master-slave Kjppscbaltung with two series-connected, controlled by different clock phases, the signal successively storing flip-flop storage stages, namely with a master stage and a slave stage, each of which can only be stored during part of the clock period, during the rest of the clock period but are able to take over a signal, whereby the flip-flop is designed so that its input stage stores the signal present at the flip-flop input at that point in time in the area of an edge of the clock pulse and is then immediately blocked against further influence by signals pending at the flip-flop input, and its slave stage only emits the stored signal to the flip-flop output for a period of one clock pulse period from the clock trailing edge, and thereby stores the signal accepted by the master stage for the duration of the subsequent clock pulse, in particular for a telephony switching system characterized in that it contains an additional storage stage controlled by the same clock phase as the slave stage as an input stage (K) before the master stage (M) ,
that this input stage (K) stores the signal present in the area of the leading edge at the flip-flop input (Eg ) during the clock pulse duration (1,2) and is then immediately blocked against further influence by signals present at the flip-flop input

that the master stage receives the signal received from the input stage from the clock trailing edge at the latest saves,

that the input stage (K) like the slave stage (S) stores its signal during the clock pulse duration and is capable of accepting a signal during the clock pulse pause and

that the master stage (M) stores its signal during the clock pulse pause and is capable of accepting a signal during the clock pulse duration.

2. flip-flop circuit according to claim 1, characterized in that it with the help of complementary MOS components is constructed (Fig. 6).

3. flip-flop circuit according to claim 1 or 2, characterized in that its three stages, namely the input stage (K), the master stage (M) and the slave stage (S) each have a similar structure (Fig. 6).

4. Toggle circuit according to one of the preceding claims, characterized in that the slave stage output (N) is followed by an amplifier stage (N-Ag) (F i g. 6).

5. flip-flop circuit according to one of the preceding claims, characterized in that it is provided several times in an extended network (NW \ n Fi g. 1) to be controlled synchronously by clock pulses, in which the clock pulses (T) and / or the signals transit times or have settling times which correspond approximately to the respective duration of the clock pulses ("^.