DE2237579A1

DE2237579A1 - CLOCK CONTROLLED MASTER-SLAVE TOGGLE SHIFT

Info

Publication number: DE2237579A1
Application number: DE19722237579
Authority: DE
Inventors: Werner Dipl Ing Hoehne
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1972-07-31
Filing date: 1972-07-31
Publication date: 1974-02-21
Also published as: DE2237579B2; DE2237579C3

Description

Taktgesteuerte Master-Slave-Kippschaltung Die Erfindung betrifft eine taktgesteuerte I,laster-Slave-Kippschaltung, die allgemein eingesetzt werden kann und sich in besonderem Maße für die Verwendung in sehr ausgedehten Netzwerken mit hohen Laufzeiten und hohen Einschwingzeiten, z.B. in Fernsprech-Vermittlungssystemen, eignet.Clock controlled master-slave flip-flop The invention relates to a clock-controlled I, load-slave flip-flop that can be used in general and is particularly suitable for use in very extensive networks long transit times and long settling times, e.g. in telephone switching systems, suitable.

Es sind bereits taktgesteuerte Master-Slave-Kippschaltunggen bekannt, vgl. elektronische Rechenanlagen 10 (1968, Heft 1, Seite 34 - 40, sowie Der Elektroniker" 1967, Nr.2, Seite 109 bis 112. Solche Master-Slave-Kippechaltungen sind normalerweise taktzustandgesteuert, d.h. die beiden Stufen dieser Kippschaltung werden durch die Zustände des Taktimpulses bzw.There are already clock-controlled master-slave flip-flops known, cf. electronic computing systems 10 (1968, issue 1, pages 34 - 40, as well as Der Elektronikiker " 1967, no.2, pages 109 to 112. Such master-slave flip-flops are normally clock state controlled, i.e. the two stages of this flip-flop are controlled by the States of the clock pulse or

der Taktpause, jedoch nicht durch die Taktflanken.gesteuert.the clock pause, but not controlled by the clock edges.

So übernimmt normalerweise die Masterstufe während der Dauer des Taktimpulses das Eingangssignal und speichert schließlich das am Ende der Taktimpuls-Zustandsdauer am Kippschaltungseingang anliegende Signal für die Dauer der Taktpause. Die Slavestufe überträgt während der Taktpause das in der Masterstufe taktgespeicherte Signal von der Masterstufe zum Kippschaltungsausgang. Erst am Ende der Taktpause, nämlich während des Zustandes des darauffolgenden Taktimpulses, speichert die Slavestufe das bisher in der Masterstufe gespeicherte Signal, wobei aie Siavestufe während des Dauerzustandes dieses darauffolgenden Taktimpulses das nun in ihr selbst gespeicherte Signal an den Kippschaltungsausgang weiterhin abgibt.Normally the master stage takes over for the duration of the clock pulse the input signal and finally stores that at the end of the clock pulse state duration Signal present at the multivibrator input for the duration of the clock pause. The slave level transmits the clock-stored signal from in the master stage during the clock pause the master stage to the multivibrator output. Only at the end of the pause, namely during the status of the next clock pulse, the slave stage saves it so far Signal stored in the master stage, with aie slave stage during the steady state this subsequent clock pulse to the signal now stored in itself continues to issue the toggle switch output.

Während des Dauerzustandes desselben darauffolgenden Taktimpulses empfängt die Masterstufe bereits das am Kippschaltungseingang nunmehr anliegende neue Signal. Die Slavestufe gibt also ab der TaktiipulsrUckflanke für die Dauer einer Taktimpulsperiode das zunächst in der Masterstufe .5 chließlich aber in ihr selbst gespeicherte 8ignal an den Klppschaltungsausgang ab.During the steady state of the same subsequent clock pulse the master stage already receives what is now present at the toggle switch input new signal. The slave level therefore gives from the clock pulse trailing edge for the duration of a clock pulse period this initially in the master level .5 finally but the 8 signal stored in it itself is sent to the clapper output.

Solche Master-Slave-Kippachaltungen haben jedoch den häufig störenden Nachteil, daß sie bei Verwendung in ausgedehnten Netzwerken Störungen aufweisen. Insbesondere wegen der zeit-1 ich unterschiedlichen Zuführung der Taktimpulse zu einzelnen Kippschaltungen eines ausgedehnten Netzwerkes infolge der Toleranzen der Taktverteilschaltungen kßnn es vorkommen, daß das in der Masterstufe jeweils zu speichernde Signal in bezug auf den jeweils empfangenen Taktimpuls verfrüht oder verspätet empfangen wird.However, such master-slave toggle circuits often have the disruptive one Disadvantage that they have interference when used in extensive networks. In particular because of the time-1 I different supply of the clock pulses to individual trigger circuits of an extensive network due to the tolerances of the Clock distribution circuits, it can happen that this happens in the master stage storing signal with respect to the respective received clock pulse or premature received late.

Zur Vermeidung dieses Nachteils wurde in der DPS 2 000 607 eine taktgesteuerte Master-Slave-Kippschaltung vorgeschlagen, deren Masterstufe während der Dauer eines ersten Abschnittes der Dauer des Zustandes des Taktimpulses das am Kippschaltungseingang anliegende Signal speichert und dann ab sofort gegen weitere Beeinflussungen durch am Kippschaltungseingang anliegende geänderte Signale blockiert wird. Die Slavestufe gibt dort erst ab der Taktrückflanke das gespeicherte Signal an den Kippschaltungsausgang für eine Zeitspanne einer Taktimpulsperiode ab. In dieser Kippschaltung ist also eine gewisse Speicherzeit zwischen Beginn der Blockierung der Sasterstufe und dem Beginn der Abgabe des gespeicherten Signals am Kippechaltungsausgang vorgesehen, wodurch die genannten Störungen weitgehend vermieden werden können.To avoid this disadvantage, DPS 2 000 607 has a clock-controlled one Master-slave flip-flop circuit proposed, the master stage for the duration of a first section of the duration of the state of the clock pulse that at the flip-flop input saves the signal that is present and then immediately protects against further influences changed signals present at the multivibrator input are blocked. The slave level only sends the stored signal to the trigger circuit output from the clock trailing edge for a period of one clock pulse period. So in this toggle switch is a certain storage time between the beginning of the blocking of the master stage and the The start of the delivery of the stored signal is provided at the toggle circuit output, whereby the mentioned disturbances can largely be avoided.

Daneben sind noch weitere sogenannte Msster-Slave-Kippschaltungen bekannt geworden, welche bereits im Bereich der Vorderflanke des Taktimpulses das dann am Kippschaltungaeingang anliegende Signal speichern, wobei dann ab sofort die Eingangsstufe gegen weitere Beeinflussung durch am Kippschaltungseingang anliegende Signale blockiert ist. Diese Kippschaltungen sind in den Druckschriften Texas Instruments, Circiut Types SN 54110/SN 74110, Juli 1970, beschrieben. Diese Kippschaltungen enthalten nicht nur zwei, sondern mehr als zwei Flip-Flop-Stufen jeweils unterschidelichen Aufbaues, wobei die Zusammenschaltung dieser verschiedenen Flip-Flop-Stufen gemäß dem in diesen Beschreibungen angegebenen Schaltbild recht kompliziert ist. Die Beschreibung dieser Kippschaltungen enthält zwar noch die Angabe, daß es sich hier um Master-Slave-KippschaltunÆesl handeln würde, was jedoch im Hinblick auf die recht verwickelte Punktion der verschiedenen vorgesehenen Flip-Flop-Stufen an sich nur mit Vorbehalt gesagt werden kann.There are also other so-called Msster slave flip-flops became known, which already in the area of the leading edge of the clock pulse then save the signal present at the flip-flop input, with immediate effect the input stage against further influence by those present at the flip-flop input Signals is blocked. These flip-flops are in the pamphlets Texas Instruments, Circiut Types SN 54110 / SN 74110, July 1970. These Flip-flop circuits contain not only two, but more than two flip-flop stages each different structure, whereby the interconnection of these different Flip-flop stages according to the circuit diagram given in these descriptions is complicated. The description of these flip-flops still contains the information that this would be a master-slave toggle switch, but what in view on the rather intricate puncture of the various intended flip-flop stages can only be said with reservation.

Die Erfindung löst die Aufgabe, eine taktgesteuerte I;:asi<r-Slave-Kippschaltung zu entwickeln, welche einerseits betriebssicher gegen die genannten Störungen ist, indem sie sogar bereits während der Taktimpulsvorderflanke das dann an Kippschaltungseingang anliegende Signal speic'nert, wobei dann ab sofort eine Blockierung ausgelöst wird, und welche andererseits aber einen relativ einfachen Aufbau unter Beibehaltung der sonst für taktzustandsgesteuerte, störungsempfindliche Master-Slave-Kippschaltungen üblichen Funktionen der Masterstufe und Slavestufe aufweist.The invention solves the problem of a clock-controlled I;: asi <r slave flip-flop to develop which, on the one hand, is operationally reliable against the aforementioned faults, in that they are already connected to the flip-flop input during the leading edge of the clock pulse stores the pending signal, whereby a blockage is triggered immediately, and which, on the other hand, have a relatively simple structure while maintaining the otherwise for clock state-controlled, interference-sensitive master-slave trigger circuits has the usual functions of the master level and slave level.

Die Erfindung geht von einer taktgetseuerten Master-Slave-Kippschaltung aus, deren Eingangsszufe im Bereich der Vorderflanke des Taktimpulses das dann aia kippschaltungseingang anliegende Signal speichert und dann ab sofort gegen weitere Beeinflussung durch am Kippschaltungseingang anliegende Si-Gie blockiert ist, und deren Slavestufe erst ab Taktrückflanke das gespeichert Signal an den Kippschaltungsausgang für eine Zeitspanne einer Taktimpulsperiode abgibt. Die erfindungsgemäße Kippschaltung ist dadurch gekennzeichnet, daß die Kombination einer taktgesteuerten Eingangsstufe, einer taktgesteuerten Masterstufe und einer taktgesteuerten Slavestufe vorgesehen ist und daß die Masterstufe, welche der Eingangsstufe nachgeschaltet ist, das in der Eingangsstufe gespeicherte Signal ab der Taktrückflanke endgültig speichert und daß die Masterstufe gleichzeitig das gespeicherte Signal an die Slavestufe welche ab der Vorderflanke des darauffolgenden Taktimpulses das in der Master stufe gespeicherte Signal endgültig speichert, abgibt.The invention is based on a clock-controlled master-slave flip-flop circuit from whose input supply in the area of the leading edge of the clock pulse the then aia flip-flop input saves the signal present and then immediately against others Influence by Si-Gie applied to the flip-flop input is blocked, and whose slave stage only sends the stored signal to the trigger circuit output from the clock trailing edge for a period of one clock pulse period. The flip-flop circuit according to the invention is characterized in that the combination of a clock-controlled input stage, a clock-controlled master stage and a clock-controlled slave stage are provided and that the master level, which is connected downstream of the input level, is the in signal stored in the input stage from the clock's trailing edge finally stores and that the master stage simultaneously sends the stored signal to the slave stage which from the leading edge of the following clock pulse that stage in the master finally saves the stored signal.

Auch die erfindungsgemäße Kippschaltung enthält also mehr als zwei Stufen, nämlich die Eingangsstufe, die Masterstufe und die Slavetufe, weswegen für die erfindungsgemäße Kippschaltung auch die Bezeichnung King-Master-Slave-Kippschaitung vorgesehen wurde. Die T*Iaster.stufe und die Slavestufe der erfindungsgemäßen Kippschaltung welsen dabei die gleiche Funktion auf wie die gleichen Stufen bei den gewdhnlichen, störungsempfind lichen Master-S lave-Kippschaitungen, so dap vorteilhafterweise die erfindungsgemäße Kippschaltung sogar durch die Reihenschaltung einer durch die Taktimpulsvorderflanke taktflankengesteuerte, speicherfähige Eingangsstufe und durch eine gewöhnliche Master-Slave-Kippschaltung hergestellt werden kann. Da der Aufbau der Masterstufe und der Slavestufe der erfindungsgemäßen Kippschaltung somit sehr einfach sein kann, insbesondere wenige Bauteile aufweisen kann, und da die Eingangsstufe der erfindungsgemäßen Kippschaltung, wie noch insbesondere anhand von Fig. 6 gezeigt werden wird, einen sehr ähnlichen Aufbau wie die Slavestufe aufweisen kann, ist insgesamt der Aufbau der erfindungsgemäßen MAster-Slave-Kippschaltung recht unkompliziert. Es wird noch gezeigt werden, daß sogar die Eingangsstufe, die Masterstufe und die Slavestufe mitunter jeweils einen weitgehend identischen Aufbau aufweisen können.The flip-flop circuit according to the invention also contains more than two Levels, namely the entry level, the master level and the slave level, which is why for the flip-flop circuit according to the invention is also called King-Master-Slave-Kippschaitung was provided. The T * master stage and the slave stage of the flip-flop circuit according to the invention they have the same function as the same levels in the ordinary, fault-sensitive master-slave toggle switches, so dap advantageously the flip-flop according to the invention even by the series connection of one through the Clock pulse leading edge clock edge controlled, storable input stage and through an ordinary master-slave flip-flop can be made. Since the construction the master stage and the slave stage of the flip-flop circuit according to the invention thus very much can be simple, in particular can have few components, and since the input stage of the flip-flop circuit according to the invention, as shown in particular with reference to FIG. 6 will have a structure very similar to that of the slave stage overall, the structure of the master-slave flip-flop circuit according to the invention is quite uncomplicated. It will be shown that even the entry level, the master level and the Slave stage can sometimes each have a largely identical structure.

Die Erfindung wird anhand der Fig. 1 bis 6 näher erläutert, wobei Fig. 1 ein ausgedehntes Netzwerk mit mehreren Master-Slave-Kippschaltungen, Fig. 2 und 3 zwei Ausführungsbeispiele der Erfindung Fig. 4 und 5 Angaben über in Fig. 3 verwendete, besondere Symbole, und Fig. 6 eine spezielle Ausgestaltung des in Fig. 3 gezeigten Ausführungsbeispieles zeigen.The invention is explained in more detail with reference to FIGS. 1 to 6, wherein 1 shows an extensive network with several master-slave flip-flops, Fig. 2 and 3 two exemplary embodiments of the invention, FIGS. 4 and 5, information about in FIG. 3 used, special symbols, and FIG. 6 a special embodiment of the in Fig. 3 show the embodiment shown.

F 1 zeigt mehrere taktgesteuerte Master-Slave-Kippschaltungen MS1...MSn+l, welche in einem ausgedehnten Netzwerk NW vorgesehen sind. Die Taktimpulse T werden über die Taktleitungen TL den Taktimpulseingängen der verschiedenen Kippschaltungen zugeführt. Die Kippschaltungseingänge und Kippschaltungsausgänge sind hier zumindest teilweise miteinander rückgekoppelt, wie durch das Gatter G und durch die Verbindungen zwischen dem Kippschaltungsausgang der Kippschaltung 1451 mit dem Kippschaltungseingang der Kippschaltung MSn und dem Kippschaltungsausgang von MSn mit dem Kippschaltungseingang Min+1 angedeutet ist. Gleichzeitig ist in Fig. 1 angedeutet, daß noch eine Vielzahl weiterer solcher Kippschaltungen in diesen ausgedehnten Netzwerken NW vorgesehen sein können.F 1 shows several clock-controlled master-slave flip-flops MS1 ... MSn + 1, which are provided in an extensive network NW. The clock pulses T are the clock pulse inputs of the various flip-flops via the clock lines TL fed. The trigger circuit inputs and trigger circuit outputs are here at least partially fed back to each other, such as through the gate G and through the connections between the trigger circuit output of trigger circuit 1451 and the trigger circuit input the trigger circuit MSn and the trigger circuit output of MSn with the trigger circuit input Min + 1 is indicated. At the same time it is indicated in Fig. 1 that a large number further such flip-flops are provided in these extensive networks NW could be.

Beim Taktimpuls T soll an jedem Kippschaltungsausgang ein Signal erzeugt werden, das erst während eines darauffolgenden Taktimpulses T von der Eingangsstufe anderer Kippschaltungen weiterverarbeitet werden soll. Wegen der Ausgedehntheit des Netzwerkes Bi weisen jedoch die Taktimpulse Verzerrungen auf, nämlich insbesondere wegen ihrer relativ hohen Laufzeiten im Netzwerk NW und zusätzlich oft auch mehr oder weniger durch Einschwingzeiten des Netzwerkes NW, besonders, wenn das Netzwerk Reaktanzeigenschaften mit einer komplizierten Frequenzabhängigkeit aufweist. Weitere Verzerrungen der Taktimpulse können durch Nebensprecherscheinungen hervorgerufen sein.With the clock pulse T, a signal should be generated at each trigger circuit output be that only during a subsequent clock pulse T from the input stage other flip-flops are to be processed further. Because of the expanse of the network Bi, however, the clock pulses have distortions, namely in particular because of their relatively long runtimes in the network NW and often more or less by settling times of the network NW, especially if the network Has reactance properties with a complicated frequency dependence. Further Distortion of the clock pulses can be caused by crosstalk phenomena be.

Die verschiedenen im Netzwerk vorgesehenen, miteinader zurückgekoppelten Rippschaltungen können jedoch nur dann ausreichend synchron durch die Taktimpulse T gesteuert werden, wenn die Verzerrungen der Taktimpulse T kompensiert oder sonst wie unschädlich gemacht werden, um die eingangs genannten Störungen zu vermeiden. Diese Störungen sind beim erfindungsgemäßen Gegenstand dadurch vermieden, daß die jeweils betroffene, erfindungagemäße Master-Slave-Kippschaltung nur im Bereich der Vorderflanke des jeweils von ihr empfangenen Taktimpulses das dann am Kippschaltungseingang anliegende Signal speichert, wobei dann ab sofort die Eingangsstufe gegen weitere Beeinflussung durch am Kippschaltungseingang anliegende, geänderte Signale blockiert wird.The different ones provided in the network and coupled back to one another However, rip circuits can only be sufficiently synchronized by the clock pulses T can be controlled if the distortion of the clock pulses T is compensated or otherwise how to be rendered harmless in order to avoid the disturbances mentioned at the beginning. These disturbances are avoided in the subject matter of the invention in that the each affected master-slave flip-flop circuit according to the invention only in the area of the The leading edge of the clock pulse received by it then at the flip-flop input saves pending signal, with the input stage then immediately against others Influence by changed signals present at the multivibrator input blocked will.

Die Vorderflanke des von der betreffenden Kippschaltung empfangen Taktimpulses kann dabei zu einem anderen Zeitpunkt auftreten, als die Vorderflanke des originalen, vom Taktimpulsgenerator abgegebenen Taktimpulses T. Die von der betreffenden Kippschaltung, z.B. MS1, empfangene Vorderfianke des von dieser Kippschaltung empfangenen Taktimpulses kann auch zu einem anderen Zeitpunkt auftreten als die Vorderflanke des von einer anderen Kippschaltung, z.B. i4Sn, empfangenen Taktimpulses, da die Taktimpulse auf der T.tleitung TL verschiedene Laufzeiten aufweisen und durch die Taktimpursverstarker untersshiedlich verzögert sind. Die erfindungsgemäßen Kippschaltungen geben erst ab der Rückflanke des jeweils von ihnen individuell empfangenen Taktimpulses das in ihnen gespeicherte Signal am Kippschaltungsausgang wieder ab, jedoch nicht vorher, so daß während der Dauer der Taktimpulse trotz der Laufzeit der TaktiD l£e und der Signale die genannten Störungen so weitgehend vermieden werden können, daß selbst sehr auagedehnte Netzwerke NDt mit hohen Taktimpulsfrequenzen noch auareichend synchron gesteuert werden können.The leading edge of the received from the flip-flop in question The clock pulse can occur at a different point in time than the leading edge of the original clock pulse T emitted by the clock pulse generator relevant flip-flop, e.g. MS1, received front edge of this flip-flop received clock pulse can also occur at a different time than the Leading edge of the clock pulse received from another trigger circuit, e.g. i4Sn, because the clock pulses on the T.tleitung TL have different transit times and through the clock pulse amplifiers are delayed differently. The flip-flops according to the invention only emit from the trailing edge of the clock pulse they individually received the signal stored in them at the trigger circuit output again, but not beforehand, so that during the duration of the clock pulses despite the running time of the TaktiD l £ e and the signals said interference can be avoided to such an extent that Even very extended networks NDt with high clock pulse frequencies are still sufficient can be controlled synchronously.

Die erfindungsgemäßen Kippschaltungen weisen dabei einen verhaltnismäßig einfachen Aufbau auf, wie anhand von Ausführungsbeispielen gezeigt wird. So zeigt Pig. 2 ein solches Ausführungsbeispiel mit einer Eingangsstufe K, auch genannt Kingstufe. Ihr nachgeschaltet ist die Masterstufe M und die Slavestufe S. Am Kippschaltungseingang Eg wird das jeweils während der Taktimpulsvorderflanke anliegende Signal aufgenommen und in der Eingangsstufe sofort gespeichert, wie durch den unterhalb der Eingangsstufe gezeigten Pfeil am Taktimpuls T1 angedeutet ist.The flip-flops according to the invention have a proportional simple structure, as shown by means of exemplary embodiments. So shows Pig. 2 such an embodiment with an input stage K, also called a King stage. Downstream of this is the master stage M and the slave stage S. At the toggle switch input Eg the signal present during the clock pulse leading edge is recorded and stored in the input stage immediately, as by the one below the input stage arrow shown is indicated at the clock pulse T1.

Die Nasterstufe N speichert das in der Eingangsstufe K gespeicherte Signal endgültig erst ab Beginn der Takipause, wie durch den Pfeil an der Rückflanke des unterhalb der Masterstufe M angedeuteten Taktimpulses T1 angedeutet ist.The Naster stage N stores the stored in the input stage K. Signal only from the beginning of the taki pause, as indicated by the arrow on the trailing edge of the clock pulse T1 indicated below the master stage M is indicated.

Die Masterstufe kann dabei ohne weiteres taktzustandsgesteuert sLn wie bei gewöhnlichen, störungsempfindlichen Master-Slave-Kippschaltungen. Eine solche Masterstufe M im erfindungsgemäßcn Ausführungsbeispiel kann bereits kurz nach der Vorderflanke des Taktimpulses T1 von dem in der Eingangsstufe gespeicherten Signal beeinflußt sein, indem sie bereits dann das in der Eingangsstufe gespeicherte Signal empfängt ie durch den in Klammern gesetzten Pfeil an dem unterhalb der Masterstufe M angedeuteten Taktimpuls T1 agedeutet ist. kuch bei dieser taktzustandsgesteuerten Masterstufe wird schließlich der bei der Taktrückflanke des Taktimpulses T1 am Eingang der Naterstufe anliegende Signal im Master endgültig gespeichert. Da dieses schließlich in der Masterstufe gespeicherte Signal hier jedoch identisch mit dem in der Eingangastufe K schon ab Taktvorderflanke gespeicherten Signal ist, da sich das in der Eingangsstufe gespeicherte Signal wegen der Blockierung der Eingangsstufe nicht geändert hat, kann ohne Schaden die Masterstufe M der erfindungsgemäßen Kippschaltung wahlweise taktzustandsgesteuert oder durch die Rückflanke des Taktimpulses T1 taktflankengesteuert sein, ohne die Wirkung der'erfindungsgemäßen Kippschaltung zu beeinträchtigen.The master stage can easily be controlled by the clock state as with normal, interference-sensitive master-slave trigger circuits. Such Master stage M in the exemplary embodiment according to the invention can already shortly after Leading edge of the clock pulse T1 from the signal stored in the input stage be influenced by already then the signal stored in the input stage he receives through the arrow in brackets on the one below the master's level M indicated clock pulse T1 is indicated. kuch with this clock state-controlled The master stage finally becomes the one on the clock trailing edge of the clock pulse T1 at the input The signal present at the master level is finally saved in the master. Because this after all However, the signal stored in the master stage is identical to that in the input stage K is already stored from the leading edge of the clock, since this is in the input stage has not changed the stored signal due to the blocking of the input stage, the master stage M of the flip-flop circuit according to the invention can optionally without damage Clock status controlled or clock edge controlled by the trailing edge of the clock pulse T1 without impairing the effect of the flip-flop circuit according to the invention.

Die Slavestufe S der erfindungsgemäßen Kippschaltung überträgt zwar wie die Slavestufe der gewöhnlichen, störungsempfindlichen Master-Slate-Kippschaltungen bereits während der Taktpause das in der Masterstufe M gespeicherte Signal an den Kippschaltungsausgang Ag. Die Slavestufe S speichert aber wie die Slavestufe gewöhnlicher, störungsempfindlicher Master-Slave-Kippschaltungen das vorher in der Masterstufe M gespeicherte Signal endgültig während der Dauer des darauffolgenden Taktimpulses T2, wie in Fig. 2 unterhalb der Slavestufe S durch den Pfeil angedeutet ist. Durch den unterhalb der Slavestufe S in Klammern gesetzten Pfeil ist angedeutet, daß die Slavestufe bereits ab der Rückflanke des Taktimpulses T1 das in der Masterstufe gespeicherte Signal an den Kippschaltungsausgang Ag abgibt. -Uu die Fig. 2 möglichst übersichtlich zu gestalten, wurden dem Fachmann geläufige Maßnahmen nicht detailliert in ihr angegeben, wie z.B. eine Inverterstufe, welche Taktimpulse mit der teilweise erforderlichen invertierten Polarität erzeugt.The slave stage S of the flip-flop circuit according to the invention transmits like the slave stage of the usual, interference-sensitive master-slate flip-flops the signal stored in the master stage M to the Toggle circuit output Ag. The slave level S stores like the slave level more usually, interference-sensitive master-slave trigger circuits that previously in the master stage M stored signal for the duration of the next clock pulse T2, as indicated in Fig. 2 below the slave stage S by the arrow. By the arrow in brackets below the slave stage S indicates that the Slave stage already from the trailing edge of the clock pulse T1 in the master stage outputs stored signal to the multivibrator output Ag. -Uu the Fig. 2 if possible To make it clear, measures familiar to those skilled in the art were not detailed specified in it, such as an inverter stage, which clock pulses with the partial required inverted polarity generated.

In Fig. 3 wird ein Ausführungsbeispiel der Erfindung gezeiet, welches eine schematische Darstellung des in Fig. 6 detailliert wiedergegebenen Ausführungsbeispiels darstellt, was insbesondere durch Vergleich der Hinweiszeichen in diesen beiden Figuren erkennbar ist. Dabei ist das in Fig. 3 gezeigte Ausführungsbeispiel eine besondere Ausgestaltung des in Fig. 2 schematischangegebenen Ausführungsbeispiels. Die Fig. 4 und 5 dienen nur zur Erlätterung von in Fig. 3 verwendeten Schaltzeichen, welche Transimissionsgattern entsprechen, wie noch beschrieben werden wird.In Fig. 3, an embodiment of the invention is shown, which a schematic representation of the embodiment shown in detail in FIG represents what in particular by comparing the indicators in these two Figures is recognizable. The embodiment shown in Fig. 3 is a particular embodiment of the embodiment shown schematically in FIG. 4 and 5 only serve to explain the circuit symbols used in FIG. 3, which transmission gates correspond, as will be described later.

Das in Fig. 6 gezeigte Ausführungsbeispiel der Erfindung ist mit Hilfe von komplementären MOS-Bauteilen aufgebaut. Die Verwendung komplementärer MOS-Bauteile insbesondere für integrierte Bausteine ist für sich- bekannt, vergleiche z.B. die Druckschriften Elektronik 1971,-Heft 4,-Seite 111 - 116, ferner Proc.IEEE, .55 (1967), Seite 1121 - 1122, sowie RCA, Integrated Circuits Application Note ICAN-5593. Wie zum Beispiel aus der genannten Druckschrift Elektronik, Bild 3 hervorgeht, kann man in dieser Technik Inverter herstellen, welche beim erfindungsgemässen Ausführungsbeispiel, Fig. 6, z.B. zwischen den Schaltungspunkten SE/A,B/C-, C/D,E/F,F/G,H/N, NIAg, ferner zifischen-dem Takteingang Tg und dem Schaltungspv.nAt 1, sowie zwischen dem Schaltungspunkt 1 und 2 vorgesehen sein kann; in Fig. 3 wurden diese in Fig. 6 gezeigten Inverter daher durch ein einfacheres Invertersymbol ersetzt unter Beibehaltung der Hinweiszeichen für die Schaltungspunkte. Diese aus komplementären MOS-Bauteilen bestehenden Inverter enthalten im wesentlichen jeweils zwei eine isolierte Steuerelektrode aufweisende MOS-FETs, wobei diese FETs, also Transistoren, wegen der impulsförmigen Betriebsweise hier auch als gesteuerte Widerstände aufgefasst werden könnten, welche zwischen einem hochohmigen Zustand- und einem niederohmigen Zustand gesteuert werden können.The embodiment of the invention shown in Fig. 6 is with the aid constructed from complementary MOS components. The use of complementary MOS components especially for integrated modules is known per se, compare e.g. Publications Electronics 1971, -Heft 4, -Page 111 - 116, also Proc.IEEE, .55 (1967), Pages 1121 - 1122, as well as RCA, Integrated Circuits Application Note ICAN-5593. As for example, from the aforementioned electronic publication, Figure 3, can one manufacture inverters in this technique, which in the exemplary embodiment according to the invention, Fig. 6, e.g. between the switching points SE / A, B / C-, C / D, E / F, F / G, H / N, NIAg, furthermore Zifischen-the clock input Tg and the Schaltungspv.nAt 1, as well as between the switching point 1 and 2 can be provided; in FIG. 3, these became inverters shown in FIG therefore replaced by a simpler inverter symbol while retaining the reference symbols for the switching points. These inverters made up of complementary MOS components essentially contain two each having an insulated control electrode MOS-FETs, these FETs, i.e. transistors, because of the pulsed mode of operation here could also be understood as controlled resistances, which between a high-resistance state and a low-resistance state can be controlled.

Das in Fig. 6 gezeigte Ausführungsbeispiel der Erfindung enthält ausserdem mehrere Transmissionsgatter, nämlich jeweils zwischen den Schaltungspunkten A/B, B/D, C/E, E/C, L/H und H/P. Solche Transmissionsgatter sind in der Druckschrift Elektronik, insbesondere im Bild 15 und im Bild 17 angegeben. Die Transmissionsgatter können dabei Je nach Betriebsweise jeweils # Arbeitskontakten oder Ruhekontakten entsprechen, vgl. Fig. 4 * und 5 der vorliegenden Patentschrift, was von der Vorspannung der Steuerelektroden des Transmissionsgatters bzw. von der Polarität der das Transmissionsgatter steuernden Steuerimpulse abhängt. In Fig. 4, Mitte, ist ein Schaltzeichen angegeben, das in symbolischer Weise ein Transmissionsgatter darstellen soll, welches einem Arbeitskontakt entspricht; in Fig. 5, Mitte, iSt hingegen ein Schaltzeichen angegeben, des in symbolischer Weise ein Transmissionsgatter darstellen soll, welches einem Ruhekontakt entspricht. Durch Vergleich dieser beiden Schaltzeichen in Fig. 4 und 5 ist erkennbar, dass der Strich zwischen den Hauptelektroden der durch das Kästchen hindurch geht, gemäss Fig. 5 einen Ruhekontakt andeutet, wohingegen das Fehlen dieses Striches gemHss Fig. 4 einen Ärbeitskontakt andeutet. Diese Schaltzeichen für die Transmissionsgatter sind auch in Fig. 3 verwendet worden, vergl. hierzu Fig. 3 und auch die entsprechenden Transmissionsg.ntter in Fig. 6.The embodiment of the invention shown in FIG. 6 includes Besides that several transmission gates, namely between the switching points A / B, B / D, C / E, E / C, L / H and H / P. Such transmission gates are in the document Electronics, especially indicated in Figure 15 and Figure 17. The transmission gates Depending on the mode of operation, # normally open contacts or normally closed contacts can be used correspond, see Fig. 4 * and 5 of the present patent specification, what about the bias of the control electrodes of the transmission gate or of the polarity of the transmission gate controlling control pulses depends. In Fig. 4, middle, a circuit symbol is given, which is supposed to represent a transmission gate in a symbolic way, which one Working contact corresponds to; In Fig. 5, middle, however, a circuit symbol is given, des to represent a transmission gate in a symbolic way, which one Normally closed contact corresponds. By comparing these two circuit symbols in Fig. 4 and 5 it can be seen that the line between the main electrodes is indicated by the box goes through, according to FIG. 5 indicates a break contact, whereas the absence of this Line according to Fig. 4 indicates a work contact. These symbols for the Transmission gates have also been used in FIG. 3, see FIG. 3 and FIG also the corresponding transmission values in FIG. 6.

Fig. 3 ist nicht nur Ubersichtlicher, weil allgemeingültigere Schaltzeichen verwendet werden, sondern auch, weil den 3eweiligen Transmissionsgattern sofort ansehbar ist, ob sie jeweils Arbeitskontakten oder Ruhekontakten entsprechen. Die in Fig. 6 und 3 gezeigten Transmissionsgatter sind dabei durch Steuerimpulse zu steuern, welche bei diesen Ausführungsbeispiel den Schaltungspunkten 1 und 2 der mit dem TaXteingang Tg verbundenen Reihenschaltung der Inerter Ul und U2 entnommen werden. - In Fig. 6 sind die einen p-Kanal aufweisenden Bauteile jeweils durch Hinzufügung eines "p" an das Hinweiszeichen des Bauteiles kenntlich gemacht, wohingegen die einen n-Kanal aufweisenden Bauteile jeweils durch Hinzufügung eines "n" an das Hinweiszeichen kenntlich gemacht sind.FIG. 3 is not only clearer because it is more generally valid circuit symbols can be used, but also because of the 3 respective transmission gates immediately it can be seen whether they correspond to normally open contacts or normally closed contacts. the Transmission gates shown in FIGS. 6 and 3 are closed by control pulses control which in this embodiment the nodes 1 and 2 of the with the TaXteingang Tg connected series connection of the inert U1 and U2 will. In Fig. 6, the components having a p-channel are each by addition marked with a "p" on the reference symbol of the component, whereas the Components having an n-channel in each case by adding an "n" to the reference symbol are identified.

xAnmeldung/ Das in Fig. 6 und 3 gezeigte Ausführungsbeispiel hat einen besonders übersichtlichen Aufbau, weil bei ihm alle drei Stufen der Kippschaltung, nämlich die Eingangsstufe K, die Masterstufe M und die Slavestufe S, jeweils einen gleichartigen Aufbau aufweisen. Jede dieser drei Stufen enthält nämlich zwei in Reihe geschaltete Inverter, wobei zwischen dem Ausgang und dem Eingang dieser Reihenschaltung eine Rückkopplung über ein Transmissionsgatter vorgesehen ist. Durch diese Rückkopplung enthält jede Stufe eine Rückkopplungsschleife: so enthält die Eingangsstufe K die Rückkopplungsschleife B-C-D-B, die Masterstufe M die Rückkopplungsschleife E F-G-E und die Sol: stufe 5 die Rückkopplungsschleife H-N-P-H. Diese Rückkopplungsschleifen sind jeweils zur Steuerung der Speicherfähigkeit der Riickkopplungsschleifen unterbrechbar, indem nämlich das in der Rückkopplungsschleife liegende Transmissionsgatter jeweils in den nichtleitenden Zustand gesteuert werden kann. Im leitenden Zustand dieses in der Rückkopplungsschleife liegenden Transmissionsgatters wird d an der Eingangsklemme B bzw. E bzw. 1-1 der Stufe anliegende Signal in der Rückkopplungsschleife gespeichert.xRegistration / The embodiment shown in FIGS. 6 and 3 has a particularly clear structure, because with it all three stages of the toggle switch, namely the input stage K, the master stage M and the slave stage S, one each have similar structure. Each of these three stages contains two in Series connected inverters, with between the output and the input of this series connection a feedback is provided via a transmission gate. Through this feedback each stage contains a feedback loop: so the input stage K contains the Feedback loop B-C-D-B, the master stage M the feedback loop E F-G-E and the sol: stage 5 the feedback loop H-N-P-H. These feedback loops can be interrupted to control the storage capacity of the feedback loops, namely by the transmission gate lying in the feedback loop in each case can be controlled in the non-conductive state. In the conductive state this transmission gate lying in the feedback loop becomes d at the input terminal B or E or 1-1 of the level pending signal are stored in the feedback loop.

Um den Eingang jeder Stufe unempfindlich für solche Signale zu machen, welche diesem Eingang nach der Speicherung nachträglich noch zugeführt werden, ist bei dem in Fig. 6 und 3 gezeigten Ausführungsbeispiel jedem Eingang dieser Stufen ein Transmissionsgatter vorgeschaltet, nämlich das Transmissionsgatter TI-, der Eingangs stufe K, das Transmissionsgatter T.3 der Masterstufe N und das Transmissionsgatter TM5 der Slavestufe S. Dieses jeder Stufe vorgeschaltete Transmissionsgatter wird hier jeweils in entgegengesetzter Weise betrieben wie das innerhalb der Rückkopplungsschleife der betreffenden Stufe vorgesehene Transmissionsgatter: so wird z.B. das Transmissionsgatter TN3 in den leitenden Zustand gesteuert, wenn das Transmissionsgatter TM4. in den nichtleitenden Zustand -gesteuert ist und umgekehrt. Diese verschiedene Betriebsweise geht aus den Schaltzeichen dieser Transmissionsgatter in Fig. 3 hervor, welche andeuten, ob diese jeweils einem Ruhekontakt oder einem Arbeitskontakt entsprechen. Die verschiedene Betriebsweise dieser Transmissionsgatter geht aber auch aus Fig. 6 und übrigens auch aus Fig. 3 durch die unterschiedlichen Hinweiszeichen 1 bzw. 2 hervor, welche bei denjenigen Steuerdektroden der Transmissionsgatter angegeben sind, die rait den entsprechenden Schaltungspunkten 1 bzw. 2 der mit dem Takteingang Tg verbundenen beiden Inverterstufen U1 und U2 verbunden sind; - der Taktimpuls w:ird nämlich im Inverter U1 invertiert und ist in dieser invertierten Form dem Schaltungspunkt 1 und den entsprechenden Steuerelektroden 1 der Transmissionsgatter zugeführt. Der in dieser Weise invertierte Taktimpuls wird ausserdem durch den Inverter U2 nochmals invertiert, so dass ein dem nichtinvertierten Taktimpuls entsprechender Steuerimpuls dem Schaltungspunkt 2 und den entsprechenden Steuerelektroden 2 der Transmissionsgatter zugeführt wird.To make the input of each stage insensitive to such signals, which are subsequently fed to this input after saving in the embodiment shown in Figs. 6 and 3, each input of these stages a transmission gate connected upstream, namely the transmission gate TI-, the Input stage K, the transmission gate T.3 of the master stage N and the transmission gate TM5 of the slave stage S. This transmission gate upstream of each stage is each operated here in the opposite manner to that within the feedback loop Transmission gate provided for the relevant stage: this is how the transmission gate TN3 controlled in the conductive state when the transmission gate TM4. in the non-conductive state -controlled and vice versa. This different mode of operation goes from the circuit symbols of these transmission gates in Fig. 3, which indicate whether these correspond to a normally closed contact or a normally open contact. The different The mode of operation of this transmission gate can also be seen in FIG. 6 and moreover also from Fig. 3 by the different reference symbols 1 and 2, which are given for those control electrodes of the transmission gate that rait the corresponding circuit points 1 and 2 of the connected to the clock input Tg both inverter stages U1 and U2 are connected; - the clock pulse w: is namely in Inverter U1 inverts and is connected to circuit point 1 in this inverted form and supplied to the corresponding control electrodes 1 of the transmission gates. Of the The clock pulse inverted in this way is also passed through the inverter U2 again inverted, so that a control pulse corresponding to the non-inverted clock pulse the node 2 and the corresponding control electrodes 2 of the transmission gates is fed.

Eine solche Ausbildung von speicherfähigen Stufen, in deren Rückkopplung ein Transmissiongatter zur Steuerung der Speicherfähigkeit eingefügt ist, wobei dem Eingang der SL-uf ein eine Blockierung ermöglichendes Transmissionsgatter vorgschaltet ist, ist für sich bereits bekannt, vergl. z.i3. die genannte Druckschrift lektronik, Bild 17, Abschnitt "Masterstufe" und Bild 17, Abschnitt "Slavestufe"; auch dort werden den die Blockerung ernibglichenden vorgeschalteten Transmissionsgattern Steuerimpulse zugeführt, welche invertiert sind gegenüber den in der Rückkopplung liegenden Transmissionssa-tternzugeführten Steuerimpulsen, so dass auch dort das vorgeschaltete Transmissionsgatter leitend ist, solange das in der Rückkopplung liegende Transmissionsgatter nichtleitend ist und umgekehrt.Such a formation of storable stages in their feedback a transmission gate for controlling the storage capacity is inserted, wherein The input of the SL-uf is preceded by a blocking-enabling transmission gate is, is already known per se, cf. z.i3. said publication electronics, Fig. 17, section "Master level" and Fig. 17, section "Slave level"; even there the upstream transmission gates which enable blocking are controlled by control pulses which are inverted with respect to the transmission seeds which are in the feedback Control pulses so that the upstream transmission gate is also conductive there is as long as the transmission gate lying in the feedback is non-conductive and vice versa.

Wegen der besonderen Polarität der Steuerimpulse werden die in den Rückkopplungen der Stufen liegenden Transmissionsgatter jeweils so gesteuert, dass das dem Kippschaltungseingang Eg zugeführte Signal während der vor dem Taktimpuls liegenden Taktpause durch das dann leitende Transmissionsgatter TN1 der noch nicht speicherfähigen Eingangsstufe K zugeführt wird - diese Stufe ist nämlich noch nicht speicherfähig, weil das Transmissionsgatter TM2 in deren Rückkopplung darm' noch nicht leitend ist. Durch die Vorderflanke des Taktimpulses wird das Transmissionsgatter TM2 leitend und damit die Eingangsstufe K speicherfähig. Diese Eingangsstufe bzw. deren Rückkopplungsschleife speichert also das während der Vorderflanke des empfangenen Taktimpulses das ihrem Eingang zugeführte Signal; gleichzeitig geht das Transmissionsgatter TM1 in den nichtleitenden Zustand über, so dass die Eingangsstufe nur das im Bereich der Vorderflanke des Taktimpulses am Kippschaltungseingang anliegende Signal speichert und ab sofort gegen weitere Beeinflussung durch am Kippschaltungseingang Eg anliegende geänderte Signale blockiert ist.Because of the special polarity of the control pulses, the Feedback of the stages lying transmission gates respectively controlled so that the signal applied to the flip-flop input Eg during the clock pause before the clock pulse by the then conductive transmission gate TN1 is fed to the not yet storable input stage K - this stage is namely not yet storable because the transmission gate TM2 in their Feedback is not yet conductive. By the leading edge of the clock pulse the transmission gate TM2 becomes conductive and thus the input stage K can be stored. This input stage or its feedback loop therefore stores that during the signal applied to its input on the leading edge of the received clock pulse; at the same time the transmission gate TM1 goes into the non-conductive state, so that the input stage is only in the area of the leading edge of the clock pulse on Toggle input saves the signal present and immediately protects against further interference is blocked by changed signals present at the flip-flop input Eg.

Das Transmissionsgatter TM3 wird in gleicher Weise wie das Transmissionsgatter TM2 betrieben. Während die Eingangsstufe K das eingespeicher-te Signal speichert, wird dieses eingespeicherte Signal gleichzeitig der dann noch nicht speicherfähigen Masterstufe M über das Gatter Tiiv zugeführt - zu diesem Zeitpunkt ist nämlich das in der Rückkopplung der Masterstufe liegende Transmissionsgatter TG4 nichtleitend. Die Speicherung des eingespeicherten Signals in der Eingangsstufe K dauert bis zum Eintreffen der Rückflanke des Taktimpulses T1 an, vgl. Fig. 2. Während der darauffolgenden Pause wird die Masterstufe M speicherfähig und das Transmissionsgatter TM3 blockiert.den Eingang E der Masterstufe. Gleichzeitig wird das in der Eingangsstufe gespeicherte Signal gelöscht, weil das Transnissionsgatter TM2 in der Rückkopplung der Eingagsstufe K nichtleitendlLrd. Die Speicherung in der Masterstufe dauert bis zur darauffolgend eintref2enden Vorderflanke des nächsten Taktimpulses T2 an, vgl. Fig. 2.The transmission gate TM3 becomes the same as the transmission gate TM2 operated. While the input stage K stores the stored signal, this stored signal becomes at the same time not yet storable Master stage M is supplied via the gate Tiiv - at this point in time that is Transmission gates TG4 in the feedback of the master stage are non-conductive. The storage of the stored signal in the input stage K lasts until Arrival of the trailing edge of the clock pulse T1, see Fig. 2. During the following Pause, the master stage M can be stored and the transmission gate TM3 is blocked Entrance E of the master’s level. At the same time, the stored in the input stage Signal deleted because the transmission gate TM2 is in the feedback of the input stage K non-conductive lLrd. Storage in the master’s level lasts until the next incoming leading edge of the next clock pulse T2, see FIG. 2.

Im folgenden wird davon ausgegangen, dass keine Verbindung zwischen den Schaltungspunkten E und L, dafür aber eine Verbindung zwischen den Schaltungspunkten F und L besteht.In the following it is assumed that there is no connection between the switching points E and L, but a connection between the switching points F and L consists.

In diesem Falle wird das der Slave stufe vorgeschaltete Transmissionsgatter TM5 in gleicher Weise wie das in der Rückkopplung der Masterstufe liegende Transmissionsgatter TM4 betrieben, d.h. beide sind gleichzeitig leitend oder beide sind gleichzeitig nichtleitend, wie durch die Hinweiszeichen bei den Steuerelektroden dieser Transmissionsgatter angegeben ist. Durch die Vorderflanke des darauffolgenden Taktimpulses T2 wird die während der Taktpause zwischen Tl und T2 licht speicherfähige Slavestufe speicherfähig - deren in der Rückkopplung liegendes Transmissionsgatter TM6 wird nämlich erst während des darauffolgenden Taktimpulses T2 leitend. Während der genannten Taktpause zwischen T1 und T2 wird das dann in der Masterstufe M noch gespeicherte Signal über das Transmissionsgatter TM5 den Invertern I6 und I7 der Slavestufe S zugeführt. Gleichzeitig wird während der Taktpause über den Schaltungspunkt N das bis dahin noch in der Jasterstufe A, gespeicherte Signal bereits an den Kippschaltungsausgang Ag abgegeben. Durch die Vorderflanke des darauffolgenden Taktimpulses T2 wird das bisher in der Masterstufe M gespeicherte Signal in der Slavestufe S gespeichert und das transmissionsgatter TM5 nichtleitend gelnacht. Gleichzeitig wird das in der Masterstufe M bisher gespeicnerte Signal gelöscht, indem ds in der Rückkopplung der tiasterstufe 7' angebrachte Transmissionsgatter TM4 dann nichtleitend wird. Dem Ausgang Ag der Kippschaltung wird während des Zustandes des darauffolgenden Taktimpulses T2 das Signal nunmehr direkt von der Slavestufe zugeführt, in welcher das Signal nunmehr gespeichert ist. Ab der Rijckflanke des darauffolgenden Taktimpulses T2 wird auch das in der Slavestufe S gespeicherte Signal gelöscht, indem das in der Rückkopplung liegende Transmissionsgatter TM6 dann nichtleitend wird. In der auf den darauffolgenden Taktimpuls folgenden Taktpause wird daher von der Slavestufe nicht mehr das vorher in ihr gespeicherte Signal an den Kippschaltungsausgang Ag . abgegeben, sondern das inzwischen über die Eingangstufe K in die Masterstufe M eingespeicherte nachfolgende, neue Signal, welches bereits während der Vorderflanke des darauffolgenden Taktimpulses T2 für die Dauer des darauffolgenden Taktimpulses T2 i.n der Eingangsstufe K gespeichert war, und welches nun in der Taktpause nach dem darauffolgenden Taktimpuls T2 bereits in der Masterstufe M gespeichert ist. Zu diesem Zeitpunkt überträgt der Inverter I6 der Slave-Stufe das dann in der Nasterstufe gespeicherte neue Signal an den Kippschaltungsausgang Ag.In this case, the transmission gate TM5 upstream of the slave stage is operated in the same way as the transmission gate TM4 located in the feedback of the master stage, ie both are simultaneously conductive or both are simultaneously non-conductive, as indicated by the Signs are given for the control electrodes of these transmission gates. Due to the leading edge of the following clock pulse T2, the slave stage, which can be lightly stored during the clock pause between T1 and T2, is storable - its transmission gate TM6, which is in the feedback, only becomes conductive during the following clock pulse T2. During the mentioned clock pause between T1 and T2, the signal then still stored in the master stage M is fed to the inverters I6 and I7 of the slave stage S via the transmission gate TM5. At the same time, during the clock pause, the signal stored up to then in the jaster stage A is already output to the flip-flop output Ag via the switching point N. Due to the leading edge of the following clock pulse T2, the signal previously stored in the master stage M is stored in the slave stage S and the transmission gate TM5 is non-conductive. At the same time, the signal previously stored in the master stage M is deleted, in that the transmission gate TM4 attached to the feedback of the trigger stage 7 'then becomes non-conductive. During the state of the subsequent clock pulse T2, the signal is now fed directly to the output Ag of the multivibrator from the slave stage in which the signal is now stored. From the trailing edge of the following clock pulse T2, the signal stored in the slave stage S is also deleted, in that the transmission gate TM6 in the feedback then becomes non-conductive. In the clock pause following the next clock pulse, the slave stage no longer sends the signal previously stored in it to the trigger circuit output Ag. output, but the subsequent, new signal stored in the meantime via the input stage K in the master stage M, which was already stored in the input stage K during the leading edge of the following clock pulse T2 for the duration of the following clock pulse T2, and which is now in the clock pause after the subsequent clock pulse T2 is already stored in the master stage M. At this point in time, the inverter I6 of the slave stage transmits the new signal then stored in the master stage to the flip-flop output Ag.

Das während der Vorderflanke des Taktimpulses T1 am Kippschaltungseingang Eg anliegende Signal wird also in der Eingangsstufe K gespeichert und zwar für die Dauer dieses Taktimpulses T1, wie auch in Fig. 2 bereits angedeutet ist. Für die Dauer der darauffolgenden Taktpause wird dieses eingespeichert Signal. in der i4asterstufe N und schliesslich für die Dauer des darauffolgenden Taktimpulses T2 in der Slavestufe S gespeichert, wie ebenfalls in Fig. 2 angedeutet ist.That during the leading edge of the clock pulse T1 at the flip-flop input Eg applied signal is stored in the input stage K for the Duration of this clock pulse T1, as is already indicated in FIG. For the This signal is stored for the duration of the subsequent clock pause. in the i4aster level N and finally for the duration of the following clock pulse T2 in the slave stage S is stored, as is also indicated in FIG.

Im übrigen ist al.so auch bei den in Fig 3 und 6 angegebenen Ausführungsbeispiel vorgesehen, dass die Slavestufe erst ab Taktrüekflanke das gespeicherte Signal an den Kippschaltungsausgang für eine Zeitspanne einer Taktimpulsperiode abgibt, wobei. eine Kombination einer taktgesteuerten Eingangs stufe, einer taktgesteuerten Masterstufe und einer taktgesteuerten Slavestufe vorgesehen ist. Ferner ist auch vorgesehen, dass die Masterstufe IN, welche der Eingangsstufe K nachgeschaltet ist, das in der Eingangsstufe K gespeicherte Signal erst ab der Taktrückflanke endgültig speichert, indem die Masterstufe dann blockiert wird. Ferner ist vorgesehen, dass die Masterstufe während der Speicherung des Signals gleichzeitig dieses Signal an die Slavestufe ab S abgibt, wobei dieses Signal in die Slave stufe erst der Vorderflanke des darauffolgenden.Otherwise, the same is also true of the exemplary embodiment indicated in FIGS. 3 and 6 It is provided that the slave stage only sends the stored signal from the clock back edge outputs the flip-flop output for a period of one clock pulse period, wherein. a combination of a clock-controlled input stage, a clock-controlled master stage and a clock-controlled slave stage is provided. It is also provided that that the master level IN, which is connected downstream of the input level K, is in the Input stage K only finally saves the stored signal from the clock trailing edge, by then blocking the master level. It is also provided that the master’s level while the signal is being stored, this signal is sent to the slave stage at the same time from S emits, with this signal in the slave stage only on the leading edge of the following one.

ge- wird Taktimpulses T2 endgültig gespeichert ##, indem der Eingang dieser Slaveatufe dann durch das vorgeschaltete Transmissionsgatter TM5 blockiert wird. Durch die bei den Eingängen Eg und Tg gezeigten Dioden D1, D2, D3, D4 ist symbolisch angedeutet, dass insbesondere bei diesen Eingängen zum Schutze der FETs der Kippschaltung jeweils noch begrenzende Schutzschaltungen vorgesehen sein können; - solche Schutzschaltungen sind ausführlicher z.B. in der genannten Druckschrift Elektronik, Bild 10, und in der zugehörigen Beschreibung angegeben. Derartige Schutzschaltungen für die Steuerelektroden der FETs sind dem mit der MOS-Technik vertrauten Fachmann geläufig, so dass es sich eriibrigt, hier nur darauf einzugehen. clock pulse T2 is finally saved ## by adding the input this slave stage is then blocked by the upstream transmission gate TM5 will. By the diodes D1, D2, D3, D4 shown at the inputs Eg and Tg symbolically indicated that in particular with these inputs to protect the FETs the flip-flop can be provided in each case limiting protective circuits; - Such protective circuits are more detailed e.g. in the mentioned publication Electronics, Figure 10, and specified in the associated description. Such protective circuits for the control electrodes of the FETs are those of skill in the art who are familiar with MOS technology familiar, so there is no need to go into it here.

Mn Eiiigang Eg der erfindungsgemäßen Kippschaltung kann ein Inverter bzw. eine Verstärkerstufe I1 vorgesehen sein, vgl. Fig.3 und 6, welcher die amplitude und auch die Form des Eingangssignals regellcriert und damit den Betrieb der Kippschaltung noch zuverlässiger macht. Ausserdem kann am Kippschaltungsausgang Ag eine Verstärkerstufe vorgesehen sein, vgl. den als Verstärkerstufe dienenden Inverter in Fig. 3 und 6 zwischen den Schaltungspunkten N und Ag. Diese Verstärkerstufe verhindert störende Rückwirkungen, welche sonst vom am Kippschaltungsausgang Ag angeschlossenen Netzwerk NW, vgl. Fig. 1, über den Kippschaltungsausgang Ag auf die Slavestufe S wirken könnten, Wenn bei dem in Fig. 3 und 6 gezeigten Ausführungsbeispiel entweder nur die durch den Inverter 11 gebildete Verstärkerstufe beim Kippschaltungseingang Eg, oder nur die durch einen Inverter 18 gebildete Verstärkerstufe beim Kippschaltungsausgang Ag, aber nicht beide gleichzeitig vorgesehen sind, dann hat das dem Kippschaltungseingang Eg zugeführte Signal hier die gleiche Polarität wie das verzögert am Kippschaltungsausgang Ag abgegebene Signal. Sind jedoch beide Inverter gleichzeitig vorgesehen, dann ist die genannte Polarität entgegengesetzt, es sei denn, dass einer der beiden Inverter durch eine nicht invertiertende Verstärkeranordnung ersetzt wird oder wenn die im folgenden Absatz beschriebene, besondere Maßnahme vorgesehen ist.Mn input Eg of the flip-flop circuit according to the invention can be an inverter or an amplifier stage I1 can be provided, see FIGS. 3 and 6, which determines the amplitude and also regulates the form of the input signal and thus the operation of the flip-flop makes it even more reliable. In addition, an amplifier stage can be used at the multivibrator output Ag be provided, see the inverter serving as an amplifier stage in FIGS. 3 and 6 between the switching points N and Ag. This amplifier stage prevents disruptive Reactions that would otherwise be caused by the network connected to the trigger circuit output Ag NW, see Fig. 1, could act on the slave stage S via the flip-flop output Ag, If in the embodiment shown in Fig. 3 and 6 either only by the inverter 11 formed amplifier stage at the flip-flop input Eg, or only the amplifier stage formed by an inverter 18 at the trigger circuit output Ag, but not both are provided at the same time, then this has the flip-flop input Eg signal supplied here has the same polarity as the delayed signal at the trigger circuit output Ag signal emitted. However, if both inverters are provided at the same time, then is the said Opposite polarity unless one of the two inverters replaced by a non-inverting amplifier arrangement or if the special measure described in the following paragraph is provided is.

Eine Änderung der Polarität des Ausgangssignals kann nämlich auch auf andere Weise als durch den genannten Ersatz des Inverters durch eine nicht invertierende erstärkeranordnung erreicht werden. Hierzu kann z.B. der Eingang eines vorgeschaiteten Transmissionsgatters, etwa der Eingang L des vorgeschalteten Transmissionsgatters DI5, jeweils mit einem solchen Schaltungspunkt der vorhergehenden Stufe, hier also der .vorhergehenden Masterstufe N verbunden werden, an welchem das gespeicherte Signal in inver-tierter Form vorliegt. - So kann durch eine Verbindung zwischen den Schaltungspunkten L/E und Beseitigung der Verbindung. zwischen den Schaltungspunkten L/F erreicht werden, dass das am Slavestufeneingang H von der Masterstufe M empfangene Signal. in invertierter Form empfangen wird. Das gleiche kann erreicht werden, wenn statt der Verbindung zwischen den Schaltungspunkten L/F z.B. eine Verbindung zwischen den Schaltungspunkten I,/G vorgesehen wird.A change in the polarity of the output signal can namely also in a way other than by replacing the inverter with a non-inverting one amplifier arrangement can be achieved. For this purpose, e.g. the input of a preceding Transmission gate, such as the input L of the upstream transmission gate DI5, each with such a switching point from the previous stage, here the .previous master level N to which the saved Signal is present in inverted form. - So can through a connection between the switching points L / E and removal of the connection. between the switching points L / F can be achieved that the received at the slave level input H from the master level M Signal. is received in inverted form. The same can be achieved though instead of the connection between the switching points L / F e.g. a connection between the circuit points I, / G is provided.

Das gleiche hätte auch erreicht werden können, indem z.B.The same could also have been achieved by e.g.

der Eingang E der Masterstufe M über das vorgeschaltete Transmissionsgatter TG3 statt mit dem Schaltungspunkt C.the input E of the master stage M via the upstream transmission gate TG3 instead of switching point C.

mit dem Schaltungspunkt B oder D verbunden wird.is connected to node B or D.

Dadurch also, dass im Zuge der verzögerten Übertragung des Signals von Kippschaltungseingang Eg bis zum Kippschaltungsausgang Ag eine zusätzliche Inversion des eingespeicherten Signals vorgesehen ist, oder eine bisher vorgesehene Inversion weggelassen wird, kann eine Inversion des am Kippschaltungsausgang Ag abgegebene Signals erreicht werden. Wenn also, wie in Fig. 6 gezeigt, die Inverter zwischen den Schaltungspunkten SE/A und zwischen den Schaltungspunkten N/Ag vorgesehen sind, kann eine Änderung der Polarität des am Kippschaltungseingang Eg empfangenen Signals in Bezug auf das am Kippschaltungsausgang Ag verzögert abgegebene Signal z.B. dadurch vermieden werden, dass statt der Verbindung zwischen den Schaltungspunkten L/F die in Fig. 6 gestrichelte eingezeichnete Verbindung zwischen den Schaltungspunkten L/E vorgesehen wird.This means that in the course of the delayed transmission of the signal an additional inversion from the flip-flop input Eg to the flip-flop output Ag of the stored signal is provided, or a previously provided inversion is omitted, an inversion of the output at the flip-flop output Ag Signal can be achieved. So, as shown in Fig. 6, when the inverters are between the switching points SE / A and between the switching points N / Ag are provided, can change the polarity of the am Toggle input Eg received signal in relation to the delayed output at the trigger circuit output Ag Signal can be avoided, for example, by using instead of the connection between the switching points L / F the connection between the circuit points, shown in dashed lines in FIG. 6 L / E is provided.

Die erfindungagemässe Kippschaltung kann auch besondere Signaleingänge z.B. für Set-Signale oder für Reset-Signale aufweisen. Solche besonderen Sigrìaleingänge sind in Fig. 2, 3 und 6 der Übersichtlichkeit wegen nicht gezeigt. Diese besonderen Signal eingänge können direkt mit den entsprechenden Stufen der erfindungsgemussen Kippchaltug verbunden sein.The flip-flop circuit according to the invention can also have special signal inputs e.g. for set signals or for reset signals. Such special celestial entrances are not shown in FIGS. 2, 3 and 6 for the sake of clarity. This particular one Signal inputs can be used directly with the corresponding stages of the invention Be connected toggle switch.

flan kann jedoch auch bei den besonderen Signaleingängen jeweils eigene, besondere Eingangsstufen vorsehen, welche nach Art der oben beschriebenen Eingangsstufe aufgebaut und betrieben werden. Der Ausgang dieser besonderen Eingangsstufeb kann dabei auf die in Fig. 2 bzw. in Fig. 3 und 6 gezeigten Stufen der erfindungsgemässen Kippschaltungen wirken.However, flan can also have its own, Provide special input stages, which are based on the type of input stage described above be set up and operated. The output of this particular input stage can be in this case to the stages according to the invention shown in FIG. 2 or in FIGS. 3 and 6 Trigger circuits work.

Bei einem solchen Ausführungsbeispiel ist insbesondere möglich, diese besonderen Eingangsstufen so zu dimensionieren, dass sie eine höhere Ausgangsleistung haben als die tür das elgentliche Signal vorgesehene Eingangsstufe K. Dadurch, dass diese besonderen Eingangsstufen eine besonders hohe VerstSrkung aufweisen, können oft noch selbst solche besonderen Signale, die durch Störungen verzerrt sind und deren Pegel an sich im Verhältnis zum Pegel der anderen Signale relativ klein ist, eine sichere Steuerung der erfindungsgemässen Kippschaltung bewirken, weil oft die Verstärkung bzw. Leistung dieser besonderen Eingangsstufen sowie die Kompensation der Verzerrungen ausreichend gross ist.In such an embodiment, this is particularly possible to dimension special input stages so that they have a higher output power have as the door the necessary signal provided input stage K. As a result, that these special input stages can have a particularly high gain often even such special signals that are distorted by interference and whose level is relatively small in relation to the level of the other signals, cause a safe control of the inventive flip-flop, because often the Gain or power of these particular input stages as well as the compensation the distortion is sufficiently large.

Schon oben wured darauf hingewiesen, dass die erfindungsgemässe Kippschaltung besonders vorteilhaft in durch Taktimpulse syn- (hron zu steuernden, ausgedehnten Netzwerken vorgesehen werden kann, in denen die Taktimpulse und/oder die Signale jeweils Laufzeiten bzw. Einschwingzeiten aufweisen,. die sehr hoch sind.It has already been pointed out above that the toggle switch according to the invention particularly advantageous in syn- (hron to be controlled, extensive networks can be provided in which the clock pulses and / or the signals each have transit times or settling times. which are very high.

Die erfindungsgemässe Kippschaltung kann vorteilhafterweise mehrfach in einem solchen Netzwerk vorgesehen sein, selbst dann, wenn die jeweiligen Laufzeiten bzw. Einschwingzeiten des Netzwerkes angenähert so gross werden, wie die jeweilige Dauer der Taktimpulse. Wenn diese Laufzeiten bzw. Einschwingzeiten des Netzwerkes jedoch gleich gross oder gar grösser als die Dauer der Taktimpulse ist, ist es im allgemeinen empfehlenswert, die Dauer der Taktimpulse zu erhöhen und/oder zu versuchen, in für sich bekannter Welse diese Laufzeiten bzw. Einschwingzeiten durch Neudimensionierung des Netzwerkes zu verringern.The inventive flip-flop can advantageously be multiple be provided in such a network, even if the respective transit times or settling times of the network are approximately as large as the respective Duration of the clock pulses. If these runtimes or settling times of the network but is equal to or even greater than the duration of the clock pulses, it is im It is generally recommended to increase the duration of the clock pulses and / or to try to In catfish known per se, these transit times or settling times by resizing of the network.

7. Patentansprüche 6 Figuren7. Claims 6 figures

Claims

Claims 1. Clock-controlled master-slave flip-flop circuit, in particular for telephone switching systems whose input stage is in the area of the leading edge of the T6htimpuls saves the signal that is then present at the flip-flop input and then from now on against further influence by those present at the toggle switch input Signals is blocked, and their slave level is only saved from the clock trailing edge Signal to the Klp, p-circuit output for a period of one clock pulse period gives that the combination of a clock-controlled Input stage (K), a clock-controlled master stage (D5) and a clock-controlled Slave stage (S) is provided and that the master stage (M), which is the input stage (K) is connected downstream, the signal stored in the input stage (K) from the Clock trailing edge finally stores, and that the master stage at the same time the stored Signal to the slave stage (S), which starts from the leading edge of the following clock pulse (T2) finally stores and outputs the stored signal (FIG. 2).

2. flip-flop circuit according to claim 1, d a d u r c h g e k e n n -z e i n e t that it is constructed with the help of complementary MOS components (Fig. 6).

3. Toggle switch according to claim 1 or 2, d a dur c h g e -k e ii n I can see that its three levels, namely the entry level (K), the master level (M) and the slave stage (S) each have a similar structure (Fig. 6).

4. Toggle circuit according to one of the preceding claims, d a -d u r e k e k e n n n n e i c h n e t that at least one of its stages (K) is a one feedback between output and Series connection having input contains two inverters (I2; I3 in Fig. 6), and that those from the series circuit and the feedback existing feedback loop (B-C-D-B) for controlling the The storage capacity of the level is interruptible (TM 2).

5. flip-flop circuit according to one of the preceding claims, d a -d u It is noted that the slave stage output (N) is an amplifier stage (N-Ag) is connected downstream (Fig. 6).

6. flip-flop circuit according to one of the preceding claims, d a -d u r c h g e k e n n n n n e i n e t that for a special signal (set, reset) a own special entrance level is provided.

7. flip-flop circuit according to one of the preceding claims, d a -d u r c h g e k-e n n n z e i c h n e t that they are multiple times.

in an extensive network that can be synchronously controlled by clock pulses (Inf in Fig. 1) is provided in which the clock pulses (T) and / or the signals Have transit times or settling times that correspond to the respective duration of the clock pulses (T) approximated.