DE2358296A1 - Schaltungsanordnung zum messen der verzerrung von datensignalen - Google Patents
Schaltungsanordnung zum messen der verzerrung von datensignalenInfo
- Publication number
- DE2358296A1 DE2358296A1 DE2358296A DE2358296A DE2358296A1 DE 2358296 A1 DE2358296 A1 DE 2358296A1 DE 2358296 A DE2358296 A DE 2358296A DE 2358296 A DE2358296 A DE 2358296A DE 2358296 A1 DE2358296 A1 DE 2358296A1
- Authority
- DE
- Germany
- Prior art keywords
- counter
- flip
- flop
- circuit arrangement
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/24—Testing correct operation
- H04L1/248—Distortion measuring systems
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Radar Systems Or Details Thereof (AREA)
- Dc Digital Transmission (AREA)
- Measurement Of Unknown Time Intervals (AREA)
Description
SIEMENS AKTIENGESELLSCHAFT München, den 2 2J0V. 1973
Berlin und München Witteisbacherplatz 2
73/2148
Schaltungsanordnung zum Messen der Verzerrung von Daten-Signalen.
«______^____«____«__«_______«»______________-_
Die Erfindung bezieht sich auf eine Schaltungsanordnung
zum Messen der Verzerrung von Datensignalen mittels eines Zählers, der von einem Zähltakt während der Dauer jedes
Schrittes des Datensignals von einem Anfangswert bis zu einem Endwert gezählt wird, mittels eines Speichers, der
die Zählerstände, die gleichzeitig mit den Flanken der Datensignale und damit erzeugten Meßimpulsen auftreten
für eine Anzeige speichert, mittels eines Decodierers,
der die gespeicherten Zählerstände decodiert und mittels einer Anzeigeeinrichtung, die die decodierten Zählerstände
anzeigt".
Es sind bereits Schaltungsanordnungen zum Messen der Verzerrung von Datensignalen bekannt, die die Verzerrung mittels
Kathodenstrahlröhren anzeigen. Derartige Schaltungsanordnungen werden üblicherweise bei Schrittgeschwindigkeiten
bis zu ca. 10 kBd eingesetzt. Eine bekannte Schaltungsanordnung
enthält einen Zähler, der während einer Schrittdauer von einem konstanten Anfangswert bis zu einem
konstanten Endwert gezählt wird. Wenn das zu messende Datensignal seinen Binärwert ändert, wird der augenblickliche
Zählerstand für die Anzeige in einen Speicher eingeschrieben. Der gespeicherte Zählerstand bewirkt eine Ablenkung des Elektronenstrahls
in der Kathodenstrahlröhre und am Bildschirm kann die Verzerrung des Datensignals abgelesen werden. Eine
derartige Schaltungsanordnung ist zur Messung- der Verzerrung bei Schrittgeschwindigkeiten über 10 kBd nicht mehr
VPA 9/240/3062 Ret/Ram . - 2 -
50 982 3/036 8
geeignet, da die einzelnen Meßwerte bei diesen Schrittgeschwindigkeiten
auf dem Bildschirm von bekannten Kathodenstrahlröhren nicht mehr zu erkennen sind.
Weiterhin ist eine Schaltungsanordnung zum Messen der Verzerrung
von Datensignalen bekannt, die auch bei Schrittgeschwindigkeiten bis 100 kBd eingesetzt werden kann. Diese
Schaltungsanordnung enthält ebenfalls einen Zähler, der während einer Schrittdauer einmal von einem konstanten Anfangswert
bis zu einem konstanten Endwert gezählt wird. Die Ausgänge des Zählers sind mit den Eingängen eines Decodierers
verbunden, der soviele Ausgänge hat, wie der Zähler mögliche Zählerstände besitzt. An jedem Ausgang des Decodierers ist
ein Speicher angeschlossen, dem ein Anzeigespeicher und eine Leuchtdiode zugeordnet sind. Wenn das zu messende Datensignal
seinen Binärwert ändert, wird jeweils ein Speicher von seiner Ruhelage in seine Arbeitslage umgesteuert
und über den Anzeigespeicher wird die zugehörige Leuchtdiode angesteuert. Eine genaue Messung der Verzerrung ist
bei Schrittgeschwindigkeiten über 100 kBd mit dieser bekannten Schaltungsanordnung ebenfalls nicht mehr möglich,
da nicht mehr genügend Zeit zur Verfügung steht, um den Zählerstand zu decodieren und zu speichern. Die angegebene Grenze
der Schrittgeschwindigkeit wird dabei nicht durch die Anzeige, sondern durch die Erfassung des Meßwerts bestimmt.
Der Erfindung liegt die Aufgabe zugrunde, eine Schaltungsanordnung
zum Messen der Verzerrung von Datensignalen anzugeben, die auch bei Schrittgeschwindigkeiten über 100 kBd mit
großer Genauigkeit arbeitet.
Erfindungsgemäß wird die Aufgabe bei der Schaltungsanordnung der eingangs genannten Art gelöst durch einen Speicher, in
dem die Zählerstände für eine weitere Verarbeitung zwischengespeichert werden, durch einen ersten Impulsgenerator, der
VPA 9/240/3062 - 3 -
509823/0368
in der Mitte der Schritte je einen Abfrageimpuls erzeugt
und durch eine erste Sperrstufe, der die Abfrageimpulse zugeführt werden und die die gespeicherten Zählerstände
während der Dauer der Abfrageimpulse zum Decodierer
und/oder zur Anzeigeeinrichtung durchschaltet.
Die Schaltungsanordnung gemäß der Erfindung hat den Vorteil, daß sie ausschließlich aus digital arbeitenden Schaltkreisen
aufgebaut werden kann. Sie ist damit von Umgebungsbedingungen und Spannungsschwankungen weitgehend unabhängig.
Sie kann· kostengünstig aufgebaut werden, da die zu decodierenden
Zählerstände in einem Speicher zwischengespeichert werden, so daß die Decodierung in einem relativ langsam arbeitenden
und damit auch preisgünstigen Decodierer durchführbar ist. Die Folgefrequenz des Zähltakts kann sehr groß
gewählt werden, da sich bis zur Erfassung des Meßwerts nur in einem eng umgrenzten Teil' der Schaltungsanordnung die
Laufzeiten von wenigen in Serie geschalteten Schaltkreisen addieren. Die Verzerrung der Datensignale wird damit auch
bei Schrittgeschwindigkeiten über 100 kBd noch mit großer Genauigkeit gemessen.
-Um sicherzustellen, daß sich die gespeicherten Zählerstände
während der Decodierung nicht ändern,, ist es von Vorteil, wenn ein zweiter Impulsgenerator vorgesehen ist, der mit
dem Ausgang des Zählers verbunden ist und der in der Mitte der Schritte je ein.Mittensignal erzeugt, dessen Dauer größer
ist als die Impulsdauer der Abfrageimpulse und wenn eine zweite
Sperrstufe vorgesehen ist, die die Meßimpulse bei gleichzeitigem Auftreten der Mittensignale sperrt.
Das Mittensignal wird auf einfache Weise erzeugt, wenn ein erstes Flipflop vorgesehen ist, das durch die Signale, die
am Ausgang des Zählers abgegeben werden, kurz vor der Mitte jedes Schrittes gesetzt und kurz nach der Mitte jedes Schrittes
zurückgesetzt wird und das an seinem Ausgang das· Mittensignal abgibt.
VPA 9/240/3062 - 4 -
50 9823/036 8
Die Erzeugung der Abfrageimpulse erfordert einen geringen
Aufwand, wenn ein zweites Flipflop vorgesehen ist, das mit jedem Meßimpuls gesetzt wird und durch ein vom Zähler abgegebenes
Signal und dem Mittensignal in der Mitte jedes Schrittes zurückgesetzt wird und wenn ein erstes NAND-Glied
vorgesehen ist, dem das Ausgangssignal des zweiten Flipflops und das Mittensignal zugeführt werden und das an seinem Ausgang
den Abfrageimpuls abgibt.
Falls für eine weitere Verarbeitung der Datensignale ein Schrittakt erforderlich ist, ist es vorteilhaft, wenn ein
Schrittaktgenerator vorgesehen ist, dem die am Ausgang des Zählers abgegebenen Signale zugeführt werden und der einen
Schrittakt erzeugt, der seinen Binärwert in der Mitte und an den Grenzen jedes Schrittes ändert.
Um das erste Flipflop mit geringer Verzögerungszeit über seine Vorbereitungseingänge steuern zu können, ist es von Vorteil,
wenn ein drittes Flipflop vorgesehen ist, das dem ersten Flipflop vorgeschaltet ist und wenn ein zweites und ein
drittes NAND-Glied vorgesehen sind, denen der Schrittakt und die vom Zähler abgegebenen Signale zugeführt werden und
deren Ausgänge mit den Setz- bzw. Rücksetzeingängen des dritten Flipflops verbunden sind.
Der Schrittakt wird mit Hilfe des Zählers mit großer Genauigkeit erzeugt, wenn der Schrittaktgenerator ein viertes Flipflop enthält, das gesetzt wird, wenn der Zähler seinen halben
Endwert erreicht hat und das zurückgesetzt wird, wenn der Zähler von seinem Endwert auf seinen Anfangswert zurückgesetzt
wird und das an seinem Ausgang den Schrittakt abgibt.
Der Schrittaktgenerator ist dem ersten Impulsgenerator weitgehend
ähnlich und erfordert ebenfalls einen geringen Aufwand, wenn dem vierten Flipflop ein fünftes Flipflop vorge-
VPA 9/240/3062 - 5 -
509823/0368
schaltet ist und wenn ein viertes bzw. ein fünftes NAND-Glied vorgesehen sind, denen die vom Zähler abgegebenen Signale
zugeführt werden und deren Ausgänge mit den Setzbzw. Rücksetzeingängen des fünften Flipflops verbunden
sind.
Eine eigene erste Sperrschaltung ist nicht erforderlich, wenn als Decodierer ein schaltbarer Decodierer vorgesehen
ist.
Um die Meßimpulse mit einer festen Zuordnung zum Zähltakt erzeugen zu können, ist es zweckmäßig, wenn zwei weitere
Flipflops vorgesehen sind, die nacheinander durch den Zähltakt gesetzt oder rückgesetzt werden, wenn das Datensignal
seinen Binärwert ändert und wenn ein UND-ODER-Glied vorgesehen ist, das die Meßimpulse erzeugt, wenn die weiteren
Flipflops unterschiedliche Binärwerte annehmen.
Falls die Verzerrung der Datensignale nur dann angezeigt werden soll, wenn das Datensignale entweder seinen Binärwert von 1 auf 0 oder von 0 auf 1 ändert, ist es vorteilhaft, wenn an dem UND-ODER^GIied ein erster bzw. zweiter
Eingang vorgesehen sind, über die durch ein erstes bzw. zweites Signal die Erzeugung v.on Meßimpulsen gesperrt wird,
wenn das Datensignal seinen Binärwert von 0 nach 1 bzw. von 1 nach 0 ändert.
Im folgenden wird anhand von Zeichnungen ein bevorzugtes
Ausführungsbeispiel der Schaltungsanordnung zum Messen der Verzerrung von Datensignalen erläutert. In verschiedenen
Figuren dargestellte Gegenstände sind mit gleichen Bezugszeichen versehen.
Es zeigen:
Es zeigen:
Fig. 1 ein Blockschaltbild der Schaltungsanordnung, Fig. 2 ein Schaltbild der Schaltungsanordnung,
Fig. 3 Zeitdiagramme von Signalen an verschiedenen Punkten der Schaltungsanordnung.
VPA 9/240/3062 . - 6 -
509823/0368
Das in Fig. 1 dargestellte Blockschaltbild zeigt einen Zähler ZA, der von einem Zähltakt ZT angesteuert wird und der
ständig von einem konstanten Anfangswert bis zu einem konstanten Endwert zählt. Der Zähltakt ZT wird in bekannter Weise
in einem nicht dargestellten Generator, beispielsweise mittels eines Quarzoszillators erzeugt und seine Folgefrequenz wird
so gewählt, daß der Zähler ZA während einer Schrittdauer eines unverzerrten Datensignals DS genau einmal von seinem Anfangswert bis zu seinem Endwert zählt. Der Zähler ZA wird bei dem
beschriebenen Ausführungsbeispiel in bekannter Weise so gesteuert, daß er bei jeder Flanke des unverzerrten Datensignals
selbsttätig von seinem Endwert auf seinen Anfangswert übergeht. .
Wenn die Datensignale DS verzerrt sind, treffen deren Flanken vor oder nach dem Endwert des Zählers ZA ein und der Zählerstand
Z des Zählers ZA beim Eintreffen einer Flanke ist ein Maß für die Verzerrung. Die Folgefrequenz des Zähltakts ZT
und die Differenz zwischen dem Anfangswert und dem Endwert des Zählers ZA bestimmen die Meßgenauigkeit. Beispielsweise
wird eine Meßgenauigkeit von 1 % erreicht, wenn die Folgefrequenz des Zähltaktes ZT so gewählt wird, daß 100 Impulse
des Zähltaktes ZT zwischen zwei Flanken eines unverzerrten Datensignals DS eintreffen. Zweckmäßigerweise wird man bei
diesem Beispiel den Zähler ZA jeweils vom Anfangswert 0 bis zum Endwert 99 zählen.
Die zu messenden Datensignale DS liegen am Eingang einer Eingangsstufe EI an, die zu den Zeitpunkten der Flanken
der Datensignale DS kurze Meßimpulse MI erzeugt. Diese Meßimpulse MI werden einem Speicher SP zugeführt, der den
augenblicklichen Zählerstand Z des Zählers ZA zwischenspeichert. Jeder gespeicherte Zählerstand ZS wird anschließend
über eine Sperrstufe SS einem Decodierer DC zugeführt. In
der Mitte des folgenden Schrittes schaltet ein Abfrageimpuls AI
VPA 9/240/3062 - 7 -
509823/0368
den gespeicherten Zählerstand ZS über die Sperrstufe SS zum
Decodierer DC durch und eine Anzeigeeinrichtung AZ ,zeigt den gespeicherten Zählerstand ZS an.
Der Abfrageimpuls AI wird in einem Impulsgenerator AG aus
einem in einem weiteren Impulsgenerator SM erzeugten Mittensignal MS gewonnen. Das Mittensignal MS zeigt die Mitte
eines Schrittes an und hat beispielsweise eine Dauer von 6 % der Schrittdauer. Es wird.außerdem der Eingangsstufe EI
zugeführt und verhindert dort über eine weitere Sperrstufe die Erzeugung eines Meßimpulses MI während des Auftretens
des Mittensignals MS. Auf diese Weise wird verhindert, daß sich der gespeicherte.Zählerstand ZS während der Decodierung
ändert.
Außerdem zeigt Fig. 1 einen Schrittaktgenerator SG, dem die Zählerstände Z zugeführt werden und der an seinem Ausgang
einen Schrittakt ST abgibt, der an den Grenzen und in der Mitte der Schritte seinen Binärwert ändert.
Die Fig. 2 zeigt das Schaltbild eines ausgeführten Beispiels der Schaltungsanordnung. Der Zähler ZA ist beispielsweise aus
zwei Modulo-10-Zählern aufgebaut und er zählt während jedes
Schrittes eines unverzerrten Datensignals DS genau einmal vom Anfangswert 0 bis zum Endwert 99. Das Datensignal DS
liegt am Eingang der Eingangsstufe EI an, die aus zwei Flipflops F1 und F2, drei NAND-Gliedern N1 bis N3 und zwei
Invertern 11 und 12 besteht. Der Speicher SP ist in dem
ausgeführten Beispiel zum Speichern der Zählerstände Z zwischen 0 und 99 in bekannter Weise aus acht Flipflops aufgebaut,
deren Dateneingänge mit den Ausgängen des Zählers ZA verbunden sind und deren Takteingänge die Meßimpulse MI zugeführt
werden.
Der Impulsgenerator AG,enthält vier NAND-Glieder N4 bis N7
und zwei Inverter 13 und 14. Der Decodierer DC hat soviele
VPA 9/240/3062 - 8 -
50 9823/0368
Ausgänge wie der Zähler ZA mögliche Zählerstände Z besitzt. Ihm ist die Sperrstufe SS vorgeschaltet, die die Decodierung
der gespeicherten Zählerstände ZS verhindert, wenn kein Abfrageimpuls AI anliegt. Sie besteht beispielsweise aus acht
UND-Gliedern, denen die Signale am Ausgang des Speichers SP und der Abfrageimpulse AI zugeführt werden. Der DecodiererDC
setzt die in Form von dezimal verschlüsselten Binärzahlen gespeicherten Zählerstände ZS so um, daß jeweils nur ein
Ausgang des Decodierers DC einen ersten Binärwert annimmt,
während alle anderen Ausgänge den zweiten Binärwert annehmen. Die Ausgänge des Decodierers DC sind mit den Eingängen der
Anzeigeeinrichtung AZ verbunden, die den decodierten, gespeicherten Zählerstand ZS anzeigt. Der Schrittaktgenerator
SG5 besteht aus einem Flipflop F3 und vier NAND-Gliedern N8
bis N11. Der Impulsgenerator SM, der das Mittensignal MS erzeugt, ist dem Schrittaktgenerator SG weitgehend ähnlich
und enthält ein Flipflop F4 und vier NAND-Glieder N12 bis
N15.
Weitere Einzelheiten der in Fig. 2 dargestellten Schaltungsanordnung
werden im folgenden zusammen mit den in Fig. 3 dargestellten Zeitdiagrammen beschrieben.
Bei den in Fig. 3 darges-bellten Zeitdiagrammen von Signalen
an verschiedenen Punkten der Schaltungsanordnung sind in Abszissenrichtung die Zeit t und in Ordinatenrichtung die
Amplituden der Signale dargestellt. Mit Ausnahme des Zählerstandes Z und des Speicherinhalts ZS sind alle Signale Binärsignale,
die die mit 0 und 1 bezeichneten Binärwerte annehmen. Der Zählerstand Z und der gespeicherte Zählerstand ZS sind
aus Gründen der Anschaulichkeit als Analogsignale dargestellt.
Von den Datensignalen DS sind in Fig. 3 mehrere Schritte dargestellt.
Die So11schrittgrenzen sind die Zeitpunkte ti, t4,
t5, t7, t8 und t10. Es wird angenommen, daß die Datensignale DS
VPA 9/240/3062 - 9 -
509823/0368
zu den Zeitpunkten ti, t4 und t8 nicht verzerrt sind.
Außerdem wird angenommen, daß zum Zeitpunkt t6 eine nacheilende Verzerrung und zum Zeitpunkt t9 eine voreilende
Verzerrung vorhanden ist und die Flanken der Datensignale DS zu diesen Zeitpunkten nicht mit den Söllschrittgrenzen übereinstimmen.
Weiterhin wird angenommen, daß sich zwieohen den Zeitpunkten t6 und t8 der Binärwert der Datensignale DS
nicht ändert.
Der Zähltakt ZT wird dem Zähler ZA, der Eingangsstufe EI,
dem Schrittaktgenerator SG und den Impulsgeneratoren AG und SM zugeführt. Der Zähltakt ZT zählt den Zähler ZA bei dem
ausgeführten Beispiel zwischen zwei Schrittgrenzen,also
während einer SollSchrittdauer jeweils genau einmal vom
Anfangswert 0 bis zum Endwert 99. Bei jeder Sollschrittgrenze geht der Zähler ZA selbsttätig von seinem Endwert
auf seinen Anfangswert 0 über. In der gewählten Darstellung der Zählerstände Z in Fig. 3 ergibt sich somit eineTreppenkurve,
deren Periode gleich ist der Sollschrittdauer. Während des ersten Schrittes sind in Fig. 3 ein Ausschnitt aus
der Treppenkurve sowie ein Teil der Zähltakte ZT und jeweils ein Mittensignal MS und ein Abfrageimpuls AI vergrößert dargestellt.
Zum Zeitpunkt ti ändert das Datensignal DS seinen Binärwert
von 0 auf 1. Da zu diesem Zeitpunkt keine Verzerrung vorhanden ist, geht gleichzeitig der Zähler ZA von seinem Endwert
99 auf seinen Anfangswert 0 über.
Das Datensignal DS und das mittels des Inverters 11 invertierte
Datensignal setzen mit dem nächsten, durch den Inverter 12 invertierten Impuls des Zähltakts ZT das Flipflop F1
Da das Flipflop F2 jeweils um eine halbe Periode des Zähltakts ZT verzögert den Binärwert des Flipflops F1 annimmt,
gibt die Eingangsstufe EI über die NAND-Glieder NI und N3
VPA 9/240/3062 - 10■-
50 982 3/0368
einen Meßimpuls MI an den Speicher SP ab. Der Meßimpuls MI schreibt in den Speicher SP den augenblicklichen Zählerstand
Z=O ein. Gleichzeitig setzt er über den Inverter 13 ein aus
den NAND-Gliedern N4 und N5 aufgebautes Flipflop und bereitet das NAND-Glied N6 für die Abgabe eines Abfrageimpulses AI
vor. Mit einer Verzögerung von einer halben Periode des Zähltaktes ZT wird das Flipflop F2 gesetzt und der Meßimpuls MI
wird beendet.
Der durch den Meßimpuls MI in den Speicher SP eingespeicherte Zählerstand ZS, der ebenfalls als Analogsignal dargestellt
ist, hat den Wert Ö, der wie die Skala auf der rechten Seite der Fig. 3 zeigt, einer Verzerrung von 0 % zugeordnet ist.
Die Buchstaben η bzw. ν an der Skala in Fig. 3 geben an, daß es sich um eine nacheilende bzw. voreilende Verzerrung handelt.
Wenn der Zähler ZA den Zählerstand Z=47 erreicht hat, nehmen die Signale Z1, Z2, Z3 und Z7 an seinem Ausgang damit den
Binärwert 1 an. Unter der Annahme, daß das Flipflop F3 zurückgesetzt
ist, setzt das NAND-Glied N12 mit dem nächsten Impuls des Zähltaktes ZT ein aus den NAND-Gliedern N13 und N14
bestehendes Flipflop. Mit der Rückflanke dieses Impulses nimmt der Zähler ZA den Zählerstand Z=48 an.und das Flipflop
F4 wird gesetzt. Am Ausgang dieses Flipflops F4 wird zum Zeitpunkt t2 das Mittensignal MS abgegeben, das den Zeitbereich
eines Schrittes anzeigt, in dem der gespeicherte Zählerstand ZS verarbeitet werden darf.
Mit dem Zählerstand Z=48 nimmt das Signal Z4 am Ausgang des
Zählers ZA den Binärwert 1 an und über das NAND-Glied N6 im Impulsgenerator" AG wird ein Abfrageimpuls AI erzeugt, der
die Sperrstufe SS freigibt und den gespeicherten Zählerstand ZS=O zum Decodierer DC durchschaltet und der Anzeigeeinrichtung
AZ zuführt. Die Anzeigeeinrichtung AZ zeigt
VPA 9/240/3062 - 11 -
509823/0368
eine dem gespeicherten Zählerstand ZS zugeordnete Verzerrung von 0 % an. Gleichzeitig verhindert das Mittensignal
MS über die aus den NAND-Gliedern N1 und N2 gebildete Sperrstufe in der Eingangsstufe EI, daß der gespeicherte
Zählerstand ZS während der Übernahme zur Anzeige geändert wird.
Selbstverständlich kann die Sperrstufe SS auch zwischen dem Decodierer DC und der Anzeigeeinrichtung AZ angeordnet
werden oder auf. eine Sperrstufe SS verzichtet werden, wenn ein schaltbarer Decodierer zur Verfügung steht.
Zum Zeitpunkt t3 erreicht der Zähler ZA den Zählerstand Z=50. Das Signal Z4 nimmt den Binärwert 0 an, beendet
den Abfrageimpuls AI und setzt mit dem nächsten Impuls
des Zähltaktes ZT das aus den NAND-Gliedern N4 und N5 bestehende Flipflop zurück.
Unmittelbar vorher wurde beim Zählerstand Z=49 über das NAND-Glied N8 ein aus den NAND-Gliedern N9 und N10 aufgebautes
Flipflop gesetzt und beim Zählerstand Z=50 wird das Flipflop F3 gesetzt. Am Ausgang des Flipflops F3' wird
der Schrittakt ST abgegeben und er nimmt den Binärwert 1 an. Der Schrittakt ST wird dem NAND-Glied N15 und der invertierte
Schrittakt dem NAND-Glied N12 zugeführt. Außerdem wird der Schrittakt ST zur Synchronisierung der Datensignale
an einem Ausgang der Schaltungsanordnung abgegeben.
Beim Zählerstand Z=51 nimmt das Signal Z1 den Binärwert 1
an und mit dem nächsten Impuls des Zähltakts ZT wird über das NAND-Glied N15 das aus den. NAND-Gliedern N13 und N14
bestehend Flipflop wieder zurückgesetzt. Anschließend wird das Flipflop F4 ebenfalls zurückgesetzt und das Mittensignal
MS nimmt damit beim Zählerstand Z=52 wieder den Binärwert an. Es gibt die NAND-Glieder N1 und N2 der Sperrstufe in der
VPA 9/240/3062 - 12 -
5 09823/0368
Eingangs stufe EI wieder frei und sperrt neben dem Signal Z4
das NAND-Glied N6, um zu verhindern, daß außerhalb der Schrittmitte ein Abfrageimpuls AI erzeugt wird.
Mit dem Erreichen des Endwerts 99 wird über das NAND-Glied N11 das aus den NAND-Gliedern N9 und N10 bestehende Flipflop wieder
zurückgesetzt. Mit dem folgenden Impuls des Zähltaktes ZT wird zum Zeitpunkt t4 auch das Flipflop F3 zurückgesetzt. Der
Schrittakt ST nimmt damit wieder den Binärwert 0 an. Gleichzeitig geht der Zähler ZA von seinem Endwert auf seinen Anfangswert
über. Außerdem ändert das Datensignal DS seinen Binärwert von 1 auf 0.
Nach der Änderung des Datensignals DS wird das Flipflop F1 wieder zurückgesetzt und das NAND-Glied N2 erzeugt über
das NAND-Glied N3 einen neuen Meßimpuls MI. Dieser Meßimpuls MI schreibt wieder den Zählerstand 0 in den Speicher· SP
ein, der damit erneut angibt, daß das Datensignal DS nicht verzerrt ist. In der Mitte des folgenden Schrittes werden
wieder ein Mittensignal MS, ein Abfrageimpuls AI und ein
Schrittakt ST erzeugt.
Zum Zeitpunkt t5 erreicht der Zähler wieder seinen Endwert
und er geht erneut auf seinen Anfangswert über. Da zu diesem Zeitpunkt eine nacheilende Verzerrung des Datensignals DS angenommen
wird, ändert es erst zum Zeitpunkt t6 seinen Binärwert von 0 auf 1. Die Eingangsstufe EI erzeugt damit ebenfalls
erst zum Zeitpunkt t6 einen Meßimpuls MI. Dieser Meßimpuls MI schreibt den augenblicklichen Zählerstand Z, beispielsweise 12,
in den Speicher SP ein. Der gespeicherte Zählerstand ZS=12
ist einer nacheilenden Verzerrung des Datensignals von 12 % zugeordnet. In der Mitte des folgenden Schrittes werden erneut
ein Mittensignal MS, ein Abfrageimpuls AI und ein Schritt- < takt ST erzeugt. Der Abfrageimpuls AI schaltet wieder über die
Sperrstufe SS den gespeicherten Zählerstand ZS zum Decodierer DC
VPA 9/240/3062 - 13 -
509823/0368
durch und die Anzeigeeinrichtung AZ zeigt eine nacheilende
Verzerrung von 12 % an. - .
Zum Zeitpunkt t7 ändert das Datensignal DS seinen Binärwert nicht. Damit erzeugt die Eingangsstufe EI auch keinen Meßimpuls
und das aus den NAND-Gliedern N4 und N5 bestehende Flipflop wird nicht gesetzt. Das NAND-Glied N6 ist folglich
gesperrt und an seinem Ausgang wird kein Abfrageimpuls AI abgegeben. Auf diese Weise wird verhindert, daß eine Verzerrung
angezeigt wird, wenn sich das Datensignal DS nicht geändert hat.
Zum Zeitpunkt t8 tritt keine Verzerrung des Datensignals DS auf. In der Anzeigeeinrichtung AZ wird daher wie in den auf
die Zeitpunkte ti und t4 folgenden Schritten eine Verzerrung
von 0 % angezeigt.
Das Datensignal DS ändert zum Zeitpunkt t9 wieder seinen Binärwert
von 0 auf 1. Da jetzt angenommen wird, daß zu diesem Zeitpunkt eine voreilende Verzerrung auftritt, hat der Zähler
ZA noch nicht seinen Endwert erreicht und vom Meßimpuls MI wird beispielsweise der Zählerstand Z=75 in den Speicher SP
eingeschrieben. Zum Zeitpunkt t10 erreicht der Zähler ZA wieder seinen Endwert und geht wieder auf den Anfangswert über.
In der Mitte des nächsten Schrittes übernimmt der Abfrageimpuls AI den gespeicherten Zählerstand ZS über die Sperrstufe
SS in den Decodierer DC und in die Anzeigeeinrichtung AZ. Dort wird jetzt eine voreilende Verzerrung von 25 % angezeigt.
Falls die Verzerrung nur dann angezeigt werden soll, wenn das Datensignal seinen Binärwert entweder von 1 auf 0 oder
von 0 auf 1 ändert, wird in der Eingangsstufe EI mit einem
Signal PS und einem Signal NS die Abgabe der Meßimpulse MI über das aus den NAND-Gliedern N1 bis N3 bestehende UND-ODER-Glied
gesteuert. %
VPA 9/240/3062 - 14 ~
50982 3/0368
Das Signal PS wird dem NAND-Glied N1 zugeführt und wenn
es den Binärwert O annimmt wird das NAND-Glied N1 gesperrt. Mit dem Signal PS kann damit verhindert werden,
daß Meßimpulse MI abgegeben werden, wenn das Datensignal DS seinen Binärwert von O auf 1 ändert. In gleicher Weise
verhindert das Signal NS, das dem NAND-Glied N2 zugeführt wird, eine Abgabe von Meßimpulsen MI wenn das Datensignal DS
seinen Binärwert von 1 auf O ändert.
11 Patentansprüche
3 Figuren
3 Figuren
VPA 9/240/3062 - 15 -
509823/0368
Claims (1)
- PatentansprücheΠ .J Schaltungsanordnung zum Messen der Verzerrung von Datensignalen mittels eines Zählers, der von einem Zähltakt konstanter Folgefrequenz während der Dauer jedes Schrittes des Datensignals von einem Anfangswert bis zu einem Endwert gezählt wird, mittels eines Speichers, der die Zählerstände, die gleichzeitig mit den Flanken der Datensignale und damit erzeugten Meßimpulsen auftreten, für eine Anzeige speichert, mittels eines Decodierers, der die gespeicherten Zählerstände decodiert und mittels einer Anzeigeeinrichtung, die die decodierten Zählerstände anzeigt, gekennzeichnet durch einen Speicher (SP), in den die Zählerstände (Z) für eine weitere Verarbeitung zwischengespeichert werden, durch einen ersten Impulsgenerator (AG), der in der Mitte der Schritte je einen Abfrageimpuls (AI) erzeugt und durch eine erste Sperrstufe (SS), der die Abfrageimpulse (AI) zugeführt werden und die die . gespeicherten Zählerstände (ZS) während der Dauer der Abfrageimpulse (AI) zum Decodierer (DC) und/oder zur Anzeigeeinrichtung (AZ) durchschaltet.2. Schaltungsanordnung nach Anspruch 1 ,· dadurch gekennzeichnet, daß ein zweiter Impulsgenerator (SM) vorgesehen ist, der mit den Ausgängen des Zählers (ZA) verbunden ist und der in der Mitte der Schritte je ein Mittensignal (MS) erzeugt, dessen Dauer größer ist als die Impulsdauer der Abfrageimpulse (AI) und daß eine zweite Sperrstufe (N1, N2) vorgesehen ist, die die Meßimpulse (MI) bei gleichzeitigem Auftreten des Mittensignals (MS) sperrt.· Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß ein erstes Flipflop (F4) vorgesehen ist, das durch die Signale, die am Ausgang des Zählers (ZA) abgegeben werden kurz vor der Mitte jedes Schrit-VPA 9/240/3062 · - 16 -50 9823/0368tes gesetzt und kurz nach der Mitte jedes Schrittes zurückgesetzt wird und das an seinem Ausgang das Mittensignal (MS) abgibt.4. Schaltungsanordnung nach Anspruch 2 oder Anspruch 3, dadurch gekennzeichnet, daß ein zweites Flipflop (N4, N5) vorgesehen ist, das mit jedem Meßimpuls (MI) gesetzt wird und durch ein vom Zähler £ZA) abgegebenes Signal (Z4) und dem Mittensignal (MS) in der Mitte jedes Schrittes zurückgesetzt wird und daß ein erstes NAND-Glied (N6) vorgesehen ist, dem das Ausgangssignal des zweiten Flipflops (N4, N5) und das Mittensignal (MS) zugeführt werden und das an seinem Ausgang den Abfrageimpuls (AI) abgibt.5· Schaltungsanordnung.nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß ein Schritttaktgenerator (SG) vorgesehen ist, dem die am Ausgang des Zählers (ZA) abgegebenen Signale zugeführt werden und der einen Schrittakt (ST) erzeugt, der seinen Binärwert in der Mitte und an den Grenzen jedes Schrittes ändert.6. Schaltungsanordnung nach Anspruch 5, dadurch gekennzeichnet, daß ein dri-ttes Flipflop (N13, N14) vorgesehen ist, das dem ersten Flipflop (F4) vorgeschaltet ist und daß ein zweites und ein drittes NAND-Glied (N12, N15) vorgesehen sind, denen der Schrittakt (ST) und die vom Zähler (ZA) abgegebenen Signale zugeführt werden und deren Ausgänge mit den Setz- bzw. Rücksetzeingängen des dritten Flipflops (N13, N14) verbunden sind.7. Schaltungsanordnung nach Anspruch 5 oder Anspruch 6, dadurch gekennzeichnet, daß der Schritttaktgenerator (SG) ein viertes Flipflop (F3) enthält, das gesetzt wird, wenn der Zähler (ZA) seinen halben EndwertVPA 9/240/3062 - 17 -509823/0368erreicht hat und das zurückgesetzt wird, wenn der Zähler (ZA) von seinem Endwert auf seinen Anfangswert zurückgesetzt wird und das an seinem Ausgang den Schrittakt (ST) abgibt.8. Schaltungsanordnung nach Anspruch 7, dadurch gekennzeichnet, daß dem vierten Flipflop (F3) ein fünftes Flipflop (N9, N10) vorgeschaltet ist und daß ein viertes bzw. ein fünftes NAND-Glied (N8 bzw. N11) vorgesehen sind, denen die vom Zähler (ZA) abgegebenen Signale zugeführt werden und deren Ausgänge mit den Setz- bzw. Rücksetzeingängen des fünften Flipflops (N9» N10) verbunden sind.9. Schaltungsanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß als Decodierer ein schaltbarer Decodierer vorgesehen ist.10. Schaltungsanordnung nach einem der vorhergehenden Ansprüche, d'a durch gekennzeichnet, daß zwei weitere Flipflops (Ft, F2) vorgesehen sind, die nacheinander durch den Zähltakt (ZT) gesetzt oder rückgesetzt werden, wenn das Datensignal (DS) seinen Binärwert ändert und daß ein UND-ODER-Glied (Nt, N2, N3) vorgesehen ist, das die Meßimpulse (Ml) erzeugt, wenn die weiteren Flipflops (F1, F2) unterschiedliche Binärwerte annehmen.11. Schaltungsanordnung nach Anspruch 10, dadurch gekennzeichnet, daß an dem UND-ODER-Glied (N1, N2, N3) ein erster bzw. zweiter Eingang vorgesehen sind, über die durch ein erstes bzw. zweites Signal (PS bzw. NS) die Erzeugung von Meßimpulsen (Ml) gesperrt wird, wenn das Datensignal (DS) seinen Binärwert von 0 nach 1 bzw. von 1 nach 0 ändert.VPA 9/240/3062509 8 2 3/0368
Priority Applications (13)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19732358296 DE2358296B2 (de) | 1973-11-22 | 1973-11-22 | Schaltungsanordnung zum messen der verzerrung von datensignalen |
GB40608/74A GB1479053A (en) | 1973-11-22 | 1974-09-18 | Apparatus for measuring the distortion of data signals |
AT813174A AT336698B (de) | 1973-11-22 | 1974-10-09 | Schaltungsanordnung zum messen der verzerrung von datensignalen |
CH1396974A CH580816A5 (de) | 1973-11-22 | 1974-10-18 | |
IT29536/74A IT1025775B (it) | 1973-11-22 | 1974-11-18 | Disposizione circuitale per misurare la distorsione di segnali di dati |
FR7438039A FR2252713A1 (de) | 1973-11-22 | 1974-11-19 | |
NL7415060A NL7415060A (nl) | 1973-11-22 | 1974-11-19 | Schakelinrichting voor het meten van de vervor- ming van informatiesignalen. |
LU71320A LU71320A1 (de) | 1973-11-22 | 1974-11-20 | |
SE7414576A SE394562B (sv) | 1973-11-22 | 1974-11-20 | Metanordning for datasignalers forvrengning |
DK606674A DK606674A (de) | 1973-11-22 | 1974-11-21 | |
US05/526,214 US3985955A (en) | 1973-11-22 | 1974-11-22 | Apparatus for measuring the distortion of data signals |
BE150782A BE822515A (fr) | 1973-11-22 | 1974-11-22 | Montage pour la mesure de la distorsion de signaux de donnees |
JP49133743A JPS5084122A (de) | 1973-11-22 | 1974-11-22 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19732358296 DE2358296B2 (de) | 1973-11-22 | 1973-11-22 | Schaltungsanordnung zum messen der verzerrung von datensignalen |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2358296A1 true DE2358296A1 (de) | 1975-06-05 |
DE2358296B2 DE2358296B2 (de) | 1977-05-26 |
Family
ID=5898813
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19732358296 Granted DE2358296B2 (de) | 1973-11-22 | 1973-11-22 | Schaltungsanordnung zum messen der verzerrung von datensignalen |
Country Status (13)
Country | Link |
---|---|
US (1) | US3985955A (de) |
JP (1) | JPS5084122A (de) |
AT (1) | AT336698B (de) |
BE (1) | BE822515A (de) |
CH (1) | CH580816A5 (de) |
DE (1) | DE2358296B2 (de) |
DK (1) | DK606674A (de) |
FR (1) | FR2252713A1 (de) |
GB (1) | GB1479053A (de) |
IT (1) | IT1025775B (de) |
LU (1) | LU71320A1 (de) |
NL (1) | NL7415060A (de) |
SE (1) | SE394562B (de) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3536031A1 (de) * | 1985-10-09 | 1987-04-09 | Bbc Brown Boveri & Cie | Verfahren zur analyse und synthese von binaeren zeichen |
HU195378B (en) * | 1985-12-20 | 1988-04-28 | Mta Koezponti Fiz Kutato Intez | Method and device for determining signal transfer rate and/or signal distortion of the synchronous and/or asynchronous serial data transfer lines |
DE3833486C1 (de) * | 1988-10-01 | 1989-08-03 | Wandel & Goltermann Gmbh & Co, 7412 Eningen, De | |
CN104849549B (zh) * | 2015-04-21 | 2018-03-06 | 深圳市海浦蒙特科技有限公司 | 测量脉冲频率的方法及系统 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL268912A (de) * | 1960-09-07 |
-
1973
- 1973-11-22 DE DE19732358296 patent/DE2358296B2/de active Granted
-
1974
- 1974-09-18 GB GB40608/74A patent/GB1479053A/en not_active Expired
- 1974-10-09 AT AT813174A patent/AT336698B/de not_active IP Right Cessation
- 1974-10-18 CH CH1396974A patent/CH580816A5/xx not_active IP Right Cessation
- 1974-11-18 IT IT29536/74A patent/IT1025775B/it active
- 1974-11-19 NL NL7415060A patent/NL7415060A/xx not_active Application Discontinuation
- 1974-11-19 FR FR7438039A patent/FR2252713A1/fr not_active Withdrawn
- 1974-11-20 SE SE7414576A patent/SE394562B/xx unknown
- 1974-11-20 LU LU71320A patent/LU71320A1/xx unknown
- 1974-11-21 DK DK606674A patent/DK606674A/da unknown
- 1974-11-22 US US05/526,214 patent/US3985955A/en not_active Expired - Lifetime
- 1974-11-22 BE BE150782A patent/BE822515A/xx unknown
- 1974-11-22 JP JP49133743A patent/JPS5084122A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
NL7415060A (nl) | 1975-05-26 |
GB1479053A (en) | 1977-07-06 |
DK606674A (de) | 1975-07-21 |
BE822515A (fr) | 1975-05-22 |
AT336698B (de) | 1977-05-25 |
US3985955A (en) | 1976-10-12 |
CH580816A5 (de) | 1976-10-15 |
SE394562B (sv) | 1977-06-27 |
SE7414576L (de) | 1975-05-23 |
DE2358296B2 (de) | 1977-05-26 |
IT1025775B (it) | 1978-08-30 |
FR2252713A1 (de) | 1975-06-20 |
LU71320A1 (de) | 1975-08-20 |
JPS5084122A (de) | 1975-07-07 |
ATA813174A (de) | 1976-09-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2617114C2 (de) | Signalpegelregelschaltung | |
DE2726277C2 (de) | Verfahren zum Ermitteln eines Signals vorgegebener Frequenz und Anordnung zur Durchführung des Verfahrens | |
DE2245360A1 (de) | Pseudo-zufallszahlengenerator fuer datenverarbeitung | |
DE2824130C2 (de) | ||
DE2811725C2 (de) | ||
EP0099142A2 (de) | Verfahren und Anordnung zum Demodulieren eines frequenzmodulierten Eingangssignals | |
DE2953968C2 (de) | Integrierende Analog-/Digital-Wandlerschaltung | |
DE2358296A1 (de) | Schaltungsanordnung zum messen der verzerrung von datensignalen | |
DE2841014A1 (de) | Digitale entfernungsmesseinheit | |
DE3311729C2 (de) | Elektronisches Musikinstrument | |
DE2613930C3 (de) | Digitaler Phasenregelkreis | |
DE2616398B1 (de) | Schaltungsanordnung zur regelung der impulsfolgefrequenz eines signals | |
DE2710270B2 (de) | Schaltungsanordnung zur Erzeugung von mit eintreffenden Datenimpulsen synchronisierten Taktimpulsen | |
DE3521288A1 (de) | Anordnug zur digitalen teilung eines eingangstaktes | |
DE2743410A1 (de) | Verfahren und anordnung zur zeitlichen stabilisierung periodischer abtastimpulse und anordnungen zur durchfuehrung des verfahrens | |
DE2840555A1 (de) | Schaltungsanordnung zur messung der periodendauer einer impulsfolge, deren verwendung und schaltungsanordnung nach dieser verwendung | |
DE2712831C3 (de) | ||
DE2346934A1 (de) | Digitaler phasenregelkreis | |
DE2131353A1 (de) | Transponder | |
DE2039557C3 (de) | Anordnung zum Frequenzvergleich zweier Impulsfolgefrequenzen | |
DE2261352C3 (de) | Vorrichtung zum Umwandeln einer ersten Folge periodischer Impulse in eine zweite Folge periodischer Impulse mit niedriger Frequenz | |
EP0065062B1 (de) | Verfahren zur Erzeugung von digitalen periodischen Zeitfunktionssignalen | |
DE3045018C2 (de) | ||
DE2517593A1 (de) | Frequenzteiler | |
DE2517592A1 (de) | Frequenzteiler |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
EHJ | Ceased/non-payment of the annual fee |