HU195378B - Method and device for determining signal transfer rate and/or signal distortion of the synchronous and/or asynchronous serial data transfer lines - Google Patents
Method and device for determining signal transfer rate and/or signal distortion of the synchronous and/or asynchronous serial data transfer lines Download PDFInfo
- Publication number
- HU195378B HU195378B HU490985A HU490985A HU195378B HU 195378 B HU195378 B HU 195378B HU 490985 A HU490985 A HU 490985A HU 490985 A HU490985 A HU 490985A HU 195378 B HU195378 B HU 195378B
- Authority
- HU
- Hungary
- Prior art keywords
- input
- outputs
- signal
- unit
- data
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/24—Testing correct operation
- H04L1/248—Distortion measuring systems
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/20—Arrangements for detecting or preventing errors in the information received using signal quality detector
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Quality & Reliability (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Dc Digital Transmission (AREA)
Abstract
Description
A találmány tárgya eljárás és berendezés soros adatátviteli vonalak adatátviteli sebességének és/vagy jeltorzításának meghatározására.The present invention relates to a method and apparatus for determining the transmission rate and / or signal distortion of serial data transmission lines.
Mint ismeretes az egymással információs kapcsolatban lévő' adatfeldolgozó berendezések, számítógépek, terminálok között az információcsere általában soros szinkron és/vagy aszinkron adatátvitellel, adatátviteli/távadatátviteli vonalak segítségével valósul meg. Célszerű, ha a soros adatátviteli/távadatátviteli vonalakat fogadó adatkezelő berendezés (például vonali multiplexer, front-end processzor, intelligens vonalkapcsoló és adatkezelő rendszer, stb.), azon túl, hogy a beérkező soros információt fogadja, kezeli, illetve előfeldolgozást, protokoll-konverziót végez rajta, valamint továbbítja a központi adatfeldolgozó berendezés felé. A beérkező soros információt vizsgálva adatokat tud szolgáltatni az adatátviteli sebességre és a beérkező soros jelek torzítására (jitter, skew) vonatkozóan. Az eddig ismert megoldásokat és berendezéseket alapvetően az jellemzi, hogy az adatátviteli sebesség és a jeltorzítás meghatározása két különböző berendezéssel, egymástól függetlenül történik, és a jeltorzítás meghatározására használatos ismert berendezések bonyolultságára és nehézkességére való tekintettel ez utóbbira csak rendkívül indokolt esetben kerül sor.As is known, information exchange between information processing equipment, computers and terminals is usually carried out by serial synchronous and / or asynchronous data transmission, data transmission / remote transmission lines. It is desirable that the data processing equipment (e.g., line multiplexer, front-end processor, intelligent line switching and data management system, etc.) receiving the serial data transmission / remote data transmission lines, handles the incoming serial information as well as preprocessing, protocol conversion and transmits it to the central processing unit. By examining incoming serial information, you can provide data on data rate and distortion of incoming serial signals (jitter, skew). Prior art solutions and apparatuses are characterized in that data rate and signal distortion are determined independently of two different devices and, in view of the complexity and difficulty of known devices used to determine signal distortion, the latter is performed only in highly justified cases.
Aszinkron soros adatátvitel esetén, az adatátviteli sebesség meghatározására alkalmazott ismert módszerek lényege, hogy az adatátvitel megkezdésekor az első, esetleg az első két átvitt karakter START-bitjének hosszát (pontosabban a START-bit felfutó élétől a következő lefutó élig terjedő időtartamot) meghatározzák, és az így meghatározott értékből következtetnek az adatátviteli sebességre. Az egyszer meghatározott adatátviteli sebességet az adatátvitel teljes tartama alatt érvényesnek tételezik fel.In the case of asynchronous serial data transfer, the known methods for determining the data rate are to determine at the start of the data transmission the length of the START bit of the first or possibly the first two transmitted characters (more particularly the rising edge of the START bit to the next falling edge). Thus, the data rate is inferred from a specified value. Once specified, the data rate is assumed to be valid for the entire duration of the data transmission.
A fentiekben vázolt egyszerű módszer hátrányai a következők:The disadvantages of the simple method outlined above are:
- Az adatátvitel megkezdésekor küldött első (első két) karakter nem lehet akármilyen, általában csak „kocsi vissza” (Carriage Return) karakter megengedett. Ha ugyanis a mérés céljára küldött soros karakter legkisebb helyiértékű bitjének (a soros adatforgalomban a START-bit után következő első információs bit) értéke nem logikai „1”, akkor a START-bit felfutó éle utáni első jelváltás nem egy bitidő eltelte után következik be, következésképpen a fenti elven végzett mérés hamis eredményt szolgáltat.- The first (first two) characters sent at the start of the data transfer must not be any characters, usually only the "Carriage Return" characters are allowed. Namely, if the smallest bit of the serial character sent for measurement (the first information bit after the START bit in serial data traffic) is not logical "1", the first signal change after the start bit of the START bit does not occur after a bit time, consequently, a measurement based on the above principle gives a false result.
- A fenti módszerrel az adatátviteli sebesség az első (tehát előre meghatározott) karakterek átvitele után, az adatátvitel közben a vonalba például protokoll analizátor által történő „behallgatás” során nem határozható meg.- With the above method, the data rate cannot be determined after transmission of the first (i.e. predefined) characters during data transmission to the line, for example by "intercepting" by a protocol analyzer.
- Noha a START-bit hosszának fentiek szerint meghatározott értékét a jeltorzítás befolyásolja, ezért az így meghatározott értéken kerekítést kell végrehajtani, a mérésből a torzítás pontos értéke nem határozható meg.- Although the value of the START bit length as defined above is affected by the signal distortion, so rounding must be performed on the value so determined, the exact value of the distortion cannot be determined from the measurement.
A jelátviteli torzítás meghatározására általában a következő módszert alkalmazzák. A torzított jelet regenerálják, majd a regenerált, valamint az eredeti (torzított) jelből a regenerált jel egy bitjének a bitidő százalékában meghatározott különböző pontjaiban mintát vesznek, majd meghatározzák, hogy a regenerált és az eredeti jel a regenerált jel százalékában kifejezett mely pozícióban különböznek egymástól, és az így kapott értékeket tekintik a jeltorzításra jellemzőnek.The following method is generally used to determine the signal distortion. The distorted signal is regenerated, and sampled at different points in a bit of a bit of the regenerated signal from the regenerated signal and the original (distorted) signal, and then determined at what position the regenerated signal and the original signal differ as a percentage, and the values so obtained are considered characteristic of signal distortion.
A fenti módszert alkalmazzák például a japán NIPPON Electric cég NEDIX-510A típusú telex és idatkapcsoló rendszeréhez, mely rendszer többek között a Magyar Posta telexközpontját valósítja meg. A módszer hátrányai a következők:The above method is used, for example, for the NEDIX-510A telex and time switch system of the Japanese company NIPPON Electric, which implements, inter alia, the Magyar Posta's telex center. The disadvantages of this method are:
- A torzítás meghatározásának fenti módja mindenképpen feltételezi a digitális jelhelyreállítást, mely önmagában is bonyolult áramkörrel valósítható meg.- The above method of determining the distortion necessarily implies digital signal recovery, which in itself can be accomplished by a complex circuit.
- A többszörös mintavételezés, a különböző mintavételi pozíciók előállítása, stb. viszonylag bonyolult áramköri megvalósítást igényel, mindazonáltal a mérés eredménye csupán egy-egy bitmintára, nem pedig a jelfolyam egészére lesz jellemző. A találmánnyal megoldandó feladat ennek megfelelően egy olyan berendezés kialakítása, amely- Multiple sampling, generation of different sampling positions, etc. it requires a relatively complex circuit implementation, however, the measurement result will be specific to a single bit pattern, not the whole stream. Accordingly, the object of the present invention is to provide an apparatus which
- biztosítja az adatátviteli sebesség és a jeltorzítás értékének egységes módszerrel történő meghatározását;- provide a uniform method for determining data rates and signal distortion values;
— a fenti értékek meghatározását sorozatos mérés segítségével végzi, így az adatátvitel bármely fázisában (tehát nemcsak az adatátvitel kezdetén) alkalkalma zható;- determines the above values by means of a series of measurements so that it can be applied at any stage of the data transmission (ie not only at the beginning of the data transmission);
— az adatátviteli sebesség meghatározásakor a mérendő (átvitt) karakterekre vonatkozóan nem tartalmaz megkötést, vagy legalábbis az ismert eljárásokhoz képest enyhébb megkötést tartalmaz;- does not contain a limit for the characters to be measured (transmitted) when determining the data rate, or at least a lighter limit than the known methods;
— viszonylag egyszerű eszközökkel lehetővé teszi a vizsgált adatátviteli jeltorzítás szempontjából történő analízisét anélkül, hogy a jelregenerálás elvégzését feltételezné.- allows relatively simple tools to be analyzed for signal distortion of the transmitted data without requiring any signal regeneration.
A találmány alapja az a felismerés, hogy a feladat egyszerűen megoldódik, ha az adatátvitel teljes időtartama alatt folyamatosan egyszerre mérünk bitidő maximumot és minimumot.The present invention is based on the discovery that the task is simply solved by continuously measuring the bit-time maximum and minimum simultaneously throughout the data transmission.
A találmány szerinti eljárás egy olyan ismert eljárás továbbfejlesztése, melynek során a két jelváltozás közötti időtartamot meghatározzuk és eltároljuk.The method of the present invention is a further development of a known method in which the time between two signal changes is determined and stored.
A továbbfejlesztés, vagyis a találmány abban van, hogy a jelváltozás közötti időtartamot összehasonlítjuk a korábbi minimál értékkel, és csak akkor tároljuk el, ha annak értéke kisebb az előző minimál értéknél, és nagyobb egy előzetesen eltárolt minimál határértéknél, és a jelváltozások közötti időtartamok összehasonlítása során azt vizsgáljuk, hogy az újonnan mért érték az előzőleg eltárolt maximál értéknél nagyobb, és egyidejűleg az előzőleg eltárolt maximum határértéknél kisebb-e, és az új mért értéket csak akkor tároljuk el maximál értékként, ha az előző két vizsgálat eredménye pozitív.An improvement, i.e. the invention, is to compare the time between signal changes with the previous minimum value and store it only if its value is less than the previous minimum value and greater than a pre-stored minimum limit and when comparing the time between signal changes. examining whether the newly measured value is greater than the previously stored maximum value and simultaneously less than the previously stored maximum value, and storing the new measured value as a maximum value only if the previous two tests are positive.
A találmány értelmében célszerű, ha a mérés kezdetekor minimál értékként beállítjuk az elvileg eltá-21According to the invention, it is advisable to set the measurement to a minimum value at the beginning of the measurement
195 3 78 rolható maximális értéket, és az első mérés során ezt tekintjük az előző mérés során kapott minimál értéknek, és a mérés kezdetekor maximál értékként beállítjuk az elvileg eltárolható minimális értéket, és az első mérés során ezt tekintjük az előző mérésnél kapott maximál értéknek.195 3 78 is the maximum value that can be stored during the first measurement, and the maximum value that can be stored in the first measurement is set as the maximum value at the start of the measurement and the maximum value obtained during the first measurement.
A találmány szerinti berendezés egy olyan ismert berendezés továbbfejlesztése, melynél jelátviteli sebességmeghatározó egység bemenetei első címző vezetéken át címfelismerő egységre, valamint a berendezés bemenetét képező bemenő adat vezetékkötegre, kimenetei pedig első adat vezetékcsoporton keresztül első kapuzó egység bemenetére vannak kötve. Az első kapuzó egység további bemenete harmadik címző vezetéken át a címfelismerő egység további kimenetére, kimenetei pedig a központi vezetékköteg részét képező kiolvasó vezetékkötegen keresztül vezérlő egység ki/bemeneteire vannak csatlakoztatva. A címfelismerő egység bemenetel a központi vezetékköteg részét képező cím és vezérlő vezetékkötegre vannak kötve.The apparatus of the present invention is an improvement of a known apparatus wherein the inputs of a signaling rate determining unit are connected via a first address line to an address recognition unit and an input data harness constituting an input of the apparatus, and its outputs are connected to a first gateway unit. The additional input of the first gating unit is connected via a third addressing wire to the additional output of the address recognition unit, and its outputs are connected to the I / O of the control unit via the scan wiring harness that is part of the central wiring harness. The address recognition unit input is connected to the address and control wiring harness that is part of the central wiring harness.
A továbbfejlesztés, vagyis a találmány abban van, hogy az ismert berendezéstől abban tér el, hogy jelátviteli sebesség meghatározó egység helyett jelátviteli sebesség és jeltorzítás meghatározó egység van, melynek bemenetei első címző vezetéken és második címző vezetéken át a címfelismerő egység kimeneteire, harmadik címző vezetéken keresztül a címfelismerő egység további kimenetére és az első kapuzó egység bemenetére, valamint negyedik címző vezetéken át a címfelismerő egység még további kimenetére és második kapuzó egység bemenetére, még további bemenetei pedig a berendezés bemenetét képező bemenő adat vezetékkötegre, valamint a központi vezetékköteg részét képező beíró vezetékkötegen keresztül a vezérlő egység ki/bemeneteire, kimenetei pedig első adat vezetékcsoporton keresztül az első kapuzó egység további bemenetére, második adat vezetékcsoporton át pedig a második kapuzó egység további bemenetére van csatlakoztatva. A címfelismerő egység bemenetei a központi vezetékköteg részét képező cím és vezérlő vezetékkötegre vannak kötve. Az első kapuzó egység kimenete a központi vezetékköteg részét képező kiolvasó vezetékkötegen keresztül a vezérlő egység ki/bemeneteire, valamint a második kapuzó egység kimeneteire vannak kötve.A further development, i.e. the invention, differs from the known apparatus in that instead of a signal rate determining unit, there is a signal rate and signal distortion determining unit having inputs through a first address line and a second address line to the outputs of the address recognition unit via a third address line. to the additional output of the address recognition unit and the input of the first gateway unit, and through the fourth addressing wire to the further output of the address recognition unit and the input of the second gateway unit, and further inputs to the input data harness forming the device input the inputs / outputs of the control unit and its outputs via the first data cable group to the further input of the first gateway unit and through the second data cable group to the second gateway unit is connected to its other input. The inputs of the address recognition unit are connected to the address and control wiring harness that is part of the central wiring harness. The output of the first gating unit is connected through the scan wiring harness that is part of the central wiring harness to the inputs / inputs of the control unit and to the outputs of the second gating unit.
A találmány értelmében célszerű, ha a jelátviteli sebesség és jeltorzítás meghatározó egység időazonosító áramkör bemenete a bemenő adat vezetékkötegre, kimenetei pedig engedélyező vezetéken, továbbá törlő vezetéken át számláló bemenetelre, beíró vezetéken keresztül pedig első kapuzó áramkör és második kapuzó áramkör bemenetére vannak csatlakoztatva. A számláló kimenetei részben a belső adat vezetékkötegen át első összehasonlító áramkör, második összehasonlító áramkör, harmadik összehasonlító áramkör, negyedik összehasonlító áramkör, határoló minimum regiszter és határolt maximum regiszter bemenetére, részben pedig a központi vezetékköteg részét képező szinkronizáló vezetékre van kötve. A jelátviteli sebesség és jeltorzítás meghatározó egység minimum határ regiszter bemenetei részben az első címző vezetékre, részben pedig a központi vezetékköteg részét képező adat vezetékkötegen át maximum határ regiszter bemenetelre, kimenetei pedig első átmenő vezetékkötegen keresztül az első összehasonlító áramkör további bemenetelre vannak csatlakoztatva. A maximum határ regiszter további bemenete a második címző vezetékre, kimenete pedig második átmenő vezetékkötegen keresztül a második összehasonlító áramkör további bemenetelre vannak kötve. Az első kapuzó áramkör további bemenetei harmadik átmenő vezetéken át az első összehasonlító áramkör, ötödik átmenő vezetéken át pedig a harmadik összehasonlító áramkör kimenetére, kimenete pedig első átmenő vezetéken keresztül a határoló minimum regiszter további bemenetére van csatlakoztatva. A határoló minimum regiszter még további bemenete a harmadik címző vezetékre, kimenetel pedig első adat vezetékcsoporton keresztül a harmadik összehasonlító áramkör további bemenetelre vannak kötve. A második kapuzó áramkör további bemenetei negyedik átmenő vezetéken át a második összehasonlító áramkör, hatodik átmenő vezetéken át pedig a negyedik összehasonlító áramkör kimenetére, kimenete pedig második átmenő vezetéken keresztül a határolt maximum regiszter bemenetére van csatlakoztatva. A határolt maximum regiszter még további bemenete a negyedik címző vezetékre, kimenete pedig második adat vezetékcsoporton keresztül a negyedik összehasonlító áramkör további bemenetelre vannak kötve.In accordance with the present invention, it is advantageous for the time-identification circuit input of the signaling rate and signal distortion determining unit to be connected to the input data wiring harness and its outputs to the input gate, wipe count and input gates to the first gate circuit and the second gate. The counter outputs are connected partly to the inputs of the first comparator circuit, the second comparator circuit, the third comparator circuit, the fourth comparator circuit, the limiting minimum register and the limited maximum register via the internal data wiring harness, and partly to the synchronization wire that forms part of the central harness. The minimum boundary register inputs of the signaling rate and signal distortion determining unit are connected partly to the first addressing wire and partly to the maximum limit register input through the data harness part of the central wiring harness, and its outputs to the first comparator circuit further through the first throughput harness. The additional input of the maximum limit register is connected to the second addressing wire, and its output is connected to the second comparator circuit via a second throughput wiring harness for further input. Further inputs of the first gating circuit are connected via a third through wire to the first comparator circuit, through a fifth through wire to the third comparator output, and its output through a first through wire to the additional input of the limiting minimum register. A further input of the limiting minimum register is connected to the third addressing wire, and the output is connected to the third comparing circuit via a first set of data lines for further input. Further inputs of the second gate circuit are connected via a fourth through wire to the second comparator circuit, through a sixth through wire to the output of the fourth comparator circuit, and an output through a second through wire to the input of the limited maximum register. A further input of the limited maximum register is connected to the fourth addressing wire, and its output is connected to the fourth comparing circuit via a second set of data lines for further input.
Nevezetesen célszerű, ha az idő azonosító áramkör egy jelváltozás indikáló áramkör, előnyösen élvezérelt monostabil multivibrátor.In particular, the time identification circuit is preferably a signal change detection circuit, preferably a preferred monostable multivibrator.
Célszerű továbbá, ha az időazonosító áramkör első jelváltozás indikáló áramkör bemenete a bemenő adat vezetékköteg részét képező első bemenő adat vezetékre, kimenete pedig átmenő adat vezetéken át tároló bemenetére van kötve. Az időazonosító áramkör második jelváltozás indikáló áramkör bemenete a bemenő adat vezetékköteg részét képező második bemenő adat vezetékre, kimenete pedig rendre törlő vezetéken keresztül a tároló további bemenetére, illetve beíró vezetékre van csatlakoztatva. A tároló kimenete az engedélyező vezetékre van kötve.Preferably, the first signal change detection circuit input of the time ID circuit is coupled to the first input data wire that is part of the input data wiring harness, and its output is connected to the input data storage through the wire. The input of the second signal change detection circuit of the time ID circuit is connected to the second input data cable forming part of the input data wiring harness, and its output is connected via a wipe line to the further input or recording line of the container. The output of the container is connected to the enable wire.
Célszerű továbbá még az is, ha az időazonosító áramkör jelváltozás és start/stop jel indikáló áramkör bemenete a bemenő adat vezetékköteg részét képező bemenő adatjel vezetékre, kimenetei pedig törlő vezetéken és stop jelvezetéken keresztül bistabil multivibrátor bemenetére, valamint beíró vezetékre vannak kötve. A bistabil multivibrátor kimenete az engedélyező vezetékre van kötve.It is also advantageous if the time-ID circuit signal change and the start / stop signal indicating circuit input are connected to the input data signal line which is part of the input data wiring harness, and its outputs are connected to a bistable multivibrator input and recording line. The output of the bistable multivibrator is connected to the enable wire.
A találmányt részletesebben rajz alapján ismertetjük, melyen az ismert és a találmány szerinti eljárás és elrendezés példakénti kiviteli alakjait tüntettük fel. A rajzon azThe invention will be described in more detail with reference to the drawing, which illustrates exemplary embodiments of the known method and arrangement of the invention. In the drawing it is
1. ábra a találmány szerinti eljárás folyamatábrája; aFigure 1 is a flowchart of the process of the invention; the
-3195 378-3195,378
2. ábra az ismert és a találmány szerinti berendezés; aFigure 2 illustrates known and inventive apparatus; the
3. ábra a találmány szerinti jelátviteli sebesség és jeltorzítás meghatározó egység példakénti kiviteli alakjai; aFig. 3 shows exemplary embodiments of a signal transfer rate and signal distortion determining unit according to the invention; the
4. ábra a találmány szerinti időazonosító áramkör példakénti alakjai; azFig. 4 shows exemplary forms of the time identification circuit according to the invention; the
5. ábra a találmány szerinti időazonosító áramkör további példakénti kiviteli alakja.Figure 5 is a further exemplary embodiment of the time identification circuit of the present invention.
A rajzon azonos hivatkozási számok hasonló részleteket jelölnek. Ha valamely részletben további részletet különböztetünk meg, a hivatkozási betűt számmal egészítjük ki. Az egyirányú kapcsolatokat nyíllal, a kétirányú kapcsolatokat kettős nyíllal jelezzük.In the drawing, like reference numerals denote similar details. If a part is further distinguished, the reference letter is supplemented with a number. Unidirectional links are indicated by arrows, and bi-directional links are indicated by double arrows.
A találmány szerinti eljárást az 1. ábra alapján ismertetjük. Az eljárás a TI első időtartammal indul, amikor is beállítjuk minimálértékként az elvileg eltárolható maximális értéket, továbbá a minimum határérték nagyságát meghatározzuk, ezután T2 második időtartamban beállítjuk maximálértékként az elvileg eltárolható minimális értéket és meghatározzuk a maximum határérték nagyságát, melyet a T3 harmadik időtartam követ. A T3 harmadik időtartamban az időmérést alaphelyzetbe állítjuk, illetve leállítjuk, ezt követi a ti első időpillanat. A ti első időpillanatban megnézzük, hogy a vizsgált bejövő adatátviteli vonalon van-e jelváltozás, amennyiben igen, úgy t2 második időpillanat, amennyiben nincs,úgy ismét ti első időpillanat következik. A t2 második időpillanatban megvizsgáljuk, hogy az időmérést folyamatosan bitenként, vagy szakaszosan egy indító és leállító jel közötti idő folyamán végezzük-e. Amennyiben szakaszosan, úgy t3 harmadik időpillanat, egyébként T4 negyedik időtartam következik. A t3 harmadik időpillanatban megnézzük, hogy a ti első időpillanatban vizsgált jelváltozás indító jel-e, vagy sem, amennyiben indítójel, úgy T4 negyedik időtartam, amennyiben nem, úgy ti első időpillanat. A T4 negyedik időtartamban a mért időértéket töröljük, majd T5 ötödik időtartamban elindítjuk az időmérést, melyet t4 negyedik időpillanat követ. A t4 negyedik időpillanatban ismét megnézzük, hogy a vizsgált adatátviteli vonalon van-e jelváltozás, amennyiben van t5 ötödik időpillanat, egyébként újra a t4 negyedik időpillanat következik. A t5 ötödik időpillanatban ismét azt vizsgáljuk, hogy szakaszos vagy folyamatos-e az időmérés, amennyiben folyamatos, úgy t7 hetedik időpillanat, amennyiben szakaszos, úgy t6 hatodik időpillanat következik. A tó hatodik időpillanatban azt vizsgáljuk, hogy a t4 negyedik időpillanatban történt jelváltozás leállítható jel-e, ha igen, akkor T6 hatodik időtartam, egyébként T7 hetedik időtartam következik. A T6 hatodik időtartamban letároljuk a leállító jel érkezését, melyet t7 hetedik időpillanat követ. A T7 hetedik időtartamban letároljuk azt a tényt, hogy leállító jel nem érkezett, melyet szintén t7 hetedik időpillanat követ. A t7 hetedik idó'pillanatban megvizsgáljuk, hogy az előző jelváltozásig mért idő nagyobb-e a minimum határértéknél, amennyiben nagyobb, úgy t8 nyolcadik időpillanat, amennyiben nem, úgy t9 kilencedik időpillanat következik. A t8 nyolcadik időpillanatban megvizsgáljuk, hogy az előző jelváltozásig mért idő kisebb-e az ezt megelőzően eltárolt minimálértéknél, amennyiben igen, úgy T8 nyolcadik időtartam, amennyiben nem, úgy t9 kilencedik időpillanat következik. A T8 nyolcadik időtartamban az előző jelváltozásig mért időértéket tároljuk le az előző helyett minimál értékként. A t9 kilencedik időpillanatban azt vizsgáljuk, hogy az előző jelváltozásig mért érték kisebb-e a maximum határértéknél, ha igen, akkor tlO tizedik időpillanat, ha nem,akkor til tizenegyedik időpillanat következik. A ti0 tizedik időpillanatban azt vizsgáljuk, hogy az előző jelváltozásig mért idő nagyobb-e az előzőleg eltárolt maximál értéknél, ha igen, akkor T9 kilencedik időtartam, ha nem, akkor ti 1 tizenegyedik időpillanat következik. A T9 kilencedik időtartamban az előző jelváltozásig mért időértéket maximál értékként az előző helyett eltároljuk, melyet szintén til tizenegyedik időpillanat követ. A til tizenegyedik időpillanatban ismét azt vizsgáljuk, hogy folyamatos vagy szakaszos-e az időmérés, amennyiben folyamatos, úgy TlO tizedik időtartam, amennyiben nem, úgy ti2 tizenkettedik időpillanat következik. A TlO tizedik időtartamban töröljük a mért időértéket, melyet ismét t4 negyedik időpillanat követ. A ti2 tizenkettedik időpillanatban azt vizsgáljuk, hogy a legutolsó jelváltozásiiál volt-e megállító jel, melyet korábban le is tároltunk, amennyiben volt, úgy T3 harmadik időtartam, egyébként t4 negyedik időpillanat következik mindaddig, amíg a mérés be nem fejeződik.The process according to the invention is illustrated in FIG. The method starts with the first time period T1, in which the maximum value that is theoretically stored can be set as the minimum value, the minimum value is then determined, then the second time period T2 is set as the maximum value and the maximum value value is followed by the third time period T3. In the third period of time T3, the timing is reset or stopped, followed by the first instant y. At the first instant y, we check if there is a signal change on the incoming data transmission line under investigation, if so, the second t2 second time, if not, then again the first instant y. At the second time point t2, it is examined whether the timing is performed continuously bitwise or intermittently during the time between a start and stop signal. If intermittent, then t3 is the third time, otherwise T4 is the fourth. At the third instant t3, we check whether the signal change examined at the first instant y is a trigger signal, if a trigger signal, then a fourth time period T4, and if not, a first instant y. At the fourth time period T4, the measured time value is deleted, and at the fifth time period T5, the time measurement is started, followed by the fourth time point t4. At the fourth time point t4, we check again whether there is a signal change on the data transmission line under study, if there is a fifth time point t5, otherwise the fourth time point t4 follows. At the fifth time point t5, it is again examined whether the timing is intermittent or continuous, if continuous, then the seventh time t7, and if it is intermittent, then the sixth time t6. At the sixth instant of the lake, we examine whether the signal change at the fourth instant of t4 is a stopable signal, and if so, then a sixth period of T6, otherwise a seventh period of T7. At the sixth time T6, the arrival of the stop signal is recorded, followed by the seventh time t7. During the seventh time period T7, the fact that no stop signal has been received is recorded, which is also followed by the seventh time instant t7. At the seventh instant of time t7, it is examined whether the time to the previous signal change is greater than the minimum threshold, if greater, then the eighth instant of t8, and if not, the ninth instant of t9 follows. At the eighth instant of t8, it is examined whether the time to the previous signal change is less than the previously stored minimum value, and if so, the eighth time of T8 follows, if not, the ninth instant of t9. In the eighth time period T8, the time measured to the previous signal change is stored as a minimum value instead of the previous one. At the ninth time point t9, it is examined whether the value measured up to the previous signal change is less than the maximum limit, and if so, the tenth time point t10 and, if not, the til eleventh time point. At the tenth time point ti0, it is examined whether the time to the previous signal change is greater than the previously stored maximum value, and if so, the t9 ninth time period is, if not, then the t1 eleventh time point follows. The time value up to the previous signal change in the ninth time period T9 is stored as a maximum value instead of the previous one, which is also followed by a til eleventh time point. At the eleventh time til, it is again examined whether the timing is continuous or intermittent, if continuous, then the tenth time T10, and if not, then the twelfth time ti2. At the tenth time period T10, the measured time value is deleted, followed by the fourth time point t4. At the twelfth time ti2, it is examined whether the last signal change was a stop signal that was previously stored, if any, then the third time period T3, otherwise the fourth time point t4 follows until the measurement is completed.
Az ismert berendezést a 2. ábra alapján ismertetjük részletesebben, melynél 12 jelátviteli sebesség meghatározó egység bemenetel b első címző vezetéken át 13 címfelismerő egységre, valamint a berendezés bemenetét képező E bemenő adat vezetékkötegre, kimenetei pedig F első adat vezetékcsoporton keresztül 14 első kapuzó egység bemenetére vannak kötve. A 14 első kapuzó egység további bemenete e harmadik címző vezetéken át a 13 cimfelismerő egység további kimenetére, kimenetei pedig az A központi vezetékköteg részét képező β kiolvasó vezetékkötegen keresztül 11 vezérlő egység ki/bemeneteire vannak csatlakoztatva. A 13 címfelismerő egység bemenetel az A központi vezetékköteg részét képező D cím és vezérlő vezetékkötegre vannak kötve.The known apparatus will be described in more detail with reference to Fig. 2, in which the signal rate determining unit 12 passes through a first address line b to an address recognition unit 13 and an input data wiring harness E forming the device input and outputs through a first data line group F connected. An additional input of the first gating unit 14 is connected via this third addressing wire to the additional output of the address recognition unit 13 and its outputs are connected to the inputs / outputs of the control unit 11 via the readout wiring harness β of the central harness A. The input of the address recognition unit 13 is connected to the address D and the control wiring harness, which is part of the central harness A.
Az E bemenő adat vezetékkötegen impulzussorozat érkezik a 12 jelátviteli sebesség meghatározó egység bemenetére,és a 12 jelátviteli sebesség meghatározó egység az E bemenő adat vezetékkötegen érkező impulzussorozat két jelváltása közötti időtartamra jellemző értéket állít elő a 13 címfelismerő egység által a b első címző vezetéken át küldöttjei hatására, ez az érték a 12 jelátviteli sebesség meghatározó egység kimenetén megjelenik (F első adat vezetékcsoport). Az F első adat vezeték csoporton lévő értéket a 14 első kapuzó egység a 13 cimfelismerő egység kimenetén megjelenő (e harmadik címző vezeték) impulzus hatá-41The input data wiring harness pulse sequence arrives at the input of the transmission rate determining unit 12, and the transmission rate determining unit 12 generates a characteristic value for the time interval between two signal changes of the input data transmission harness pulse transmitted by the address recognition unit 13 via the first addressing wire b. this value is displayed at the output of the signal rate determining unit 12 (first data line group F). The value on the first data line group F is determined by the impulse impulse (e, the third address line) on the output of the address recognition unit 13 on the first gating unit 14
195 378 sara az A központi vezetékkötegre kapuzza.195 378 gates on the A wiring harness.
A találmány szerinti berendezést ugyancsak a 2. ábra alapján ismertetjük, mely az ismerttől abban tér el, hogy a 12 jelátviteli sebesség meghatározó egység helyett 12 jelátviteli sebesség és jeltorzítás meghatározó egység van, melynek bemenetel b első címző vezetéken és d második címző vezetéken át a 13 címfelismerő egység kimeneteire, e harmadik címző vezetéken keresztül a 13 címfelismerő egység további kimenetére és a 14 első kapuzó egység bemenetére, valamint f negyedik címző vezetéken át a 13 címfelismerő egység még további kimenetére és 15 második kapuzó egység bemenetére, még további bemenetel pedig a berendezés bemenetét képező E bemenő adat vezetékkötegre, valamint az A központi vezetékköteg részét képező C beíró vezetékkötegen keresztül a 11 vezérlő egység ki/bemeneteire, kimenetei pedig F első adat vezeték csoporton keresztül a 14 első kapuzó egység további bemenetére, G második adat vezetékcsoporton át pedig a 15 második kapuzó egység további bemenetére van csatlakoztatva. A 13 címfelismerő egység bemenetel az A központi vezetékköteg részét képező D cím és vezérlő vezetékkötegre vannak kötve. A 14 első kapuzó egység kimenete az A központi vezetékköteg részét képező B kiolvasó vezetékkötegen keresztül all vezérlő egység ki/bemeneteire, valamint a 15 második kapuzó egység kimeneteire vannak kötve.The apparatus according to the invention will also be described with reference to Fig. 2, which differs from the known one in that instead of the transmission rate determining unit 12 there is a transmission rate and signal distortion determining unit 12 which is input through the first address line b and d. to the outputs of the address recognition unit, to the further output of the address recognition unit 13 through this third addressing line and to the further output of the address recognition unit 13 and through the fourth addressing line f to the input of the second gating unit 15, via the first data cable group F to the further input of the first gate unit 14, and the second input G through the input data group E of the input data wiring harness E and the input wiring harness C of the central wiring harness A. and is connected to the other input of the second gating unit 15 via the conduit group t. The input of the address recognition unit 13 is connected to the address D and the control wiring harness, which is part of the central harness A. The output of the first gating unit 14 is connected to the I / O inputs of the control unit all through the scan wiring harness B, which is part of the central wiring harness A, and to the outputs of the second gating unit 15.
Két jelváltozás közötti (nem feltétlenül azonos vezetéken történő) időtartamok sorozatos mérése során az időtartamok határolt minimum és határolt maximum értékét határozza meg, mely értékek egyidejűleg jellemzik az adatátviteli jel sebességét és torzítását. A 12 jelátviteli sebesség és jeltorzítás meghatározó egységbe a 13 címfelismerő egység b első címző vezeték, illetve d második címző vezeték kimenetén megjelenő impulzus hatására a C beíró vezetékkötegen keresztül beírhatjuk a minimum, valamint maximum határértéket meghatározó adatokat. A 12 jelátviteli sebesség és jeltorzítás meghatározó egység F első adat vezetékcsoport kimenetén a jelváltozások közötti időtartamok sorozatos mérése során adódó határolt minimum érték, G második adat vezetékcsoport kimenetén pedig a határolt maximum érték jelenik meg. A 13 címfelismerő egység e harmadik címző vezeték kimenetén megjelenő impulzus hatására 14 első kapuzó egység az F első adat vezeték csoporton megjelenő adatot az A központi vezetékköteg részét képező B kiolvasó vezetékkötegre kapuzza, egyidejűleg alaphelyzetbe állítja a 12 jelátviteli sebesség és jeltorzítás meghatározó egységben elhelyezkedő minimum értéktároló regisztert. A 13 címfelismerő egység f negyedik címző vezeték kimenetén megjelenő impulzus hatására a 15 második kapuzó egység a G második adat vezetékcsoporton megjelenő adatot az A központi vezetékköteg részét képező B kiolvasó vezetékkötegre kapuzza, egyidejűleg alaphelyzetbe állítja a 12 jelátviteli sebesség és jeltorzítás meghatározó egységben elhelyezkedő maximum értéktároló regisztert.During sequential measurement of time intervals between two signal changes (not necessarily on the same wire), it defines a limited minimum and a limited maximum of the time periods, which simultaneously characterize the speed and distortion of the data signal. The pulse output at the output of the first addressing line b and the second addressing line d of the address recognition unit 13 can be used to input the data defining minimum and maximum limits via the input wiring harness C into the signal transducer 12. The bounded minimum value of the first data line group output F of the signal transmission rate and signal distortion determining unit 12 is displayed at the output of the first data line group F and the limited maximum value at the output of the second data line group G. As a result of the pulse appearing at the output of this third address line 13, the first gating unit 14 gates the data appearing on the first data line group F to the read wiring harness B, which is part of the central harness A, . As a result of the pulse appearing at the output of the fourth address line f of the address recognition unit 13, the second gating unit 15 gates the data appearing on the second data line group G to the read wiring harness B, which simultaneously resets .
A találmány szerinti 12 jelátviteli sebesség és jelzítás meghatásozó egység egy példakénti kiviteli alakját a 3. ábra alapján ismertetjük. A 12 jelátviteli sebesség és jeltorzítás meghatározó egység 16 időazonosító áramkör bemenete az E bemenő adat vezetékkötegre, kimenetei pedig i engedélyező vezetéken, továbbá s törlő vezetéken át 17 számláló bemenetelre, h beíró vezetéken keresztül pedig 24 első kapuzó áramkör és 26 második kapuzó áramkör bemenetére vannak csatlakoztatva. A 17 számláló kimenetei részben a H belső adat vezetékkötegen át 20 első összehasonlító áramkör, 21 második összehasonlító áramkör, 22 harmadik összehasonlító áramkör, 23 negyedik összehasonlító áramkör, 25 határoló minimum regiszter és 27 határolt maximum regiszter bemenetére, részben pedig az A központi vezetékköteg részét képező g szinkronizáló vezetékre van kötve. A 12 jelátviteli sebesség és jeltorzítás meghatározó egység 18 minimum határ regiszter bemenetel részben a b első címző vezetékre, részben pedig az A központi vezetékköteg részét képező Q adat vezetékkötegen át 19 maximum határ regiszter bemenetelre, kimenetei pedig J első átmenő vezetékkötegen keresztül a 20 első összehasonlító áramkör további bemenetelre vannak csatlakoztatva. A 19 maximum határ regiszter további bemenete a d második címző vezetékre, kimenete pedig K második átmenő vezetékkötegen keresztül a 21 második összehasonlító áramkör további bemenetelre vannak kötve. A 24 első kapuzó áramkör további bemenetel t harmadik átmenő vezetéken át a 20 első összehasonlító áramkör, v ötödik átmenő vezetéken át pedig a 22 harmadik összehasonlító áramkör kimenetére, kimenete pedig k első átmenő vezetéken keresztül a 25 határoló minimum regiszter további bemenetére van csatlakoztatva. A 25 határoló minimum regiszter még további bemenete az e harmadik címző vezetékre, kimenete pedig F első adat vezetékcsoporton keresztül a 22 harmadik összehasonlító áramkör további bemenetelre vannak kötve. A 26 második kapuzó áramkör további bemenetel u negyedik átmenő vezetéken át a 21 második összehasonlító áramkör, y hatodik átmenő vezetéken át pedig a 23 negyedik összehasonlító áramkör kimenetére, kimenete pedig m második átmenő vezetéken keresztül a 27 határolt maximum regiszter bemenetére van csatlakoztatva. A 27 határolt maximum regiszter még további bemenete az f negyedik címző vezetékre, kimenete pedig G második adat vezetékcsoporton keresztül a 23 negyedik összehasonlító áramkör további bemenetelre vannak kötve.An exemplary embodiment of the signal transmission rate and signaling unit 12 of the present invention will be described with reference to FIG. The input of the timing circuit 16 to the signal transmission rate and signal distortion determining unit 12 is connected to the input data wiring harness E and its outputs are connected via an enable wire i, a counter input 17 via a wipe line s and an input gate 24 and a second gate circuit 26. . The outputs of the counter 17 are input via the internal data harness H to the inputs of the first comparator 20, the second comparator 21, the third comparator 22, the fourth comparator 23, the boundary minimum register 25 and the bounded maximum register 27, and g is connected to a sync cable. The signaling rate and signal distortion determining unit 12 has a minimum limit register input 18 for the first address line b, and partly for a maximum limit register input 19 through data cable Q of the central harness A, and outputs the first comparator circuit 20 through the first throughput harness J are connected to the input. The further input of the maximum limit register 19 is connected to the second addressing wire d and its output via the second throughput harness K to the second comparator circuit 21 for further input. The first gate circuit 24 is connected to an additional input t through a third throughput of the first comparator circuit 20, through a fifth throughput to the output of the third comparator circuit 22, and an output through a first throughput k to a further input of the limiting minimum register 25. A further input of the limiting minimum register 25 is connected to the third address line e and its output via the first data line group F is connected to the third comparator circuit 22 for further input. The second gate circuit 26 is connected to an additional input u through the fourth throughput line 21 to the output of the second comparator circuit 21, through a sixth throughput line y to the output of the fourth comparator circuit 23, and its output through a second throughput line m. A further input of the limited maximum register 27 is connected to the fourth address line f and its output via a second data line group G to the fourth comparator circuit 23 for further input.
A b első címző vezetéken keresztül érkező impulzus a 18 minimum határ regiszterbe beírja a Q adat vezetékkötegen lévő adatot (minimum határérték), mely a beírással egyidejűleg megjelenik a 18 minimum határ regiszter kimenetén, és a J első átmenő vezetékkötegen át a 20 első összehasonlító áramkör bemenetére kerül. A d második címző vezetéken keresztül érkező impulzus a 19 maximum határ regiszterbe beíija a Q adat vezetékkötegen lévő adatot (maximum határérték), mely a beírással egyidejűleg megjelenik a 19 maximum határ regiszter kimenetén, és K második átmenő vezetékkötegen át a 21 második összehasonlítóThe pulse arriving through the first addressing wire b writes the data (minimum threshold) on the Q data wiring harness to the minimum boundary register 18, which appears simultaneously with the input at the output of the minimum boundary register 18 and through the first throughput harness J to the first comparator circuit input. It is. The pulse arriving through the second addressing wire d inserts into the maximum limit register 19 the data (maximum limit) on the Q data wiring harness, which appears simultaneously with the input at the output of the maximum limit register 19 and the second comparator 21 through the second through wiring harness.
-5195 378 áramkör bemenetére kerül. Az E bemenő adat vezetékkötegen érkező impulzussorozat egymás utáni jelváltozásainak hatására aló időazonosító áramkör kimenetein a vizsgált jelváltozások pillanataiban impulzusok jelennek meg, melyek az i engedélyező vezetéken és az s törlő vezetéken át a 17 számláló, a h beíró vezetéken keresztül pedig a 24 első kapuzó áramkör és 26 második kapuzó áramkör bemeneteire kerülnek. Az s törlő vezetéken lévő impulzus hatására a 17 számláló törlődik, az i engedélyező vezetéken megjelenő impulzus pedig engedélyezi, hogy a 17 számláló kimenetein lévő szám eggyel nőhessen a g szinkronizáló vezetéken megjelenő minden egyes impulzus hatására. A 20 első összehasonlító áramkör kimenetén logikai egy-szint jelenik meg akkor, ha a 17 számláló kimenetein lévő érték nagyobb a 18 minimum határ regiszter kimenetein lévő értéknél. A 21 második öszszehasonlító áramkör kimenetén logikai egy-szint jelenik meg, ha a 17 számláló kimenetén lévő érték kisebb, mint a 19 maximum határ regiszter kimenetén lévő. A 25 határoló minimum regiszter az előzőleg eltárolt határolt minimum, 27 határolt maximum regiszter pedig az előzőleg eltárolt határolt maximum értéket tartalmazza. A 22 harmadik összehasonlító áramkör kimenetén logikai egy-szint jelenik meg, ha az előzőleg eltárolt határolt minimum értéknél (melyet 25 határoló minimum regiszter kimenetei reprezentálnak) a 17 számláló kimenete kisebb. A 23 negyedik összehasonlító áramkör kimenetén logikai egy-szint jelenik meg, ha az előzőleg eltárolt határolt maximum értéknél (melyet 27 határolt maximum regiszter kimenetei reprezentálnak) a 17 számláló kimenete nagyobb. A 24 első kapuzó áramkör kimenetén impulzus jelenik meg a h beíró vezetéken megjelenő impulzussal egyidőben, amennyiben 20 első összehasonlító áramkör és 22 harmadik összehasonlító áramkör kimenetén a h beíró vezetéken megjelenő impulzussal egyidőben logikai egy-szint van. A 24 első kapuzó áramkör kimenetén lévő impulzus hatására 25 határoló minimum regiszterbe beíródik a H belső adat vezetékkötegen lévő adat, mely a legutóbbi két, vizsgált jel változás között mért időtartam értékét reprezentálja. A 25 határoló minimum regiszter tartalma, amely így a mindenkori legutolsó meghatározott határolt minimum értéket reprezentálja az F első adat vezetékcsoporton jelenik meg. Az e harmadik címző' vezetéken megjelenő impulzus akkor jelenik meg, amikor 25 határoló minimum regiszter értékét a 11 vezérlő egység ki akaija olvasni. Ez az impulzus 25 határoló minimum regiszter értékét a lehetséges maximumra állítja be (preszet). A 26 második kapuzó áramkör kimenetén impulzus jelenik meg, a h beíró vezetéken megjelenő impulzussal egyidőben, amenynyiben 21 második összehasonlító áramkör és 23 negyedik összehasonlító áramkör kimenetén a h beíró vezetéken megjelenő impulzusidején logikai egy-szint van. A 26 második kapuzó áramkör kimenetén megjelenő impulzus hatására 27 határolt maximum regiszterbe beíródik a 17 számláló kimenetén megjelenő adat, amely mint említettük, a legutóbbi két jelváltozás között mért időtartamot reprezentálja. A 27 határolt maximum regiszter így mindenkor a legutoljára meghatározott határolt maximum értéket tartalmazza. A 27 határolt maximum regiszter kimenetei a G második adat vezetékcsoporton jelennek meg. A 27 határolt maximum regiszter értéke az f negyedik címző vezetéken megjelenő impulzus hatására törlődik. (Az f negyedik címző vezetéken impulzus akkor jelenik meg, amikor all vezérlő egység a 27 határolt maximum regiszter értékét ki akarja olvasni. Hosszan tartó mérés esetén így a 25 határoló minimum regiszter az E bemenő adat vezetékkötegen megjelenő impulzus sorozatra statisztikusan jellemző, a 18 minimum határ regiszterben, illetőleg a 19 maximum határ regiszterben eltárolt minimum, illetve maximum határértékek közé eső maximum, illetve minimum értékek jelennek meg.)-5195 to 378 circuit input. The outputs of the time-identification circuit under the successive signal changes of the pulse sequence arriving at the input data E-wiring harness exhibit pulses at the instant of the signal change being examined through the enable wire i and the wipe s to the counters 17 and to the inputs of the second gate circuit. The pulse on the wipe line s causes the counter 17 to be cleared, and the pulse on the enable wire i allows the number on the outputs of the counter 17 to increase by one for each pulse on the sync line g. An output of the first comparator circuit 20 appears at a logic one level if the value at the outputs of the counter 17 is greater than the value at the outputs of the minimum limit register 18. At the output of the second comparator circuit 21, a logical one level appears if the value at the output of the counter 17 is less than that at the output of the maximum limit register 19. The bounding minimum register 25 contains the previously stored bounded minimum, and the bounding maximum register 27 contains the previously stored bounded maximum. The output of the third comparator circuit 22 appears at a logic one level if the output of the counter 17 is less than the previously stored bounded minimum value (represented by the outputs of the bounding minimum register 25). At the output of the fourth comparator circuit 23, a logical one level is displayed if the output of the counter 17 is greater than the previously stored limited maximum (represented by the outputs of the limited maximum 27). An output pulse is output at the output of the first gate circuit 24 at the same time as the pulse on the input line h, provided that the output of the first comparator circuit 20 and the third comparator circuit 22 is provided with a logical one level. The pulse at the output of the first gate circuit 24 causes the minimum limit register 25 to enter the data on the internal data harness H, which represents the value of the time between the last two signal changes tested. The content of the bounding minimum register 25, which thus represents the last defined bounded minimum value at any one time, is displayed on the first data group F. The pulse appearing on this third addressing wire occurs when the value of the limiting minimum register 25 is read out by the control unit 11. This sets the pulse limiting minimum register value to the maximum possible (preset). A pulse appears at the output of the second gate circuit 26 at the same time as the pulse on the input line h, provided that at the output of the second comparator circuit 21 and the fourth comparator circuit 23, there is a logical level at its pulse time. As a result of the pulse at the output of the second gate circuit 26, the data at the output of the counter 17 is recorded in a limited maximum register 27 which represents the time measured between the last two signal changes. Thus, the capped maximum register 27 always contains the last capped maximum value. The outputs of the limited maximum register 27 are displayed on the second data line group G. The value of the limited maximum register 27 is cleared by the pulse on the fourth addressing wire f. (The pulse on the fourth address line f is pulsed when the control unit all wants to read the value of the limited maximum register 27. Thus, for long-term measurement, the limiting minimum register 25 is statistically representative of the pulse series appearing on the input data wiring harness. the maximum and minimum values stored in the register or in the 19 maximum limit registers, respectively, are displayed.)
A találmány szerinti 16 időazonosító áramkör egy példakénti kiviteli alakját ugyancsak a 3. ábra alapján :smertetjük. A 16 időazonosító áramkör ebben az esetben egy jelváltozás indikáló áramkör, előnyösen élvezérelt monostabil multivibrátor.An example embodiment of said time marker circuit 16 of the present invention is also shown in Figure 3 input data arrive. In this case, the time identification circuit 16 is a signal change indicating circuit, preferably an enjoyable monostable multivibrator.
Ebben az esetben az E bemenő adat vezetékköteg egyetlen vezeték, melyen a bemenő adatjel érkezik. A jelváltozás indikáló áramkör a bejövő jel minden állapotváltozása után két egymást követő impulzust állít elő, melyeket rendre a h beíró vezetékre és egyidejűleg az s törlő vezetékre, illetve az i engedélyező vezetékre ad ki.In this case, the input data wiring harness E is a single wire that receives the input data signal. The signal change detection circuit generates two successive pulses after each change of the incoming signal, which are output to the input line h and to the wipe line s and the enable wire i, respectively.
A találmány szerinti 16 időazonosító áramkör egy további példakénti kiviteli alakját a 4. ábra alapján ismertetjük. A 16 időazonosító áramkör 28 első jel változás indikáló áramkör bemenete az E bemenő adat vezetékköteg részét képező n első bemenő adat vezetékre, kimenete pedig r átmenő adat vezetéken át 30 tároló bemenetére van kötve. A 16 időazonosító áramkör 29 második jelváltozás indikáló áramkör bemenete az E bemenő adat vezetékköteg részét képező p második bemenő adat vezetékre, kimenetei pedig rendre az s törlő vezetéken keresztül a 30 tároló további bemenetére, illetve a h beíró vezetékre vannak csatlakoztatva. A 30 tároló kimenete az i engedélyező vezetékre van kötve.A further exemplary embodiment of the time identification circuit 16 of the present invention will be described with reference to FIG. The input of the first signal change signaling circuit 28 of the time identification circuit 16 is connected to the first input data line n of the input data wiring harness E and its output to the storage input 30 of the data transmission line r. The input of the second signal change detection circuit 29 of the time ID circuit 16 is connected to the second input data line p, which is part of the input data wiring harness E, and its outputs are connected via the wipe line s to the further input 30 of the memory. The output of the container 30 is connected to the enable wire i.
Ebben az esetben az E bemenő adat vezetékköteg két vezetékből áll, n első bemenő adat vezetékből és p második bemenő adat vezetékbó'l. Az n első' bemenő adat vezetéken érkező adatjel minden egyes állapotváltozása esetén a 28 első jelváltozás indikáló áramkör az r átmenő adat vezetékre impulzust ad. A p második bemenő adat vezetéken érkező adatjel minden egyes állapotváltozása esetén 29 második jelváltozás indikáló áramkör az s törlő vezetékre és a h beíró vezetékre egy impulzust ad. A 30 tároló logikai egy állapotba kerül, és jelet ad az i engedélyező vezetékre; amikor az r átmenő adat vezetéken impulzus érkezik, megszünteti a jelet az i engedélyező' vezetéken és belső állapotát törli, amikor az s törlő vezetéken keresztül impulzus érkezik.In this case, the input data wiring harness E consists of two wires, n first input data wires and p second input data wires. For each change of state of the data signal on the first input data line n, the first signal change detection circuit 28 pulses to the data line r passing through. For each change of state of the data signal on the second input data line p, the second signal change detection circuit 29 provides a pulse to the wipe line s and the write line h. The storage 30 enters a logic state and provides a signal to the enable wire i; when a pulse is received through the data line r, it terminates the signal on the enable wire i and deletes its internal state when a pulse is received through the wipe s.
A találmány szerinti 16 időazonosító áramkör további példakénti kiviteli alakját az 5. ábra alapján is-61A further exemplary embodiment of the time identification circuit 16 of the present invention is shown in FIG
195 378 mertetjük. A 16 időazonosító áramkör 31 jelváltozás és start/stop-jel indikáló áramkör bemenete az E bemenő adat vezetékköteg részét képező o bemenő adatjel vezetékre, kimenetei pedig s törlő vezetéken és q stop-jel vezetéken keresztül 32 bistabil multivibrátor bemenetére, valamint h beíró vezetékre vannak kötve. A 32 bistabil multivibrátor kimenete az i engedélyező vezetékre van kötve.195 378 we're gonna dare. The input 31 of the time change circuit 16 signal change and start / stop signal circuit is connected to the input data line o, which is part of the input data wiring harness E, and its outputs are connected to the input bistable multivibrator 32 and the input w h . The output of the bistable multivibrator 32 is connected to the enable wire i.
Ebben az esetben az E bemenő adat vezetékköteg egyetlen vezetékből, az o bemenő adatjel vezetéken soros adatátviteli jel érkezik a 31 jelváltozás és start/stop-jel indikáló áramkör bemenetére. Amikora 31 jelváltozás és start/stopjel indikáló áramkör START-jelet érzékel, a START-jel első élével egyidőben (gyakorlatilag némi késleltetés után) impulzust ad az s törlő vezetékre, ha pedig STOP-jelet érzékel, impulzust ad a q stop-jel vezetékre, mégpedig a STOP-jel (ill. bit) első élével egyidöben (gyakorlatilag némi késleltetés múlva). Amennyiben a 31 jelváltozás és start/stop-jel indikáló áramkör az s törlő vezetéken és q stop-jel vezetéken megjelenő impulzusok (a START és a STOP-jel első éle) között további jelváltozásokat észlel, minden jelváltozás pillanatában (gyakorlatilag némi késleltetés múlva) impulzust ad a h beíró vezetékre. A 32 bistabil multivibrátor logikai egy-állapotba kerül, és jelet ad az i engedélyező vezetékre, ha az s törlő vezetéken keresztül impulzus érkezik és megszünteti a jelet az i engedélyező vezetéken, ha a q stop-jel vezetéken át impulzus érkezik.In this case, the input data wiring harness E is a single wire, the input data signal line o receives a serial data transmission signal at the input of the signal change and start / stop signaling circuit 31. When 31 signal change and start / stop signaling circuits detect a START signal, it will pulse the wipe s at the first edge of the START signal (practically after some delay) and, when it detects a STOP signal, pulse the q stop signal wire, namely at the same time as the first edge of the STOP signal (or bit) (practically some delay). If the signal change and start / stop signaling circuit 31 detect further signal changes between the pulses on the wipe line s and the stop signal line q (the first edge of the START and STOP signals), at each instant of signal change (practically some delay) gives ah write cord. The bistable multivibrator 32 enters a logic one state and provides a signal to the enable wire i when a pulse is received through the wipe s and terminates the signal on the enable wire i when a pulse is received through the stop signal wire q.
A találmány szerinti eljárás és berendezés előnyei az alábbiak:Advantages of the method and apparatus of the invention are as follows:
— lehetővé teszi soros adatátviteli jelek adatátviteli sebességének egységes módszerrel történő meghatározását;- enables a uniform method for determining the transmission rate of serial data signals;
— az adatátviteli sebesség meghatározása nemcsak az adatátvitel kezdetén, bizonyos előre meghatározott karakter átvitele esetén lehetséges, hanem az adatátvitel során bármikor, az átvitt karakterekre vonatkozó megkötés nélkül, ha azt legalább feltételezzük, hogy véges időn belül legalább egyszer előfordul, hogy egy jelváltást egy bitidőnek megfelelő idő elteltével egy újabb jelváltás követ;- the data rate can be determined not only at the start of the data transmission with certain predetermined characters, but at any time during the data transmission without any constraint on the transmitted characters, provided that at least once in a finite time a signal change corresponding to a bit time occurs over time, another signal change occurs;
— a jeltorzítás pontos meghatározásához nem szükséges jelgenerálást végezni;- it is not necessary to generate a signal to determine the exact signal distortion;
— ha a jeltorzítást egy bázis időhöz (START bit) képest többszörös bitidő letelte után is vizsgálni akarjuk (konzekvens kumulálódó hiba; óraelcsúszás, stb.), akkor a torzításmérés START/STOP-jel indikálást tesz szükségessé, ha azonban a jeltorzítást bitenként külön-külön elegendő vizsgálnunk (jitter); még ez sem szükséges;- if the signal distortion is to be examined even after several bit times compared to a base time (START bit) (consistent cumulative error; clock drift, etc.), the distortion measurement requires the START / STOP signal to be indicated, but the signal distortion separately enough to examine (jitter); it is not even necessary;
— az időazonosító áramkör megfelelő kialakítása lehetővé teszi szinkron adatátvitel esetén az adatjel szinkronjelhez képesti elcsúszásának (skew) meghatározását is, ezzel tehát (az előzőeket is figyelembe véve) teljes jelanalizálást tesz lehetővé;- the proper design of the time-identification circuit also enables the skew of the data signal to be determined in the case of synchronous data transmission, thereby allowing for full signal analysis (taking into account the foregoing);
— a találmányban leírt berendezés mikroprocesszor által vezérelhető, integrált áramkörös kialakítást tesz lehetővé, így az adatátviteli sebesség és a jeltorzítás meghatározását olcsón és egyszerűen megvalósíthatóvá teszi.The apparatus described in the present invention provides a microprocessor-controlled integrated circuit design, thus making the determination of data rate and signal distortion inexpensive and easy to implement.
Claims (7)
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| HU490985A HU195378B (en) | 1985-12-20 | 1985-12-20 | Method and device for determining signal transfer rate and/or signal distortion of the synchronous and/or asynchronous serial data transfer lines |
| AU67799/87A AU6779987A (en) | 1985-12-20 | 1986-12-19 | Procedure and device to determine data transmission rate and signal distortion of synchronous and asynchronous serial datatransmission lines |
| PCT/HU1986/000070 WO1987004030A1 (en) | 1985-12-20 | 1986-12-19 | Procedure and device to determine data transmission rate and signal distortion of synchronous and asynchronous serial data transmission lines |
| EP19870900248 EP0277952A1 (en) | 1985-12-20 | 1986-12-19 | Procedure and device to determine data transmission rate and signal distortion of synchronous and asynchronous serial data transmission lines |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| HU490985A HU195378B (en) | 1985-12-20 | 1985-12-20 | Method and device for determining signal transfer rate and/or signal distortion of the synchronous and/or asynchronous serial data transfer lines |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| HUT42217A HUT42217A (en) | 1987-06-29 |
| HU195378B true HU195378B (en) | 1988-04-28 |
Family
ID=10969235
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| HU490985A HU195378B (en) | 1985-12-20 | 1985-12-20 | Method and device for determining signal transfer rate and/or signal distortion of the synchronous and/or asynchronous serial data transfer lines |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP0277952A1 (en) |
| AU (1) | AU6779987A (en) |
| HU (1) | HU195378B (en) |
| WO (1) | WO1987004030A1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7292578B1 (en) * | 2001-06-19 | 2007-11-06 | Cisco Technology, Inc. | Flexible, high performance support for QoS on an arbitrary number of queues |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1285499B (en) * | 1966-09-23 | 1968-12-19 | Siemens Ag | Circuit arrangement for measuring the distortion of successive time intervals, in particular of telegraphy signals with a high step speed, and display of the distortion on the screen of an oscilloscope |
| DE2358296B2 (en) * | 1973-11-22 | 1977-05-26 | Siemens AG, 1000 Berlin und 8000 München | CIRCUIT ARRANGEMENT FOR MEASURING THE DISTORTION OF DATA SIGNALS |
| DE2940271A1 (en) * | 1979-10-04 | 1981-04-16 | Helmut Dr. 5481 Nierendorf Hißen | Automatic measurement of telegraphy speed - finding approximate value from probability curve and refining by comparison with signal |
-
1985
- 1985-12-20 HU HU490985A patent/HU195378B/en not_active IP Right Cessation
-
1986
- 1986-12-19 WO PCT/HU1986/000070 patent/WO1987004030A1/en not_active Application Discontinuation
- 1986-12-19 AU AU67799/87A patent/AU6779987A/en not_active Abandoned
- 1986-12-19 EP EP19870900248 patent/EP0277952A1/en not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| AU6779987A (en) | 1987-07-15 |
| HUT42217A (en) | 1987-06-29 |
| WO1987004030A1 (en) | 1987-07-02 |
| EP0277952A1 (en) | 1988-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6374388B1 (en) | Equivalent time capture scheme for bit patterns within high data rate signals | |
| US4093946A (en) | Two-wire, multiple-transducer communications system | |
| US5267251A (en) | Line interface for a data transmission network | |
| JP2001352350A (en) | Measurement system and method by statistic eye-diagram of continuous bit stream | |
| JP2545356Y2 (en) | Counting circuit | |
| EP1412764B1 (en) | System and method for waveform processing | |
| US6163586A (en) | Autobaud/autoecho method | |
| AU672861B2 (en) | Method and apparatus for discriminating computer network signals | |
| US4057834A (en) | Signal compression system for binary digital signals | |
| US4330862A (en) | Signal characteristic state detector using interval-count processing method | |
| US4385383A (en) | Error rate detector | |
| US6148420A (en) | Method and apparatus for analyzing serial data | |
| US5155486A (en) | Asynchronous serial data receiver with capability for sampling the mid-point of data bits | |
| HU195378B (en) | Method and device for determining signal transfer rate and/or signal distortion of the synchronous and/or asynchronous serial data transfer lines | |
| US4096471A (en) | Method and apparatus for transfer of asynchronously changing data words | |
| US3130392A (en) | Deskewing using last bit of a byte | |
| JPS6332303B2 (en) | ||
| JP2702773B2 (en) | Data monitoring device | |
| US6097322A (en) | Device and method for controlling the sampling of a signal conveying binary information coded according to a two-phase code | |
| EP0343083B1 (en) | Loss of synchronisation detection device, and its use in a digital transmission network | |
| US5111134A (en) | Method and apparatus for determining the frequency of short oscillation bursts of electrical signals | |
| SU1150625A1 (en) | Device for determining local extremes | |
| JPH0888569A (en) | Bit error measurer | |
| SU1751713A1 (en) | Meter of time intervals of pulse sequences | |
| JPS6229965Y2 (en) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| HU90 | Patent valid on 900628 | ||
| HMM4 | Cancellation of final prot. due to non-payment of fee |