DE2352877B2

DE2352877B2 - Registerschaltung

Info

Publication number: DE2352877B2
Application number: DE2352877A
Authority: DE
Inventors: Charles Joseph San Diego Calif. Fassbender (V.St.A.)
Original assignee: RCA Corp
Current assignee: RCA Corp
Priority date: 1972-10-20
Filing date: 1973-10-22
Publication date: 1975-10-16
Also published as: JPS5227017B2; US3784918A; JPS4975043A; GB1439279A; DE2352877A1

Description

Die Erfindung bezieht sich auf eine Registerschaltung nach dem Gattungsbegriff des Patentanspruchs 1.

Register werden in vielen Digitalschaltungen verwendet. Jedes Register kann zwei oder mehr Verknüpfungsglieder umfassen, die unter Bildung eines Flipflops, eines oder mehrerer Eingangs-Torglieder zur Auswahl der dem Flipflop zuzuführenden Datensignale und eines oder mehrerer Ausgangstorglieder zur Übertragung des gespeicherten Signals an eine andere Schaltung kreuzweise miteinander verbunden sind. Die Register befinden sich in Signalwegen, auf denen die Informationssignale mit einer Geschwindigkeit geführt werden, die durch die wirksame Länge des längsten Weges bzw. dessen Verzögerung begrenzt ist. Um hohe Betriebsgeschwindigkeiten zu erreichen, z. B. beim Prozessor einer modernen digitalen Datenverarbeitungsanlage, bedürfen einige Merkmale des Registerbetriebes besonderer Beachtung, die unten besprochen werden.

Stehen mehrere Eingangssignale an der Eingangsschaltung einer Registerstufe zur Verfügung, so muß eines davon ausgewählt und möglichst rasch durch diese Registerstufe geführt werden. Je geringer die Verzögerung beim Registerdurchgang, desto schneller kann der Prozessor betrieben v/erden, und zwar unter der Voraussetzung, daß das Taktsignal, dessen Einsatz die Einführung des Datensignals in das Register zur Folge hat, auftritt, ehe das Datensignal vorhanden ist. Im umgekehrten Fall, d. h. wenn bei der Ankunfi des Taktsignals das Datensignal schon vorhanden ist sollte die Verzögerung zwischen dem Auftreten des Taktsignals und der Erzeugung des entsprechender Registerstufen-Ausgangssignals möglichst klein sein Je kürzer die Zeit bis zur Erzeugung des Ausgangssignals ist, desto früher kann dieses bearbeitet werden Ein dritter Umstand, der die Schaltungsgeschwin digkeit beeinflußt, ist die Geschwindigkeit, mit der da: Taktsignal nach Ankunft des Datensignals von de: Registerstufe entfernt werden kann. Je früher da: Taktsignal entfernt wird, desto früher können die Ein gangsdaten bei Beginn einer neuen Operation wech sein. Die Arbeitsgeschwindigkeit des Prozessors häng von der Geschwindigkeit ab, mit der er eine neui Operation nach Vollendung der vorhergehenden bc ginnen kann.

Desgleichen sollte das Datensignal nicht zu langi an der Eingangsschaltung einer Registerstufe bleibei müssen. Die Zeitspanne zwischen dem Vorhanden sein eines Datensignal? beim Register und dem Zeit

minkt seines Speicherns stellt einen der Faktoren dar, Ehe mit der Erläuterung der Arbeitsweise der Re-

A{e die Wartezeit des Prozessors beeinflussen, ehe der gisterschaltung begonnen wird, sind die verschiedenen

Prozessor eine neue Operation beginnen kann. Verzögerungen der Schaltung zu definieren. Bei einer

Der letzte zu berücksichtigende Umstand ist die konkreten Schaltung, die mit integrierten Schaltungen rröße der Last, die von dem Taktimpuls angesteuert 5 mit sogenannten »Schottky T L«-Toren bestückt

wird Sämtliche Operationen innerhalb eines synchro- wurde, betrug die Verzögerung des Pfades mit dem

nen Prozessors werden durch Taktsignale eingeleitet. UND-Tor 12 und dem ODER-NOR-Tor 16 acht i\a-

Muß ein Taktimpuls mehr als eine gewisse Anzahl von nosekunden (ns) im ungünstigen Fall. Die gteicne

Verbrauchern treiben, dann werden zur Schaffung der Verzögerung ist dem Pfad mit den Toren 10 ibzuzurforderlichen Taktleistung zusätzliche Verstärker- »o schreiben. Das gleiche gilt in dem Pfad mit den Toren

Siungen benötigt, die jedoch Verzögerungen ein- 14,16. Für die Zwecke der vorliegenden Abhandlung

rhren ist diese Verzögerung von acht ns als die Verzögerung

Der' Erfindung liegt die Aufgabe zugrunde, eine eines Tores zu betrachten; denn die vier Tore 10 iz,

Reoisterschaltung anzugeben, die eine sehr hohe Be- 14 und 16 sind miteinander integriert, und esi sind^die

tneWschwindigkeit ermöglicht, also insbesondere 15 Verzögerungen durch die vollständigen Pfade dieser

mir minimaler Verzögerung bei der Durchschleusung integrierten Schaltung, die wesentlich sindUie aus-

Je Singssignale bzw. Erzeugung der Ausgangssi- gangssignale, die durch die Tore 10 12 und 14 erzeugt

ίSie beta Wechsel der Eingangssignale und beim werden, bestehen lediglich als nicht genormte Zw -

Anlesen der erforderlichen Taktimpulse arbeitet. schenspannungen innerhalb der integrierten Scha -

Die Erfindung löst diese Aufgabe durch die im Pa- «> tung. In der Praxis stehen sie dem Scnaitungskon-

tpntansnruch 1 gekennzeichnete Registerschaltung. strukteur nicht zur Verfugung. , . _Tir

Bevorzugte Ausführungsbeispiele der Erfindung In derselben Schaltung betrug die durch ein To

_werden an Hand der Zeichnung im folgenden näher wie z. B. 20 eingeführte Verzögerung ebenfalls acht

Γ rhriehen Es zeigt ns, d. h. die Verzögerung eines Tores, und die durch

FiP 1 ein Verknüpfungsschema der Registerschal- »5 da, Tor 18 eingeführte Verzögerung betragt ebenfalls

^{r g} acht ns, d. h. die Verzögerung eines Tores. iU 2 Schwingungsformen zur Erläuterung der Inder Praxis, um eine möglichst breite Anwendung

Betriebsweise de? Schaltung gemäß Fig. 1, derselben Schaltung zu ermöglichen, wird ein Tor w,e

FiB 3 ein Logikschema eines zweiten Ausfüh- z. B. 20 durch dieselbe integrierte Scha! ung als Rcgi-

oLknieles der Erfindung 30 sterstufe ausgebildet und umfaßt ein UND-Tor das

^T% SS^^ngungsformenbeim Betrieb der Scha.- einem ODER-NOR-Tor vorgeschalte, ist wöbe, Ie-

,„ic Her Fie 3 ^dig^{lich der} ODER-Ausgang benutzt wird Das Tor ¹ D⁸ie Regäerschaltung gemäß Fig. 1 stellt ein 18 ist ebenso ausgebildet wobei lediglich der NOR-

„+ 1 Stufenregisterdar, wovon lediglich die erste und Ausgang benutzt wird, so daß aus diesem Grund die Se letzte Stufe gezeigt sind. Diese sind jeweils als V- 35 Verzögerung von acht ns, und nicht eine kürzere in und 2^N-S.ufen bezeichnet. Da die Stufen gleich ausge- Frage kommt. .

hUdet sind wird lediglich die erste Stufe erläutert. Sie Die Betriebswe.se der Schaltungen hei einer ersten

umfaßt drei das logische Produkt bildende Verknüp- Gruppe von Betriebszuständen wird gemäßJFi g. 2 tr-Tnasg ieder, wie Ϊ. B. UND-Tore 10, 12 und 14 und läutert. Das Steuersignal A = 1 aktiv.ert das UND- Z ODER-NOR-Tor 16 oder ein anderes Verknüp- 4° Tor 20, während das Steuersignal B = 0 das UND- ZSSm. daVein logisches Summiersignal Q₀ und Tor 22 sperrt Anfangs ist eine Störung (Rausche, ) Hessen Komplement Q₀ erzeugt. Das UND-Tor 10 an der Leitung 24 vorhanden Beim Zeitpunkt _u emp ängt eTn^PDatensignal D^während dem UND- nimmt das Taktsignal TJ den hohen Wert an d. To? 12 ein Datensignal D_fl0 zugeführt ist. Das Daten- es wechselt von einem Wert, der 0 entspricht, uut u Sal D kann von derWtufc eines nicht abge- « nen Wert, der 1 entspricht. Das 1-Ausgangssignal des bilde en i-Rcgisters und das Datensignal D_fl„ kann Tores 18 aktiviert das UM D-Tor 20, und wert A eben-SSrV.Stuf! eines nicht abgebildeten ß-Reg,sters falls^l ist^ak^ert das ^gangs.gna. cje^

^k0ESteuerschaltung für das Register ist allen Regi- für den Empfang der Eingangssignale in defin.erter

sterstufengemeinsam Sie umfaßt ein Tor 18, das nor- 50 Form an den DateneingangsUlenimen der UND I ore

ma e und invertierte Ausgangssignale erzeugt, und 10--.1O^ bereit. Zur Zeit ,₂ wird cinl^tens.gn D

™ei UND-Tore 20 und 22. Ein Taklimpuls TP wird stabilisiert, d.h. zu dieser Zeit den U nerlc

Ξ Tor 18 zugeführt. Das normale Ausgangssignal Schwankungen mehr »n seiner Amp ,tude _sta«, s«>n

dieses Tores wird den UND-Toren 20 und 22 züge- dem es bleibt auf dem hohen Pegel (1-1 egel). Esdau

mn Srend das invertierte Ausgangssignal dieses 55 crt nur die Verzögerung eines^Tore d. h acht ns.

gebildeten Register befohlen. Vorerst kann man an- sehen ist. Bckdnnte Sc^hdl'^u"8en , _h

nehmen, daß A und B nicht gleichzeitig 1 sein können. gangsauswah ¹^""/ ⁽«^h Jas ^W >

Das UND-Tor 20 führt sein Ausgangssignal den 6₅ den Registerstu en nicht De?;^aJh ^noiig

UND-Toren 10... ION zu, während das UND-Tor 22 größere Anzahl an loivcr/ogerungcn,

sein Ausgangssigna, den UND-Toren 12...12N zu- ^",^^^^ _das Taktsignal TP au.

r^

O. Um eine Torverzögerung später wechselt das Komplement-Ausgangssignal des Tores 18 in i . ijer, wodurch der Speicherzustand des Registers festgehalten wird. In anderen Worten: ist zum Zeitpunkt r₅ (Fig. 2) das Summiersignal Q₀ = 1, so bleibt dieser Wert in der 2°-Stufe gespeichert, denn die beiden Eingänge des UND-Tores 14 sind jetzt auf 1. Die Rückkopplung hält diesen Zustand aufrecht, solange TP = 0 ist.

Wechselt das Komplement-Ausgangssignal des Tores 18 auf 1, d. h. zum Zeitpunkt /₅ in Fig. 2, so ist das UND-Tor 10 noch aktiviert, denn das nicht negierte Ausgangssigna! des Tores 18 muß ein zweites Tor, nämlich das UND-Tor 20 passieren, ehe es das UND-Tor 10 erreicht. Demzufolge, wenn das Taktsignal 77*zu 0 wird, wechselt um die Verzögerung eines Tores später das normale Ausgangssignal des Tores 18 auf 0, und um eine zusätzliche Torverzögerung später wechselt das Ausgangssignal des UND-Tores 20 auf 0. Diese Betriebsart ist nötig, da sie das Festhalten des Signals gewährleistet, ehe die UND-Tore 10 (oder 12) inaktiviert werden.

Wenn man das oben Dargelegte zusammenfaßt und davon ausgeht, daß die Ankunft des Datensignals eine gewisse minimale Zeitspanne (im beschriebenen Beispiel mindestens zwei Torverzögerungs-Zeitspannen) nach dem Taktimpuls erfolgt, wird dieses Signal ausgewählt und in der Zeitspanne einer Torverzögerung gespeichert. Das Register wird innerhalb der Zeit einer Torverzögerung in einen Haltezustand versetzt, nachdem das Taksignal TP sich in 0 zurückverwandelt.

In dieser Erläuterung wurde ausgeführt, daß A und B nicht gleichzeitig 0 sind. Zwar kann die Schaltung auch bei A = B = 1 betrieben werden, diese Betriebsart wird jedoch lediglich beschränkt genutzt. Ist A = B= 1, so stellt das Ausgangssignal Q₁ der 2'-Registerstufe die logische Summe von D_AJ und D_BJ dar, wobei j = 0, \,...N. Ferner wurde ausgeführt, daß die Steuerschaltung mit den Toren 18, 20, 22 dem gesamten Register gemeinsam ist. Gemäß einem konkreten Ausführungsbeispiel war diese Schaltung imstande, neun Verbraucher, d. h. ein Register mit neun Stufen (zum Speichern von acht Informationsbits und einem Paritätsbit) anzusteuern. Für ein größeres Register z. B. mit zwischen zehn und achtzehn Stufen würde man zwei Steuerschaltungen verwenden.

Ein zweites Ausführungsbeispiel der Erfindung wird an Hand von Fig. 3 erläutert. Lediglich eine der Registerstufen, die 2/-Stufen, ist abgebildet. Sie umfaßt zwei UND-Tore 10_j; und 12_; sowie ein ODER-NOR-Tor 16- Das Register, das durch diese Stufe dargestellt ist, empfängt Signale von nur einem weiteren Register, d. h. dem C-Register (nicht abgebildet).

Die Steuerschaltung für das Register gemäß Fig. 3 umfaßt zwei UND-Tore 40 und 42, ein ODER-Tor 44 und ein Tor 46. Die UND-Tore 40 und 42 erzeugen eine normale Version des Eingangssignals, während das Tor 46 eine Normalversion und dessen Komplement erzeugt. Die Schaltung gemäß Fig. 3 besitzt dann eine höhere Betriebsgeschwindigkeit als die Schaltung gemäß Fig. 1, wenn der Taktimpuls erst nach dem Vorhandensein des Datensignals ankommt. Es ist zu bemerken, daß bei der mit Bezug auf die Schaltung nach Fig. 1 erläuterten Betriebsart der Taktimpuls zuerst ankommt.

Die Betriebsart der Schaltung gemäß Fig. 3 ergibt sich aus Fig. 4. Zum Zeitpunkt t₀ wird das Datensignal D_IC auf dem hohen Wert stabilisiert. Etwas später wird das Taktsignal TP zu 1. Das Taktsignal wird unmittelbar dem UND-Tor 40 zugeführt, und um eine Torverzögerung später ist eine 1 am Ausgang des ODER-Tores44 vorhanden. Um die Verzögerung eines Tores später (entsprechend der durch die Tore 10_;- und 16_; eingeführten Verzögerung) wird das Ausgangssignal Qj des ODER-NOR-Tores 16_; zu 1. Falls also der Taktimpuls nach dem Auftreten des Datensignals ankommt, werden zwei Torverzögerungen benötigt, damit das Ausgangssignal Qj erzeugt werden kann.

Die Festhaltezeit der Schaltung gemäß Fig. 3 entspricht der der Schaltung der Fig. 1. Wenn das Taktsignal TP zu 0 wird, wird das komplementäre Aus-

¹S gangssignal des Tores 46 zu 1, und zwar innerhalb der Zeitspanne einer Torverzögerung, so daß das Ausgangssignal Q₁ festgehalten wird. Wenn das Taktsignal TP zu 0 wird, versucht das Ausgangssignal des ODER-Tores 44, zu 0 zu werden, und zwar ebenfalls

»ο innerhalb der Verzögerung eines Tores über den Pfad mit den Toren 40, 44, was jedoch durch den anderen möglichen Pfad mit den Toren 42,44 verhindert wird. Dieser alternative Pfad empfängt eine 0 nach einer Torverzögerung, die durch das Tor 46eingeführt wird.

Danach wird eine zusätzliche Torverzögerung (die durch die Tore 42,44 eingeführt wird) für den Wechsel auf 0 benötigt. Während der Zeit des Festhaltens des Ausgangssigna\s Q₁ wird somit wie bei der Schaltung gemäß Fig. 1 das UND-Tor 10^ im aktiven Zu-

3» stand gehalten. Um eine Torverzögerung später wird das UND-Tor 10, gesperrt.

Die Schaltung gemäß Fig. 1 kann ebenso mit den mit Bezug auf die Schaltung der Fig. 3 beschriebenen Zuständen betrieben werden. Die Zeit zur Erzeugung

eines Ö-Ausgangssignals ist aber langer. Wenn bei der Schaltung gemäß Fig. 1 das Datensignal D_A0 = 1 und das Steuersignal A = 1 ist, ehe das Taktsignal TP zu 1 wird, geschieht folgendes: Beim Wechsel von TP auf 1 wird durch das Tor 18 eine erste und durch das UND-Tor 20 eine zweite Torverzögerung eingeführt. Demzufolge kann die Einschleusung des Datensignals D_A0 in das UND-Tor 10 um zwei Torverzögerungen nach dem Wechsel von TP zu 1 beginnen. Sodann wird, wie oben erläutert, eine zusätzliche Torverzögerung benötigt, damit Q₀ = 1 entsteht. Bei der Schaltung gemäß Fig. 3 wird unter denselben Umständen nur eine Torverzögerung benötigt, um das UND-Tor 10; zu aktivieren, und eine zusätzliche Torverzögerung wird benötigt, um das Ausgangssignal Q₁ zu erzeugen.

Ein Nachteil der Schaltung gemäß Fig. 3 im Vergleich zu Fig. 1 ist, daß der Taktimpuls zwei Tore 4β und 46 ansteuern muß, während die entsprechende Belastung bei der Schaltung gemäß Fig. 1 nur ein Toi

18 ist.

Die Registerschaltung gemäß Fig. 1 ist so ausgeführt, daß sie den Inhalt des einen oder anderen vor zwei verschiedenen Registern aufnehmen kann, doch kann sie mit geringfügigen Änderungen so angepaßt

werden, daß sie lediglich den Inhalt eines Register: oder von drei oder mehr Registern übernehmen kann In allen solchen Fällen ist die Anzahl der UND-Tore je Stufe um eins größer als die Anzahl der Eingangsregister, wobei das zusätzliche UND-Tor zum Festhal ten (»Verriegeln«) des Speicherzustandes eingesetzt wird. Desgleichen versteht es sich, daß die Register stufen der Registerschaltung gemäß Fig. 3 so ausge legt werden können, daß sie den Inhalt eines von meh

reren Registern statt nur eines einzigen Registers aufnehmen können.

Die hier beschriebenen Registerschaltungen sind für sehr hohe Betriebsgeschwindigkeiten geeignet. Wenn z. B. bei der Registerschaltung nach Fig. 1 der Taktimpuls ankommt, ehe die Datensignale einen stabilen Wert annehmen, wird um eine Torverzögerung nach dem Auftreten des Taktimpulses darüber entschieden, welches der zwei Datensignale D_AJ und D_BJ auszuwählen ist. Das Ausgangssignal Q₁ tritt eine Torverzögerung nach dem Datensignal auf. Kurz danach kann das Taktsignal TP beendet werden, und um eine Torverzögerung später wird der Speicherzustand der Registerstufe festgehalten. Dies bedeutet, daß r₃(Fig. 2)ebensowie T₄ (die Dauer des Taktimpulses) relativ kurz sein können. Der Zeitabstand zwi-

sehen aufeinanderfolgenden Datensignalen D ist gleichfalls verhältnismäßig kurz.

Bei der Schaltung gemäß Fig. 3, wo der Taktimpuls erst nach der Stabilisierung des Daten-Signals ankommt, sind die Verhältnisse ähnlich. Nunmehr tritt das Ausgangssignal Q zwei Torverzögerungen nach dem Taktsignal TP auf, was noch als recht schnell gelten kann. Andere Verzögerungen sind schon behandelt worden.

Bei den beiden Schaltungen gemäß Fig. 1 und Fig. 3 ist die Belastung des Taktimpulsgenerators durch angesteuerte Verknüpfungsglieder verhältnismäßig klein, nämlich durch ein Tor 18 für die vollständige Registerschaltung gemäß Fig. 1 bzw. zwei Tore 40 und 46 für die vollständige Registerschaltung nach Fig. 3.

Hierzu 2 Blatt Zeichnungen

509542

Claims

Patentansprüche:

1. Registerschaltung mit einer Vielzahl von Registerstufen, die jeweils ein erstes und ein zweites das logische Produkt bildendes Torglied und ein die logische Summe bildendes weiteres Torglied umfassen, das die Signale des ersten und des zweiten Torgliedes empfängt und sein Ausgangssignal einem Eingang des zweiten Torgliedes zuführt, mit einer Eingangsleitung für ein Datensignal, die mit einem Eingang des ersten Torgliedes verbunden ist, und mit einer Steuerschaltung für das erste und das zweite Torglied, dadurch gekennzeichnet, daß die Steuerschaltung allen Registerstufen ¹S (2^Ü...2^N)gemeinsam ist und eine erste Steuertorschaltung (18; 46) enthält, die in Abhängigkeit von einem Taktsignal (TP) an alle zweiten das logische Produkt bildenden Torglieder (14, 12/') ein Sperrsignal anlegt, wenn das Taktsignal (TP) einen gegebenen Binärwert hat, und ihnen ein Aktivierungssignal zuführt, wenn das Taktsignal ( TP) den anderen Binärwert hat, und daß die Steuerschaltung eine zweite Steuertorschaltung (22; 40 bis 44) enthält, die an einem Eingang ein Aus- ^a5 gangssignal von der ersten Steuertorschaltung (18; 46) empfängt und in der Lage ist, an alle ersten das logische Produkt bildenden Torglieder (12; 10/) ein Aktivierungssignal anzulegen, wenn das Taktsignal (TP) den einen gegebenen Binärwert hat, bzw. ein Sperrsignal, wenn das Taktsignal den anderen Binärwert hat.

2. Registerschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die zweite Steuertorschaltung ein das logische Produkt bildendes Torglied (22) ist, das einen zweiten Eingang für ein Steuersignal (B) hat.

3. Registerschaltung nach Anspruch !,dadurch gekennzeichnet, daß die zweite Steuertorschaltung ein erstes nicht-invertierendes Torglied (42), dessen Eingang das Ausgangssignal der ersten Steuertorschaltung (46) empfängt, ein zweites nicht-invertierendes Torglied (40), das das Taktsignal (TP) empfängt, sowie ein die logische Summe bildendes Torglied (44) umfaßt, welches die Ausgangssignale der beiden anderen, nicht-invertierenden Torglieder (40, 42) empfängt und mit seinem Ausgang an das erste das logische Produkt bildende Torglied (10/) in jeder der Registerstufen geschaltet ist.

4. Registerschaltung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß jedes erste das logische Produkt bildende Torglied (12, 10/') und das damit verbundene die logische Summe bildende Torglied (16,16/') die gleiche gegcDene Gesamtverzögerung bewirken wie jedes zweite das logische Produkt bildende Torglied (14, 12/') zusammen mit dem damit verbundenen die logische Summe bildenden Torglied (16, 16/) und wie jede der ersten und zweiten Steuertorschaltungen (18, 46 bzw. 22, 40 bis 44).

5. Registerschaltung nach einem der Ansprüche 2 bis4, dadurch gekennzeichnet, daß jede Registerstufe (2"...2^V) ein drittes das logische Produkt bildendes Torglied (10) umfaßt, dessen Eingang ein zweites Datensignal (£>.<„) zugeführt ist und dessen Ausgang an das die logische Summe bildende Torglied (16) der betreffenden Registerstufe geschalte? ist, daß die Steuerschaltung em zweites das logische Produkt bildendes Torglied (20) enthält, dessen erster Eingang mit einem Ausgang der ersten Steuertorschaltung (18) verbunden ist und dessen zweiter Eingang ein Steuersignal (A) empfängt, das von dem dem anderen das logische Produkt bildenden Torglied (22) der Steuerschaltung zugeführten Steuersignal (B) abweicht, und daß der Ausgang des zweiten das log,-sche Produkt bildenden Torgliedes (20) der Steuerschaltung mit dem einen Eingang jedes der dritten das logische Produkt bildenden Torgheder (10) der Registerstufen (2^Ü...2") verbunden ist.