DE2348961B2 - Schaltungsanordnung zum einspeichern und ausspeichern von signalen in einen bzw. aus einem speicher, insbesondere mos-speicher - Google Patents

Description

eingangs genannten Art mit geringerem schaltungstechnischen Aufwand ausgekommen werden kann als bei den zuvor betrachteten bekannten Schaltungsanordnungen, um digitale Signale in analoge Signale umzucodieren und auf diskreten kapaziiiven Speicherelementen des vorgesehenen Speichers zu speichern.

Gelöst wird die vorstehend aufgezeigte Aufgabe durch die im Patentanspruch gekennzeichnete Erfindung.

Die Erfindung bringt gegenüber den oben bei-achte- >° ten bekannten Schaltungsanordnungen unter Inkaufnahme des durch die Bereitstellung von individuellen Spannungsquellen gegebenen schaltungstechnischen Aufwands den Vorteil mit sich, daß weder ein nachteiliges Widerstands-Summiernetzwerk noch ein Trennverstärker für die Bereitstellung der auf den einzelnen Speicherelementen des Speichers zu speichernden Spannungen benötigt wird, da nämlich die mittels eines zu dem Digital-Analog-Wrndler gehörenden Decoders aktivierten Spannungsque))en direkt ohne Zwischenschaltung jedweder Impedanz den Speicherelementen des Speichers parallelschaltbar sind.

Anhand einer Zeichnung wird die Erfindung nachstehend an einem Ausführungsbeispiei näher erläutert.

Die in der Zeichnung dargestellte Schaltungsanordnung dient zum Betreiben eines Speichers 5p, der insbesondere ein MOS-Speicher sein soll und der aus einer Anzahl von diskreten kapazitiven Speicherelementen besteht. Diese kapazitiven Speicherelemente sind in der Zeichnung als jeweils einen Feldeffekaransistör 7s 1 bis Tsn und einen Kondensator Cl bis Cn enthaltende Speicherelemente dargestellt. Bei dieser Darstellung handelt es sich jedoch lediglich um eine Prinzipdarstellung; als kapazitive Speicherelemente können nämlich insbesondere alle bisher bekannten MOS-Speicherelemente verwendet werden, die entweder eine gesonderte Kapazität oder eine Schaltungskapazität, insbesondere eine binäre Kapazität, für die Signalspeicherung verwenden. Der in der Zeichnung dargestellte Speicher Sp ist zum einen mit einer Schreibadressenschaltung und einer Leseadressenschaltung und zum anderen mit einer Schreib- und Leseschaltung verbunden, der digitale Signale, und zwar insbesondere binäre Signale, für die Einspeicherung von entsprechenden analogen Signalen in Form von Spannungen ir dem Speicher Sp zugeführt werden bzw. von der auf in dem Speicher Sp in Form von Spannungen gespeicherte analoge Signale hin digitale Signale, und zwar insbesondere binäre Signale, abgegeben werden.

Die Schreibadressenschaltung umfaßt im vorliegenden Fall einen Decoder Da. der ausgangsseitig mit den Gate-Elektroden der in dem Speicher 5p angedeuteten Feldeffekttransistoren Ts 1 ... Tsn verbunden ist und der eingangsseitig über ODER-Glieder GO3. GO4. GO5 mit Schreibadressenleitungen Sei. Se2. Sc3 verbunden ist, über die dem Decoder Da Schreibadressen zugeführt werden.

Die Leseadressenschaltung umfaßt ebenfalls den zuvor erwähnten Decoder Da und die ebenfalls zu\or <*> erwähnten ODER-Glieder GO 3. GO 4. GO¹J denen über Leseadressenleitungen Le 1. Lc 2 r/w. l.ci Leseadressen zuführbar sind.

Die Schreibschaltung, der digitale Signale /i.cefiihrt werden, die an sich in dem Speicher Sp abgespeichert ^h5 werden sollen, enthäl! einen Decoder Db, dem eingangsseitig über ODER-Glieder GO6, GOT, GO» und Schreibsignalleitungen ßel, Sc 2, Be3 jeweils zu einer Gruppe zusammengefaßte digitale Signale zugeführt werden, und zwar im vorliegenden Fall gleichzeitig·

Ausgangsseitig steuert der Decoder Db als Schalter wirkende Feldeffekttransistoren Ti bis Tn, über die unterschiedliche Spannung abgebende Spannungsquellen Ui bis Un wirksam schaltbar sind. Die Differenz zwischen hinsichtlich ihrer Amplitude benachbarten Spannungen kann jeweils gleich groß sein. Der Decoder Db ist ausgangsseitig mit den Gate-Elektroden der Feldeffekttransistoren Ti bis Tn verbunden, von denen der Feldeffekttransistor Ti mit seiner Senke- bzw. Quelle-Elektrode an der Spannungsquelle Ui angeschlossen ist und von denen der andere in der Zeichnung noch dargestellte Feldeffekttransistor Tn mit seiner Quelle- bzw. Senke-Elektrode mit der anderen noch dargestellten Spannungsquelle Un verbunden ist. Die anderen beiden Haupt-Elektroden der zuvor betrachteten Feldeffekttransistoren 7*1 und Tn sind gemeinsam an der einen Seite eines Schalters Sl angeschlossen, dessen andere Seite gemeinsam mit sämtlichen Schreibeingängcn/Lcscausgängen des Speichers Sp verbunden ist. Der Betätigungseingang des Schalters 51 ist über ein ODER-Glied GO 1 mit sämtlichen Schreibadressen leitungen Se 1, Se 2, Se 3 verbunden.

Die Leseschaltung umfaßt neben den zuvor betrachteten Schaltungselementen der Schreibschaltung, nämlich dem Decoder Db, den ODER-Gliedern GO 6, GO 7. GO 8. den Schalter bildenden Feldeffekttransistoren 71 bis Tn und den Spannungsquellen Ut bis Un. noch einen Vergleicher Vgl. der mit seinen Eingängen an die beiden Seiten des genannten Schalters S1 angeschlossen ist und dessen Ausgang zum einen mit dem Sperreingang eines Sperrgliedes GS und zum anderen mit den Betätigungseingängen von Schaltern S3, S4 und S5 verbunden ist. Diese Schalter S3, S4, S5 sind mit ihrer einen Seite an jeweils einem Ausgang eines im vorliegenden FaI! als dreistufiger Zähler ausgebildeten Zählers Z angeschlossen, und mit den anderen Seiten der Schalter S3, S4, S5 sind die die jeweils auf ein Auslesen des Speichers Sp hin abzugebenden digitalen Signale führenden Lesesignalleitungen Bai, Ba 2 bzw. Bai angeschlossen. An die zuvor erwähnten Ausgänge des Zählers Z sind ferner die bereits erwähnten ODER-Glieder GO6, GO7, GOS mit jeweils einem Eingang angeschlossen. Zu der Leseschaltung gehört ferner ein fortlaufend Steuerimpulse abgebender Steuerimpulsgenerator TG und ein dessen Ausgang mit einem Steuereingang des Zählers Z verbindender Schalter S 2, dessen Betätigungseingang mit dem Ausgang des Sperrgliedes GS verbunden ist. Das Sperrglied GS ist mit seinem .Signaleingang an dem Ausgang eines ODER-Gliedes GO 2 angeschlossen, welches mit seinen Eingängen an die Leseadressenleitungen LeIi, Le 2, Le 3 angeschlossen ist. An dem Ausgang des ODER-Gliedes GO 2 ist ferner eine Rückstellschaltung RS mit ihrem Eingang angeschlossen. Diese Rückstellschaltung Rs ist in der Zeichnung nur schematisch als ein Differenzierglied enthaltende Schaltung dargestellt; sie gibt auf das Auftreten einer Leseadresse auf einer der genannten Leseadressenleiliiiigen von ihrem Ausgang einen kurzen Impuls ah. der über zur Entkopplung dienende Dioden D Rückstelleingängen der einzelnen Zählerstufen des Zählers Z zugeführt wird, welcher daraufhin zurückgestellt wird.

Nachdem zuvor der Aufbau der in der Zeichnung dargestellten Schaltungsanordnung erläutert worden ist, sei nunmehr die Arbeitsweise dieser Schaltur.gsan-

Ordnung näher betrachtet. Zunächst sei angenommen, daß zu einer Gruppe zusammengefaßte bzw. eine Gruppe bildende digitale Signale in den Speicher 5p einzuschreiben sind. Dies bedeutet, daß auf den drei Schreibsignalleitungen Bei, Be2, Se3 drei digitale Signale auftreten. Außerdem treten auf den Schreibadressenleitungen Sei, Se2, Se3 eine Schreibadresse bildende digitale Signale auf. Die auf den Schreibsignalleilungen Be 1, Se 2, Bei auftretenden digitalen Signale bewirken über die ODER-Glieder GO6, GOT, GO» und den diesen nachgeschalteten Decoder Db, daß einer der Feldeffekttransistor-Schalter Π bis Tn und damit eine der vorgesehenen Spannungsquellen Ui bis Un wirksam geschaltet wird. Die auf den Schreibadressenleitungen Sei, Se2, Se3 auftretende Schreibadresse bewirkt über die ODER-Glieder GO3, GO4. GO 5 und den Decoder Da, daß einer der Feldeffekttransistor-Schalter Ts 1 bis Tsn wirksam geschaltet wird, so daß der dem betreffenden Feldeffekttransistor-Schalter zugehörige Kondensator der Kondensatoren C t bis Cn mit dem hier einzigen Schreibeingang/Leseausgang des Speichers Sp wirksam verbunden ist. Außerdem bewirkt die Schreibadresse bzw. die diese bildenden Signale über das ODER-Glied GOl, daß der normalerweise geöffnete Schalter Sl nunmehr geschlossen ist. Damit ist die zuvor erwähnte, nunmehr wirksam geschahcte Spannungsqiielle der Spannungsquellen Ui bis Un mit einem der Kondensatoren Ci bis Cn des Speichers Sp verbunden, wodurch der betreffende Kondensator auf die von der betreffenden Spannungsquelle abgegebene Spannung aufgeladen wird. Diese Spannung stellt ein den dem Decoder Db gerade zugeführten digitalen Signalen entsprechendes analoges Signal dar.

Nunmehr sei die Arbeitsweise der in der Zeichnung dargestellten Schaltungsanordnung bei einem Lesevor gang betrachtet. Zu diesem Zweck wird der betreffenden Schaltungsanordnung über die Leseadressenleitung Lei, Le 2. Le 3 eine Leseadresse zugeführt, die über die ODER-Glieder GO 3, GO 4, GO 5 und den Decoder Da einen der Feldeffekttransistor-Schalter 7> 1 bis Tsn des Speichers Sp wirksam schaltet und damit einen der Kondensatoren CI bis Cn des Speichers Sp mit dem Leseausgang wirksam verbindet. Außerdem bewirken die die Leseadresse bildenden Signale über das ODER-Glied GO 2. daß über die Rückstellschaltung Rs und die Dioden Dder Zähler Zin seine Ausgangszählerstellung zurückgestellt wird. Femer bewirkt das am Ausgang des ODER-Gliedes GO 2 auftretende Signal, daß durch das Sperrglied GS. dessen Sperreingang von dem Verglcicher Vgl zunächst noch ein Null-Signal zugeführt werden soll, der Schalter S2 geschlossen wird. Dies hat zur Folge, daß nunmehr die von dem Steuersignalgenerator TG abgegebenen Steuerimpulse den Zähler Z in aufeinanderfolgende Zählcrstellungen steuern. Die den Zählerstellungen des Zählers Z entsprechenden Ausgangssignale dieses Zählers werden über die ODER-Glieder GO 6, GO 7. GO 8 dem Decoder Db zugeführt, der daraufhin aufeinanderfolgend den betreffenden Zählerstellungen entsprechend jeweils einen der vorgesehenen Feldeffekttransistor-Schalter Tl bis Tn und damit jeweils eine der vorgesehenen Spannungsquellen (71 bis Un wirksam schallet. Die Spannung der jeweils wirksam geschalteten Spannungsquelle der Spannungsquellen Ui bis Cn liegt damit an dem einen Eingang des Vergleichen \gl. dem an seinem anderen Eingang die Spannung zugeführt wird, die auf dem wirksam geschalteten Kondensator des Speichers Sp gespeichert ist. Der Vergleicher Vgl vergleicht nun diese beiden Spannungen miteinander und gibt dann ein Eins-Signal ab. wenn die auf dem ausgewählten bzw. wirksam gesteuerten Kondensator des Speichers Sp befindliche Spannung mit der von ener wirksam geschalteten Spannungsquelle der Spannungsvollen (71 bis Un abgegebenen Spannung übereinstimmt. Das in diesem Fall von dem Vergleicher Vgl abgegebene Eins-Signal bewirkt zum einen, daß dns Sperrglied GS kein die Schließung des Schalters S 2 bewirkendes Ausgangssignal mehr abgibt, wodurch die Weiterzählung des Zählers Zverhindert ist. V.ißerdem bewirkt das von dem Vergleicher V^/ abgegebene Eins-Signal, daß nunmehr die Schaher S3. <4, SS geschlossen werden. Damit treten auf den ! esesignallekunpcn Ba 1, Ba 2. Ba 3 nunmehr durch die ' nhlerMcl ung des Zählers Zbestimrn'e diy'ale Signale :üf. und zv.ar im vorliegenden Fall Binärsignale. Jie dem .inalogen Signal entsprechen, welches in Form einer -■nannung auf dem im Zuge des Lesevor^ngs ■ausgewählten Konderisator Her Kondensatoren '"' h's π des Speichers Sp gespeichert war
\bschlieRcnd sei noch bemerkt, da"> irr, I inti-^ri: '--i^c¹

u den vorstehend betrachteten und ■- ■?.;■■■ Ze;.. .;:ldargestellten Verhältnissen auch so vorgegangen scm kann, daß die Leseschaltung von der Sehreibschaliung vollständig getrennt ist. Dies kann insbesondere dann der Fall sein, wenn der Speicher Sp gesonderte Schreibeingänge und Leseausgänge aufweist.

Hierzu 1 Blatt Zeichnungen

Claims (1)

1. Patentanspruch:

   Schaltungsanordnung zum Einspeichern und Ausspeichern von Signalen in einen bzw. aus einem Speicher, insbesondere MOS-Speicher, der eine Anzahl diskreter kapazitiver Speicherelemente enthält, die individuell ansteuerbar sind, wobei bei der Ausführung eines Einspeichervorganges jeweils zu einer Gruppe zusammengefaßte digitale Signale in einem Digital-Analog-Wandler in ein Analog-Signal mit einer ihnen entsprechenden Spannung umgesetzt werden, die auf einem durch eine Schreibadresse bestimmten Speicherelement des Speichers abgespeichert wird!, und wobei bei der Ausführung eines Ausspeichervorganges die auf einem durch eine Leseadresse bezeichneten Speicherelement des Speichers gespeicherte Spannung einem Analog-Digital- Wandler zugeführt wird, in welchem ein Vergleicher die betreffende Spannung nacheinander mit Spannungen vergleicht, welche der bei der Ausführung von Ausspeichervorgängen durch einen Zähler gesteuerte Digital-Analog-Wandler so lange abgibt, bis der Vergleicher infolge Feststeilens einer Übereinstimmung der miteinander verglichenen Spannungen den Zähler stillsetzt, dessen dabei abgegebenes Zählersignal die der betreffenden Spannung entsprechende Gruppe von digitalen Signalen darstellt, dadurch gekennzeichnet, daß der Digital-Analog-Wandler einen Decoder (Db) aufweist, der durch die zu jeweils einer Gruppe zusammengefaßten digitalen Signale bei der Ausführung von Einspeichervorgängen angesteuert jeweils eine Spannungsquelle von einer Anzahl von unterschiedliche Spannungen abgebenden individuellen Spamungsquellen (U 1 bis Un) aktiviert, die bei der Ausführung von Einspeichervorgängen zu den für das Einspeichern von Signalen in Frage kommenden Speicherelememten (CX bis Cn) des Speichers (Sp) ohne jedwede Impedanz jeweils direkt parallel schaltbar sind.

   45

   Die Erfindung bezieht sich auf eine Schaltungsanordnung zum Einspeichern und Ausspeichern von Signalen in einen bzw. aus einem Speicher, insbesondere MOS-Speicher, der eine Anzahl diskreter kapazitiver Speicherelemente enthält, die individuell ansteuerbai sind, wobei bei der Ausführung eines tmspeichervorganges jeweils zu einer Gruppe zusammengefaßte digitale Signale in einem Digital-Analog-Wandier in ein Analog-Signal mit einer ihnen entsprechenden Spannung umgesetzt werden, die aut einem durch eine Schreibadresse bestimmten Speicherelement des Speichers abgespeichert wird, und wobei bei der Ausführung eines Ausspeichervorganges die auf einem durch eine (*> Leseadresse bezeichneten Speicherelement des Speichers gespeicherte Spannung einem Analog-Digital-Wandler zugeführt wird, in welchem ein Vergleicher die betreffende Spannung nacheinander mit Spannungen vergleicht, welche der bei der Ausführung von Ausspeichervorgängen durch einen Zähler gesteuerte Digital-Analog-Wandier so lange abgibt, bis der Vergleicher infolge Feststeilens einer Übereinstimmung der miteinander verglichenen Spannungen den Zahler stillsetzt, dessen dabei abgegebenes Zahlersignal die der betreffenden Spannung entsprechende Gruppe von digitalen Signalen darstellt.

   ^ine Schaltungsanordnung der vorstehend bezeichnet Art ist bereits bekannt (US-PS 37 05 395). Bei dieser bekannten Schaltungsanordnung werden bei der Ausführung von Einspeichervorgängen die zu jeweils einer Gruppe zusammengefaßten digitalen Signale über eine Speicherregisteranordnung zur Steuerung der Anschaltung von Spannungsquellen an ein R-2R-Summiernetzwerk herangezogen. Die von diesem Summiernetzwerk abgegebene Ausgangsspannung dient dann zur Aufladung eines der kapazitiven Speicherelemente des vorgesehenen Speichers. Die betreffenden kapazitiven Speicherelemente des Speichers können dabei jedoch nicht direkt mit dem Summiernetzwerk verbunden werden, da nämlich dieses Summiernetzwerk mit dem jeweils zu ladenden Speicherelement des Speichers ein RC-Glied bildet, bei dessen zugehörigem Speicherelement die Ladung nur relativ langsam vor sich geht. Deshalb ist bei der betrachteten bekannten Schaltungsanordnung zwischen dem Ausgang des R-2R-Summiernetzwerkes und dem jeweils zu ladenden Speicherelement des Speichers ein Trennverstärker vorgesehen. Dies ste'It jedoch einen zuweilen unerwünschten Schaltungsaufwand dar, der überdies einen zusätzlichen Stromverbrauch mit sich bringt.

   Es ist ferner eine Schaltungsanordnung der eingangs genannten Art bekannt (FR-PS 15 30 499), bei der den jeweils umzusetzenden digitalen Signalen entsprechende Spannungen dadurch gewonnen werden, daß Steuerelemente dieser Schaltungsanordnung mit entsprechenden Bits beaufschlagt werden, wodurch entsprechende Ströme durch eine Reihe von Widerständen fließen. Dabei ist jedoch davon ausgegangen, daß die betreffenden Steuerelemente in unterschiedlichen Kombinationen mit entsprechenden Bits der digitalen Signale beaufschlagt werden und daß demgemäß in unterschiedlichen Kombinationen Ströme durch die erwähnten Widerstände fließen. Auf diese Weise gelangt man bei der betreffenden bekannten Schaltungsanordnung nicht nur zu Spannungen mit rein binär gestuften Amplitudenwerten, sondern auch zu Spannungen mit sämtlichen dazwischenliegenden Amplitudenwerten — die sich selbstverständlich jeweils um eine vorgegebene Größe voneinander unterscheiden. Um die durch die Verwendung von Widerständen sich gegebenenfalls ergebenden Nachteile infolge relativ langsamer Aufladung der Speicherkondensatoren zu vermeiden, ist auch bei dieser bekannten Schaltungsanordnung zwischen einem Summiernetzpunkt für die Summierung der erwähnten Ströme und den Speicherkondensatoren des vorgesehenen Speichers ein Trennverstärkerelement vorgesehen. Damit weist aber auch diese bekannte Schaltungsanordnung die gleichen Nachteile auf wie die zuvor betrachtete bekannte Schaltungsanordnung.

   Es ist schließlich ganz allgemein bekannt (Zeitschrift »Automatik«, März 1966, Seiten 94 bis 96), analoge Signale mit Hilfe von Umsetzern zu digitalisieren und in Bitspeichern aufzuheben und von dort entweder digital zu verarbeiten oder aber wieder in eine Analoginformation zurückzuwandeln. In dem betreffenden Zusammenhang ist jedoch nicht bekannt, in welcher Weise eine entsprechende Schaltungsanordnung aufzubauen ist.

   Der Erfindung liegt die Aufgabe zugrunde, einen Weg zu zeigen, wie bei einer Schaltungsanordnung der