DE2347692A1

DE2347692A1 - Demodulator

Info

Publication number: DE2347692A1
Application number: DE19732347692
Authority: DE
Inventors: Bernard Audenard; Michel Pigeon; Claude Stach
Original assignee: Commissariat a lEnergie Atomique CEA
Current assignee: Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date: 1972-09-21
Filing date: 1973-09-21
Publication date: 1974-04-11
Also published as: IT994688B; US3863162A; GB1393660A; FR2199625B1; DE2347692C2; FR2199625A1

Description

· ·. l- . ι..-- ..-■» ;2."HIT
Cv,-·- , ·:..■: r Z Jr.
'-"MiMi-. .11 vu, tJL.insdorfotr. 1ft

410-21.44OP 21. 9. 1973

Commissariat a !'Energie Atomique, Paris (Prankreich)

Demodulator

Die Erfindung bezieht sich auf einen Demodulator für sinusförmige Signale. Ziel der Erfindung ist dabei ein rasch arbeitender Demodulator für solche Signale, der ein analoges Signal liefert, dessen Amplitude dem Modul eines eingegebenen sinusförmigen Signals proportional ist.

Es sind bereits zahlreiche Schaltungen bekannt, die eine Messung des Moduls eines sinusförmigen Signals entweder ausgehend von einem mit einem Scheitelwertdetektor ausgerüsteten Rechenverstärker oder mit Hilfe von Systemen von Kapazitätsdioden ermöglichen. Der Nachteil dieser bekannten Schaltungen liegt darin, daß sie in die Messung eine Integrationszeitkonstante einführen, die eine Begrenzung des Paßbandes für das System mit sich bringt.

4lO-(B4646.3)DfP

409815/0803

Der Erfindung liegt daher die Aufgabe zugrunde, einen Demodulator für sinusförmige Signale zu schaffen, der sich durch eine sehr kurze Ansprechzeit auszeichnet.

Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß der Modulator eine erste Verarbei tungsschaltung zum Verarbeiten eines ersten Steuersignals in Form von Rechteckimpulsen, das in jeder zweiten Periode der sinusförmigen Signale mit der ersten Hälfte einer positiven Halbwelle zusammenfällt, ein ersteslspeicherndes Halteglied, das mit dem sinusförmigen Signal gespeist und durch das erste Steuersignal gesteuert wird, eine zweite Verarbeitungsschaltung zum Verarbeiten eines Steuersignals außerhalb der Rechteckimpulse des ersten Steuersignals und ein zweites speicherndes Halteglied enthält, das an den Ausgang des ersten Haltegliedes angeschlossen ist und durch das zweite Steuersignal gesteuert wird.

Die angestrebte Kürze der Ansprechzeit des erfindungsgemäßen Demodulators wird durch die Verwendung eines speichernden Haltegliedes erreicht, das während einer Viertelperiode des zu analysierenden sinusförmigen Signals angesteuert wird, wobei das Schließen dieses Haltegliedes dem Durchgang des sinusförmigen Signals durch ein positives Maximum entspricht. Ein zweites Halteglied vollzieht eine Einspeicherung während der Sperrzeit des ersten Haltegliedes. Der Demodulator gibt somit den gesuchten Modul mit einer Verzögerung ab, die zwei Perioden des sinusförmigen Signals nicht überschreitet.

Bei einer ersten bevorzugten AusführungsVariante für einen erfindungsgemäß ausgebildeten Demodulator besteht die erste Verarbeitungsschaltung aus einer Impulsformer-

4098 1 5/0803

stufe, die mit dem sinusförmigen Signal gespeist wird und ein Signal P abgibt, das aus Rechteckimpulsen mit der Frequenz des sinusförmigen Signals entsprechender Folgefrequenz gebildet ist,einem Rampensignalgenerator, der durch"das Signal F gesteuert wird und seinerseits ein Signal G abgibt, einem Teiler, der die Frequenz des Signals F halbiert und ein Signal H sowie ein dazu komplementäres Signal H abgibt, einer ersten logischen Schaltung für die Durchführung der Operation F . H, einem speichernden Halteglied, das mit dem sich aus der Operation F.H ergebenden Signal gespeist und durch das Signal G gesteuert wird und seinerseits ein Signal J abgibt, einem ersten Potentiometer mit einem Verhältnis k für die Überführung des Signals G in ein Signal G¹ = k G, einem zweiten Potentiometer mit einem Verhältnis k/2 für die Überführung des Signals J in ein Signal J¹ = k J/2, einem Komparator mit zwei Eingängen, dessen negativer Eingang mit dem Signal G' und dessen positiver Eingang mit dem Signal J¹ gespeist wird und der seinerseits ein Signal K abgibt, und einer zweiten logischen Schaltung für die Durchführung der Operation F.H.K , aus der das erste Steuersignal hervorgeht.

Für den Bau der zweiten Verarbeitungsschaltung für die Verarbeitung des zweiten Steuersignals gibt es mehrere Ausführungsmögliehkeiten. So kann diese zweite Verarbeitungsschaltung aus einem Inverter bestehen, der mit dem ersten Steuersignal gespeist wird und ein dazu komplementäres Signal abgibt, so daß dann die beiden Steuersignale komplementär zueinander sind. Stattdessen kann die zweite Verarbeitungsschaltung auch ein einfacher Abzweig sein, der das am Ausgang der ersten loiiischen Schaltun ς in der ersten Verarbeitungsschaltung als Ergebnis der Operation F.H erscheinende Signal abgreift. Eine dritte Möglichkeit für den Bau der zweiten

409815/0603

Verarbeitungsschaltung besteht darin, daß diese eine logische Schaltung ist, die mit den Signalen F und H gespeist wird und die Operation P.H durchführt.

Eine bevorzugte Ausführungsform der Erfindung besteht auch darin, daß die logischen Schaltungen Torschaltungen vom NICHT-UND-Typ sind.

Weiterhin ist eine Abwandlung der Erfindung in dem Sinne möglich, daß das erste Steuersignal für jede positive Halbwelle gebildet wird.

Für die weitere Erläuterungjier Erfindung und ihrer Vorteile wird nunmehr auf die Zeichnung Bezug genommen, in der bevorzugte Ausführungsbeispiele für einen erfindungsgemäß ausgebildeten Demodulator veranschaulicht sind; dabei zeigen in der Zeichnung:

Fig.l ein Blockschaltbild für den Gesamtaufbau eines erfindungsgemäß ausgebildeten Demodulators;

Fig.2 ein Chronogramm für die verschiedenen in der Schaltung von Fig.l auftretenden elektrischen Spannungen·

Fig. J5 ein Blockschaltbild für die erste Verarbeitungsschaltung für die Verarbeitung des ersten Steuersignals für das erste Speichernde Halteglied unter Einschluß zweier Varianten für die zweite Verarbeitungsschaltung zum Verarbeiten des zweiten Steuersignals für das zweite speichernde Halteglied;

A0 9815/0803

Fig. 4 ein Chronogramm für die verschiedenen in der ersten Verarbeitungsschaltung für die Verarbeitung des ersten Steuersignals auftretenden elektrischen Spannungen und

Fig. 5 ein Chronogramm für die verschiedenen Signale, die eine Zusammensetzung des zweiten Steuersignals für das zweite speichernde Halteglied ermöglichen.

Dem in Fig. 1 in Form eines synoptischen Schemas dargestellten Demodulator wird ein sinusförmiges Signal A, das darin demoduliert werden soll, an einem Eingang zugeführt, an den ein Impedanzadapter 4 angeschlossen ist, dessen Ausgang zum einen mit einer ersten Verarbeitungsschaltung 6 für die Gewinnung eines ersten Steuersignals B und zum anderen mit einem ersten speichernden Halteglied 8 verbunden ist. Dieses erste Halteglied wird durch das erste Steuersignal B aus der ersten Verarbeitungsschaltung 6 gesteuert und gilt an seinem Ausgang ein Signal C ab, das in einem zweiten speichernden Halteglied 10 gehalten und gespeichert wird, das seinerseits durch ein zweites Steuersignal D gesteuert wird, das ihm aus einer zweiten Verarbeitungsschaltung zugeführt wird. Am Ausgang des zweiten speichernden Haltegliedes 10 erscheint ein analoges Signal E, dessen Amplitude dem Modul des sinusförmigen Signals A pro-' portional ist.

Das Chronogramm für die verschiedenen elektrischen Signale an den einzelnen Punkten der Schaltung von Fig.l ist in Fig.2 dargestellt. Das sinusförmige Eingangssignal A kann beispielsweise zwei unterschiedliche Amplitudenwerte

409815/0803

annehmen, die in Fig. 2 in der rechten bzw. der linken Blatthälfte dargestellt sind. Das erste Steuersignal B für das speichernde Halteglied 8 ist in Fig.2 in der zweiten Zeile dargestellt: Es handelt sich dabei um ein rechteekförmiges Signal, in dem die Breite der Rechteckimpulse einem Viertel der Periode des sinusförmigen Signals A entspricht und das mit der ersten Hälfte einer positiven Halbwelle des sinusförmigen Signals A zusammenfällt; die Gewinnung eines solchen Steuersignals wird unten noch im einzelnen erläutert. Die Ansteuerung des speichernden Haltegliedes 8 mit dem Steuersignal B hat zur Folge, daß das sinusförmige Signal während der entsprechenden Viertelperiode gehalten wird, wodurch sich das Signal C in der dritten Zeile von Fig. 2 ergibt. Am Ende der für den Haltevorgang vorgesehenen Viertelperiode des sinusförmigen Signals A wird die Steuerung des speichernden Haltegliedes 8 blockiert,was in Fig.2 der schraffierten Zone für das Steuersignal B in der zweiten Zeile entspricht, und das Signal C am Ausgang des speichernden Haltegliedes 8 bleibt auf dem maximalen Amplitudenwert des Haltevorgangs. Sobald das speichernde Halteglied 8 durch ein neues rechteekförmiges Steuersignal B geöffnet wird, reproduziert das Signal C die entsprechende Viertelperiode des sinusförmigen Signals A und speichert die neue Scheitelamplitude dieses Signals.

Um Diskontinuitäten während der Rückkehr des Signals C auf den Wert Null zu unterdrücken, wird dieses Signal mit Hilfe des zweiten speichernden Haltegliedes 10 gespeichert, das durch das zweite Steuersignal D gesteuert wird. Dieses zweite Steuersignal D ist so ausgelegt, daß das zweite speichernde Halteglied 10 dann angesteuert wird, wenn das erste speichernde Halteglied 8 blockiert ist; dies setzt voraus, daß das zweite Steuersignal D in

40981 5/0803

die den schraffierten Bereichen für das erste Steuersignal B in der zweiten Zeile von Fig.2 entsprechenden Sperrperioden eingeschoben ist. Unter diesen Bedingungen gibt das Signal E, das am Ausgang des zweiten speichernden Haltegliedes 10 erscheint, die Scheitelwertamplitude des Signals A ohne Diskontinuität wieder.

Als nächstes soll nun die erste Verarbeitungsschaltung für die Gewinnung des ersten Steuersignals B für die Ansteuerung des ersten speichernden Haltegliedes 8 anhand des Schaltbildes in Fig.J5 beschrieben werden. Die Darstellung in Fig. 3 enthält wieder einige Baustufen aus dem Schaltbild von Fig. 1, die mit gleichen Bezugszahlen bezeichnet sind. Diese Bauelemente sind der Impedanzadapter 4, das erste speichernde Halteglied 8, das zweite speichernde Halteglied 10 und die erste Verarbeitungsschaltung 6 zur Gewinnung des ersten Steuersignals B. Bei der nachstehenden Beschreibung wird auf das in Fig.4 wiedergegebene Chronogramm Bezug genommen, das die genaue Entwicklung der verschiedenen elektrischen Signale wiedergibt, die an den verschiedenen Punkten der Schaltung von Fig.3 auftreten.

Das sinusförmige Eingangssignal A wird in einer Impulsformerstufe 20 geformt, die an ihrem Ausgang ein Signal F abgibt, das die Form von Rechteckimpulsen mit einer der Frequenz des sinusförmigen Signals A entsprechenden Folgefrequenz aufweist} dieses Signal F triggert einen Rampensignalgenerator 22, der ein dreieckförmiges Signal G abgibtj das Signal F wird außerdem in seiner Frequenz halbiert durch einen Frequenzteiler 24, der. ein rechteckförmiges Signal H und ein dazu komplementäres

409815/0803

Signal H entstehen läßt. In einer dem Frequenzteiler 24 nachgeschalteten ersten logischen Schaltung 26, die an einem Eingang mit dem Signal F aus der Impulsformerstufe 20 und an einem zweiten Eingang mit dem Signal H aus dem Frequenzteiler 24 gespeist, wird, läuft die Operation F . H ab, als deren Ergebnis am Ausgang der logischen Schaltung 26 ein Signal I "erscheint, das einem speichernden Halteglied 28 als Steuersignal zugeführt wird. Dieses speichernde Halteglied 28 wird außerdem mit dem Signal G aus dem Rampensignalgenerator gespeist und erzeugt an seinem Ausgang entsprechend ein trapezförmiges Signal J. Eine aus zwei Potentiometern 30 und 32 mit den Verhältnissen k und k/2 bestehende Potentiometerschaltung transformiert die Signale G und J in dazu proportionale Signale G¹ = kG bzw. J' = kJ/2; der Proportionalitätsfaktor k kann dabei beispielsweiße den Wert 1/5 aufweisen. Das Signal G¹ wird dem negativen Eingang und das Signal J' dem positiven Eingang eines !Comparators 34 mit zwei Eingängen zugeführt, der daraufhin an seinem Ausgang jedesmal dann ein Signal K abgibt, wenn das Signal G' das Signal J¹ an Amplitude übertrifft. Eine logische Schaltung 36, die in Fig.3 durch eine UND-Schaltung wiedergegeben ist, dient der Durchführung der Operation F . H . K, aus der sich dann das erste Steuersignal B für das erste speichernde Halteglied 8 ergibt.

Wie die Darstellung in Fig. 4 zeigt, wird dieses erste Steuersignal B in jeder zweiten Periode des sinsusförmigen Signals B erzeugt, wodurch der erfindungsgemäß ausgebildete Demodulator in die Lage versetzt wird, der Entwicklung des Moduls seines Eingangssignals mit einer sehr kleinen relativen Verzögerung zu folgen.

409 8 1 5/0803

Das zweite speichernde Halteglied 10 muß während der Sperrphasen für das erste speichernde Halteglied angesteuert werden. Für die Bildung des entsprechenden zweiten Steuersignals D sind mehrere Varianten möglich, die zum einen in Fig.5 in Form von in gestrichelten Linien dargestellten Schaltungsteilen und zürn anderen in Fig. 5 durch das Chronogramm für die verschiedenen Signale veranschaulicht sind.

Die einfachste Art für die Gewinnung des zweiten Steuersignals·'D für die Ansteuerung ^es zweiten speichernden Haltegliedes 10 während derjBlockierphasen für das erste speichernde Halteglied 8 besteht darin, für dieses zweite Steuersignal D das zum ersten Steuersignal B komplementäre Signal' zu nehmen; diese Möglichkeit ist in Fig. 5 in der zweiten Zeile durch das Signal B veranschaulicht. In diesem Falle besteht die zweite Verarbeitungsschaltung 12 für die Gewinnung des zweiten Steuersignals D lediglich aus einem Inverter 4o, der an den Ausgang der ersten Verarbeitungsschaltung 6 angeschlossen ist und mit dem ersten Steuersignal B gespeist wird.

Bei einer zweiten AusfUhrungsVariante kann das zweite Steuersignal D mit dem Signal I identisch sein, das in der ersten Verarbeitungsschaltung 6 am Ausgang der ersten logischen Schaltung 26 erscheint und das in dem Chronogramm von Fig.5 in der dritten Zeile dargestellt ist. In diesem Falle ist lediglich eine Verbindungsleitung zwischen dem Ausgang der ersten logischen Schaltung 26 in der ersten Verarbeitungsschaltung. 6 und einem Steuereingang des zweiten speichernden Haltegliedes 10 vorzusehen, wie dies in Fig.3 durch eine gestrichelte

409815/0 8 03

Linie angedeutet ist.

Bei einer dritten AusführungsVariante kann das zweite Steuersignal D ausgehend von den Signalen F und H gebildet werden, die in der ersten Verarbeitungsschaltung 6 am Ausgang der Impulsformerstufe 20 bzw. am zweiten Ausgang des Frequenzteilers 24 erscheinen. Dazu sind diese beiden Signale F und H vor ihrer Weitergabe an das zweite speichernde Halteglied 10

der logischen Operation F . H zu unterziehen. In diesem Falle besteht die zweite Verarbeitungsschaltung für die Gewinnung des zweiten Steuersignals D aus einem logischen Tor vom NICHT-UND-Typ, wie dies in Fig.5 durch ein mit gestrichelten Linien dargestelltes Tor angedeutet ist, dessen Eingänge mit Schaltungspunkten in der ersten Verarbeitungsschaltung 6 verbunden sind', an denen die Signale F bzw. H erscheinen, und von dessen Ausgang eine Verbindung zum Steuereingang des zweiten speichernden Haltegliedes 10 führt.

Auch die in der ersten Verarbeitungsschaltung 6 für die Gewinnung des ersten Steuersignals B eingesetzten logischen Schaltungen 26 und 36 können aus in geeigneter Weise zusammengeschalteten logischen Toren vom NICHT-UND-Typ aif gebaut sein.

Wie die vorstehende Beschreibung zeigt, besteht ein herausragendes Charakteristikum des erfindungsgemäß ausgebildeten Modulators darin, daß er den Modul unabhängig von der Frequenz wiedergibt. Der Komparator 34 wird nämlich an seinen beiden Eingängen mit Signalen gespeist, die eine gleiche Entwicklung ihrer Amplitude als Funktion der Frequenz zeigen: Das Rampensignal G' zeigt

40 9 815/0803

mit abnehmender Frequenz eine Vergrößerung seiner Amplitude, und das Signal J¹ folgt bis auf einen Faktor. 2 der Scheitelamplitude des Rainpensigna Is G¹.

Der oben beschriebene Demodulator läßt sich beispielsweise mit einem Eingangssignal mit einer Frequenz von 100 kHz betreiben; er liefert dann einen Wert für den Modul dieses Signals nach jeweils zwei Perioden, also mit einer Verzögerung von 20 Mikrosekunden.

409815/0803

Claims

Patentansprüche

1. Demodulator für sinusförmige Signale, dadurch gekennzeichnet, daß er eine erste Verarbeitungsschaltung (6) zum Verarbeiten eines ersten Steuersignals B in Form von Rechteckimpulsen, das in jeder zweiten Periode der sinusförmigen Signale A mit der ersten Hälfte einer positiven Halbwelle zusammenfällt, ein erstes speicherndes Halteglied (8), das mit dem sinusförmigen Signal A gespeist und durch das erste Steuersignal B gesteuert wird, eine zweite Verarbeitungsschaltung (12) zum Verarbeiten eines zweiten Steuersignals D außerhalb der Rechteckimpulse des ersten Steuersignals B und ein zweites speicherndes Halteglied (10) enthält,das an den A4sgang des ersten speichernden Haltegliedes (8) angeschlossen ist und durch das zweite Steuersignal D gesteuert wird.

2. Demodulator nach Anspruch 1, dadurch gekennzeichnet, daß die erste Verarbeitungsschaltung (6) aus einer Impulsformerstufe (20), die mit dem sinusförmigen Signal A gespeist wird und ein Signal F abgibt, das aus Rechteckimpulsen mit der Frequenz des sinusförmigen Signals A entsprechender Folgefrequenz gebildet ist, einem Rampensignalgenerator (22), der durch das Signal F" gesteuert wird und seinerseits ein Signal G abgibt, einem Teiler (24) _f der die Frequenz des Signals F halbiert und ein Signal H sowie ein dazu komplementäres Signal H abgibt, einer ersten logischen Schaltung (26) für die Durchführung der Operation F . H, einem speichernden Halteglied (28), des mit dem sich aus der Operation F . H ergebenden Signal I gespeist und durch das Signal G gesteuert wird und

Ä0981 5/0803

seinerseits ein Signal J abgibt, einem ersten Potentiometer (30) mit einem Verhältnis k für die Überführung des Signals G in ein Signal G¹ = kG, einem zweiten Potentiometer (32) mit einem Verhältnis k/2 für die Überführung des Signal J in ein Signal J' = kJ/2 einem Komparator (34) mit zwei Eingängen, dessenjnegativer Eingang mit dem Signal G¹ und dessen positiver Eingang mit dem Signal J¹ gespeist wird und der seinerseits ein Signal K abgibt, und einer zweiten logischen Schaltung (36) für die Durchführung der Operation P . H . K, besteht, aus der das erste Steuersignal hervorgeht.

3. Demodulator nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die zweite Verarbeitungsschaltung (12) für die Verarbeitung des zweiten Steuersignals D aus einem Inverter (40) besteht, der'mit dem ersten Steuersignal B gespeist wird und ein dazu komplementäres Signal B abgibt, so daß die beiden Steuersignale B und D komplementär zueinander sind.

4. Demodulator nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die zweite Verarbeitungsschaltung für die Verarbeitung des zweiten Steuersignals D ein Abzweig ist, der das am Ausgang der ersten logischen Schaltung (26) in der ersten Verarbeitungsschaltung (6) als Ergebnis der Operation F . H erscheinende Signal I abgreift.

5. Demodulator nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die zweite Verarbeitungsschaltung für die Verarbeitung des zweiten Steuersignals D aus einer logischen Schaltung (42 Joesteht, die mit den Signalen F und ΪΪ gespeist wird und die Operation P . H durchführt.

409815/0803

6. Demodulator nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die logischen Schaltungen (26,

J>6 und 42)/Torschaltungen vom NICHT-UND-Typ/ sind. ■ ' · gebildet

7. Demodulator nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß das erste Steuersignal B für jede positive Halbwelle gebildet wird.

409815/0803

Leerseite