DE2345829C3 - Verkehrsregelanlage - Google Patents

Description

Die vorliegende Erfindung betrifft eine Verkehrsregelanlage zur Steuerung der Signalgebung, mit einer Rechner- und einer Anzeigeeinheit sowie einem Speicher, in welchem mittels einer Festhalteeinrichtung individuelle, codierte Darstellungen speicherbar sind, die derjenigen Zeitdauer entsprechen, während deren für den Betrieb der Verkehrsregelanlage ein ausgewählter Zeitabschnitt funktionsbestimmend sein solL

Derartige Anlagen dienen zur Steuerung der Signalgebung an Stellen von Verkehrszusammenflüssen.

Eine bevorzugte Anwendung der Erfindung ist die Steuerung der Signalgebung für eine VoUbetriebs-Kreuzung mit wenigstens vier Verkehrsströmungen, und die nachfolgende Beschreibung bezieht sich insbesondere darauf. Es ist jedoch hervorzuheben, daB die Erfindung in weiten technischen Bereichen Anwendung finden kann und auch bei anderen Verkehrsregelanlagen

benutzbar ist, beispielsweise bei Halbbetriebs- und Bedarfs-Systemen oder solchen mit Zeitvorgabe und Abstimmung. An einer einzelnen Kreuzung, wui unter im Rahmen der Erfindung allgemein jede räumliche Anordnung eines Verkehrszusamiuenflusses zu ven>tehen ist, können mehr als zwei Verkehr«tröme auftreten, die sich gegenseitig beeinflussen bzw. stören. Der Regelbetrieb kann für einen Ring, einen Doppelrinp oder einen Dreifach-Ring vorgesehen sein; findet ein Mehrfach-Ring Anwendung, so können mehrfache Finfühmngen in die einzelnen Ringe vorgesehen sein, wie das bei der Verkehrsregelung an sich bekannt ist.

Zur Verkehrsregelung an Kreuzungen, insbesondere an solchen mit mehreren Durchgangs Verkehrsströmen, gibt es bereits verschiedene Arten von Verkehrs- : -. regelanlagen. Grundsätzlich teilt eine Verkehrsregelanlage den einzelnen Verkehrsströmen in ausgewählter Folge bestimmte Signaldauern bzw. -phasen zu, so daß jeder Verkehrsstrom über die Kreuzung gelangen kann. Die Ein- und Durchfahrt der einzelnen Verkehrsströme 2« an der Kreuzung werden im Idealfalle so geregelt, daß die Verkehrsbelastung an der Kreuzung sicher beherrscht und eine Verstopfung vermieden wird.

Ursprünglich ging man bei Verkehrsregelanlagen für Kreuzungen mit einer Anzahl von Verkehrsströmen unter Verwendung einer Zeitvorgabe so vor, daß die Signalgebung nach vorbestimmtem Ablauf erfolgte, so daß die einzelnen Verkehrsströme bzw. -phasen an der Kreuzung Ein- bzw. Durchfahrt nach mechanisch gesteuertem Ablauf oder starrer Einstellung erhielten. Letztere mußte gemäß fiktiven Verkehrsverhältnissen erfolgen; infolgedessen kam es oft zu Verstopfungen. Zu verschiedenen Zeitpunkten konnte die Zeiteinteilung umgestellt werden, wenn nämlich normalerweise abweichende Verkehrsverhältnisse auftraten.

Mit Verkehrsmeßstellen (Detektoren) wurden die Verkehrsregelanlagen für Halb oder Vollbetrieb ausgebaut, so daß die Signalgebung an die einzelnen Verkehrsströme in Beziehung zu dem tatsächlichen Verkehrsbedarf zu irgendeinem gegebenen Zeitpunkt stand. Anlagen dieser Art wurden recht kompliziert und waren im Gebrauch insofern starr, als es sich nur um eine Abwandlung der Verkehrsregelanlage mit Zeitvorgabe handelte, wobei die Veränderbarkeit über elektrische Schaltungen gemäß Betätigungsvorgängen durch den Verkehr stattfand.

An unübersichtlichen Kreuzungen wurden Verkehrsregelanlagen mit Zeitvorgabe allgemein durch Analoggeräte abgelöst, die entweder mit Zeitvorgabe, im Halbbetrieb oder im Vollbetrieb arbeiteten und zur Aufnahme der Verkehrsverhältnisse Analogschaltungen besaßen. Die Steuerung der Signalgebung erfolgte dabei gemäß der speziellen Eingabeinformation. Verkehrsregelanlagen dieser Art haben sich bewährt und sind weithin im Gebrauch, namentlich bei komplizierten Verkehrszusammenflüssen.

Nachteilig ist aber, daß die Analogschaltungen dieser Geräte werksseitig installiert sind, so daß der Regelung durch einen an der Kreuzung befindlichen Verkehrsexperten Beschränkungen auferlegt sind. Auch können die Analogregelanlagen nur gewisse Variable verarbeiten, und zwar gemäß dem Aufbau der festverdrahteten und daher starren Analogschaltungen des Reglers. Wegen der Kosten von Analogschaltungen verbietet es sich allgemein, ein solches System so aufzubauen, daß die erforderliche große Anzahl von Schaltungen zur Steuerung vieler Parameter zur Verfügung steht

Dasselbe gilt von festverdrahteten Digitalregelanlagen. Man hat solche insgesamt recht komplizierte Systeme für allgemeine Anwendung in Verbindung mit Rechnern ausgelegt. Ohne auf Einzelheiten einzugehen, nennt z. B. die Broschüre der Signalbau-Huber München KG »Verkehrsautomation mit Elektronenrechnern«, Oktober 1967, S. 22/23 allgemeine Angaben zu elektronischen Digitalrechnern mit gespeichertem Programm. In dem Artikel »Elektronische Verkehrssignal-Rechnerzentrale zum Steuern der Signalanlagen in Großstädten«, Siemens-Zeitschrift, Juni 1965, S. 678 bis 631 ist eine Anlage offenbart, die sich der Fernschreiber-Eiagabe von Befehlen, Störungsanweisungen, Signalanfragen usw. an eine große, aufwendig ausgebaute Rechnerzentrale mit fernschriftlichem Ausdruck des Klartext der ausgeführten Befehle bzw. Operationen bedient. Mit entsprechend umfassendem Datenverarbeitungssystem arbeitet eine Anlage, die in der Zeitschrift »Elektronische Rechenanlagen«, 1965, Heft 4, S. 186 bis 194 unter dem Titel »Die Steuerung des Straßenverkehrs mit Datenverarbeitungsanlagen« beschrieben ist und hauptsächlich eine Großrechnerzentrale erläutert

Aufgabe der Erfindung ist es, unter Überwindung des Standes der Technik eine Verkehrsregelanlage der eingangs genannten Art so zu verbessern, daß mit elektrotechnisch-elektronischen Mitteln eine möglichst einfache, vielseitige Handhabung ohne die Notwendigkeit komplizierter Programmausrüstungen erreicht wird, und zwar unter schneller, bequemer und zuverlässiger Anpassung an die jeweiligen Verkehrsverhältnisse vor Ort, so daß die Signalgebung insbesondere an mehrere Verkehrsströme einer Kreuzung in jedem Augenblick mit minimalem Programmaufwand dem tatsächlichen Verkehrsaufkommen gerecht wird und eine Basis-Zeit hierfür fortlaufend visuell beobachtet werden kann.

Zur Lösung dieser Aufgabe ist erfindungsgemäß vorgesehen, daß der Speicher getrennt codierte Adressen für separate Speicherstellen aufweist, welche jeweils einem bestimmten Zeitabschnitt entsprechen, daß zur Wahl der einem bestimmten Zeitabschnitt entsprechenden codierten Adresse des Speichers eine handbetätigbare Schaltergruppe vorhanden ist, daß durch die mit letzterer ausgewählte codierte Adresse eine Einrichtung zum Herausgreifen derjenigen getrennt codierten Darstellung im Speicher, die dem bestimmten Zeitabschnitt entspricht, sowie eine Decodiereinrichtung für die ausgewählte getrennt codierte Darstellung ansteuerbar ist um einen Zeitgabewert zu erzeugen, und daß die Abhängigkeit von diesem die Zeitgabe für den bestimmten Zeitabschnitt erfolgt

Die Verkehrsregelanlage nach der Erfindung benutzt also einen Digitalspeicher, der separate Speicherstellen aufweist welchen jeweils codierte Adressen zugeordnet sind und welche zur Bereitstellung von Zeitgabewerten dienen, die in den Programmperioden der Verkehrsregelanlage verwendet werden. Eine handbetätigbare Schaltergruppe, die vorteilhaft an der Frontplatte des Gerätes angebracht sein kann, liefert den Code, der jeweils zur Adresse einer Speicherstelle führt Digital neu eingestellte Zeitgabewerte können dann in diejenige Speicheradresse gegeben werden, welche von der Schaltergruppe festgelegt ist Aus dem Speicher kann der Zeitgabewert in einen Decodierer und von dort an eine äußere Zeitsteueranlage weitergeleitet werden, welche die Programmperiode steuert bzw. regelt Im Gegensatz zum Stand der Technik ist es hierbei unnötig, die in einem herkömmlichen Computersystem benutzte

komplizierte Programmausrüstung vorzusehen, bei der die Informationen wahllos gespeichert und die Speicheradressen bis zum Abruf durch ein Programm festgehalten wurden. Mit der erfindungsgemäßen Anlage wird jeweils ein Zahlenwert für eine feste Adresse einer handbetätigbaren Schaltergruppe ausgewählt und auf diese Weise ein bestimmter Zeitabschnitt an ausgesuchter Stelle im Speicher zur späteren Verwendung bereitgestellt. Diese Anordnung hat in der Praxis großen Anklang gefunden, zumal sich daraus ein·.- , besondere Wendigkeit und Anpaßbarkeit der Verkehrsregelanlage an die verschiedensten Situationen ergibt.

Zweckmäßig ist zum sichtbaren Anzeigen einer numerischen Anzeigeinformation eine optische Anzeigeeinheit vorhanden, weicht die ausgewählte getrennt codierte· Darstellung als Zahl repräsentiert Diese ist nach einer Weiterbildung der Erfindung veränderbar und in eine neue, codierte Darstellung decodierbar, welche an diejenige Speicherstelle eingebbar ist, die der mit der Schaltergruppe ausgewählten codierten Speicheradresse entspricht.

Die Verkehrsregelanlage nach der Erfindung läßt sir-h *uf sehr kleinem Raum unterbringen und sieht verschiedene Eingangs- und Ausgangs-Schaltungen für die Übermittlung von Information zu und von einem Digitalrechner vor. Für jeden einzelnen der Verkehrsströme an der Kreuzung kann jeweils ein Phasenmodul vorha-^pi sein, wobei die einzelnen Moduln Eingabe- und Ausgabekreise sowie Codier- bzw. Decodiereinrichtungen zur Kennzeichnung des jeweiligen Verkehrsstroms aufweisen, für den Information an den Rechner gegeben und durch die Modul- bzw. logischen Schaltungen wiedergegeben wird. Für jede Verkehrsphase ist dabei ein doppelter Informationslauf zu und von den Moduln möglich. ü

Ausgestaltungen der Erfindung sehen Schaltungseinrichtungen vor. die den Programmdurchlauf des Rechners in einer bekannten Zeit gewährleisten sowie deren Verwendung im Zeitgabebetrieb der Regelanlage ermöglichen und die den Anlauf des Digitalrechners so m) steuern, daß zu Betriebsbeginn der Regelanlage Schaltungselemente der Steuerschaltung, beispielsweise Flipflops, richtig gesetzt werden.

Eine unabhängige Lösung der obengenannten Aufgabe besteht erfindungsgemäß darin, daß in der Anzeige- -ti einheit wenigstens ein ausgewählter Zahlenwert optisch darstellbar und dieser mittels einer Stelleinrichtung individuell in einen geänderten Wert umwandelbar ist, der in den Speicher über eine Eingabeeinrichtung eingebbar ist, welche für die Zuleitung von Befehlen an die Rechnereinheit handbetätigbar ist, und daß das Vorhandensein solcher und anderer Befehle auf der die Verkehrsbewegungen wiedergebenden Anzeigeeinheit darstellbar ist

Hierdurch erreicht man, daß ein Zeitgabewert (z. B. an der Frontplatte des Gerätes) angezeigt, dann verän-iert und an der gleichen Speicherstelle gemäß der Codierschaltereinstellung wieder eingegeben werden kann. In neuartiger, überaus wirksamer Weise werden so festverdrahtete Schaltungen mit digitalen Steuerun- eo gen kombiniert, wodurch für das Auffinden und Entnehmen gespeicherter Information keine komplizierten Programme mehr notwendig sind. Vielmehr läßt sich mit sehr einfachen, wirtschaftlichen Mitteln eine Umstellung von individueller Schnittstellenregelung auf Digitalregelung ermöglichen, wobei gemäß einer Ausgestaltung der Erfindung ein Echtzeit-Zeitgeber (Realzeit-Taktgeber) eingesetzt werden kann, mit dem irgendwelche der Adressen-Funktionen des Speichers rrpt einer Zeitgabe-Information versehen werden können, die durch Betätigung der Schalter ?.n der Frontplatte des Gerätes in den Speicher eingegeben werden.

Eine weitere Ausgestaltung der Erfindung besteht darin, daß zur Steuerung der Verkehrssignale ein Zeitgabesystem mit taktbarer Flipflopschaltung vorgesehen ist und daß die Zeitdauer der einzelnen Verkehrssignal«: für jeden Verkehrsstrom gesteuert veränderbar- und anzeigbar ist. Zur Auswahl von ausgesuchten Vcfkehnegelungs-Faktoren bzw. Einflußgrößen entsprechenden Unterprogrammen kann ein handbelätigbarc Schaltwerk vorhanden sein, an das eine Decodiereinrichtung abgeschlossen ist, welche eine Einrichtung zur Ingangsetzung eines der Einstellung des Schaltwerks entsprechenden Unterprogramms besitzt

Zusammenfassend läßt stcV · ai>en, daß die erfindungs gemäße Verkehrsregelanlage mit einer Rechnereinheit über bestimmte Schaltungsmittel zusammenwirkt, welche bevorzugt als Moduln mit Schaltungsplatten ausgebildet sind. Durch handbetätigbare Schalteinrichüji'gen können Befehle an die Rechnereinheit gegeben bzw. von dort übernommen werden. Das Vorhandensein dieser und weiterer Betehle kann gleichzeitig an einer Anzeigetafel für jeden Verkenrsstrorn dai gestellt werden, dem jeweils ~n sogenannter Phasenmodul zugeordnet ist Für Hie Zeitgabe zur Steuerung der Signalgebung ist eine andere Schaltungsanordnung vorgesehen, die unter Verwendung der Programmperiode der Rechnereinheit arbeitet und eine Anlaufschaltung aufweist welche zu Beginn einen definierten Ausgangszustand der Verkehrsregelanlage herstellt Anzeige, Änderung und Neueinspeicherung der Zeitdauer verschiedener Regelgrößen für jeden einzelnen Verkehrsstrom werden durch noch eine weitere Schaltungsanordnung ermöglicht Es ergibt sich ein überaus kompakter Aufbau, für den ein herkömmlicher Minirechner verwendbar ist und mit dem sich vielfältige Einsatzmöglichkeiiten auf überraschend einfache Weise erzielen lassen. Maßgeblich hierfür ist die Auswahlmöglichkeit durch Handbetätigung von einfachen Schalteinrichtungen. Umfangreiche Rahmensignalpläne entfallen ebenso wie eine Aufgliederung einer aufwendigen Rechnerzentrale in Steuer- und Signalrechner.

Weitere Einzelheiten und Vorteile der Erfindung ergeben sich aus den Ansprüchen sowie eus der folgenden Beschreibung von Ausführungsbeispielen an Hand der Zeichnung. Darin zeigt

F i g. 1 eine Schrägansicht eines erfindungsgemäßen Verkehrsregelgerätes,

Fig. IA eine schematisierte Draufsicht auf eine Kreuzung, an welcher der Verkehr mittels einer erfindungsgemäßen Anlage regelbar ist,

F i g. 2 ein Blockschaltbild einer Verkehrsregelanlage gemäß einer bevorzugten Ausführungsform der Erfindung,

F i g. 2A eine schematisierte Ansicht der Zeiteinstellungs- und Anzeigetafel eines Gerätes entsprechend Fig. lbzw.2,

F i g. 2B ein Diagramm des zeitlichen Verlaufs einer Betriebsgröße einer erfindungsgemäßen Regelanlage,

F i g. 2C eine schematisierte Darstellung des Phasensteuerungs- und Anzeigeteils eines Gerätes nach F i g. 1 bzw. 2,

Fi g. 2D ein Schema der Eingangs- und Ausgangsleitungen einer Zentral-Datenverarbeitungseinheit eines Gerätes gemäß F i g. 1 bzw. 2,

Fig. 2E ein vereinfachtes Gesamtprogramm für den in F i g. 1 bzv. 2 dargestellten Rechner zur Verwendung mit der Regelanlage in F i g. 2 zugeordneten Schaltungsteiltn,

F i g. 2F ein Schema einer logischen Schaltungsanordnung zum Decodieren einer Adresse, die in den dem Digitalrechner ^ugeordnelcii Scbaltungsteilen gemäß F i g. 2 verwendbar ist,

Fig. 2G eine Wertetabelle für die logische Schaltungsanordnung von F i g. 2F₁

Fig.2H ein logisches Schema für ein in v»jrs;!iiedv; nen Schaltungseinrichtungen gemäß der Erfindung benutztes D-Flipflop,

F ι g. 21 ein BWk<rh.aUbiic! Jes in F i ρ ΓΗ dargesteü teTi Fiipflops,

i-sg. ij esn? Wertetabeüe für das Füpflop gemäß Fig.iHund.2I,

F i g. 3 ein vereinfachtes Blockschaltbild mit Schaltuiigseinrichtungf"". w< \~be in einer Decodier- und Sleu*.. c.nrichtung gemäß F i g. 2 enthalten sind,

Fig.3A-3E Schaltbilder der in Tig. J schematisch dargestellten Decodici- und Steuerungsc^: Henningen,

F i g. 4A—4C Schaltbilder von Schaltung:»teilen, die in der ZeitHnstellungs und -Anzeigeeinrichtung gemäß F i g. 1 bzw. F ig. 2 enthalten sind,

F i g. 5 eine Übersicht mit verschiedenen, in äußeren Schaltkreisen benutzten Adressen und den hierdurch erzeugten Einstellungen für vier getrennte Betriebscodierungen aus dem Rechner,

F i g. 6 ein vereinfachtes logisches Schaltbild des Einstellungs- bzw. Betriebsdecodierers der in F i g. 2 und 3 dargestellten Decodier- und Steuerungseinrichtung,

F i g. 7 ein Schaltbild bestimmter Schaltungsteile der in F i g. 2 und 3 dargestellten Decodier- und Steuerungseinrichtung,

F i g. 7A einen Verdrahtungsplan mit einer Eingabeimpulsschaltung gemäß einer bevorzugten Ausführungsform der Erfindung,

F i g. 8 eine Impulsfolge zur Verdeutlichung der Abtastfunktion des Rechners gemäß einer bevorzugten Ausführungsform der Erfindung,

Fig.9 eine Anzahl von Zeitdiagrammen gewisser Betriebskenngrößen einer Realzeit-Taktgeberschaltung gemäß einer bevorzugten Ausführungsform der Erfindung,

Fig. 10—12 je ein logisches Schaltbild von gemäß bevorzugten Ausführungsformen der Erfindung benutzten Schaltungsanordnungen zur Zeitvorgabe, Zustandseingabe bzw. Schaltungsauswahl,

Fig. 13 und 14 je ein logisches Schaltbild einer Abtasteinrichtung sowie einer Eingabe/Ausgabe-Schaltung der Decodier- und Steuerungseinrichtung gemäß Fig. 3,

Fig. 15 ein vereinfachtes logisches Schaltbild zur Veranschaulichung gewisser Merkmale der in Fig.3 dargestellten Decodier- und Steuerungseinrichtung sowie ein Zeitdiagramm der Austastfunktion dieser Einheit,

Fi g. 16 und 17 je ein Schaltschema für Eingabe- bzw. Ausgabeplatten oder -Steckeinheiten gemäß einer bevorzugten Ausführangsform der Erfindung,

Fig. 18 ein logisches Schema des Frontplattenteils der Anzeige- und Steuerungseinrichtung gemäß F i g. 1 bzw. 2,

Fig. 18A ein logisches Schema eines Teils der in F i g. 18 dargestellten Schaltungsanordnung,

Fig. 18B ein logisches Schema zur Veranschaulichung des Betriebs eines in einer Regelanlage nach der Erfindung zu verwendenden Ringzustandsmoduls,

Fig. 19A und 19B je einen Verdrahtungsplan von Schaltwerken in einer Zeiteinstellungs- und Zustands.-einheit der Anzeige- tind Steuerungseinrichtung gemäß -, h i a-1 bzw. 2,

Fig. 20A--2OC je ein logisches Schema einer in F i g. 4 dargestellten Schaltungseinheit in verschiedenen Betr iebszuständen und
^1:1 ig. 21 ein Blockschaltbild einer erfindungsgemäßen

ίο Schaltungsanordnung für die Anzeige und Umstellung von Zeitwerten.

Das in F i g. 1 dargestellte Verkehrsregelgerät gemäß der Erfindung dient zur Regelung Hf« Verkehrs an der in F ι g. 1A vereinfacht gezeichneten kreuzung A, uie auch

π als Verkehrsknotenpunkt bezeichnet werden kann und vier Verkehrsströme aufweist, welche durch die Phasen Φ X bis Φ 4 gekennzeichnet und getrennt gemäß der Betätigung aurch Detektotc. bzw. Meßstellen D XA bis D AB steuerbar sind. Diese Meßstellen können Boden-

>o schwellen, Detektorschleifen oder andere an sich bekannte Detektorein:ichtungen zum Abtasten des Vorhandenseins und/oder Durchgangs von Fahrzeugen über oder in eine Meßfläche der Detektoren sein.

Die gezeichnete Kreuzung sieht eine Vollbetriebssteuerung für vier Phasen vor, desgleichen vier Fußgänger-Ampelschalter PED 1 bis PEDA. Es ist aber anzumerken, daß die Erfindung auch für weniger bzw. mehr Phasen oder Verkehrsströme verwendbar ist, als das an der Kreuzung A beispielhaft dargestellt ist Auch

jo läßt sich eine Vcrkehrsregelanlage nach der Erfindung für Voll- und Halbbetrieb, mit Bedarfseinsteilung, Zeitvorgabe oder Abstimmungsbetrieb (coordinated mode) oder anderen geeigneten Betriebsweisen verwenden, wie das auf dem Gebiet der Verkehrsregelung an sich bekannt ist

F i g. 1A zeigt auch einen Ring bzw. eine Schleife, aus der das Fortschreiten des Zyklus von Phase zu Phase an der Kreuzung A hervorgeht Wie weiter unten erläutert wird, kann dieser Ring bzw. die Schleife abgewandelt werden; auch ist es möglich, an einer Kreuzung mehr als einen Ring mit Mehrfacheinlässen in die Ringe zu verwenden, solange eine Störung bzw. Beeinträchtigung der Verkehrsströme unterbunden ist Anordnungen dieser Art sind auf dem Gebiet der Verkehrsregelung an

4) sich bekannt

Allgemeine Beschreibung der Regelanlage

Das Blockschaltbild in Fig.2 zeigt verschiedene Bestandteile einer Regelanlage bzw. eines Regelgerätes

so B zur Steuerung der Betätigung einer Ampel oder eines Signals 5 an einer Kreuzung A, welche in F i g. 1A schematisch dargestellt ist Ein Digitalrechner C mit einer Zentral-Datenverarbeitungseinheit 10 und einem geeigneten Speicher 12 gibt Informationen und Befehle zu und von einer Decodier- und Steuerungseinheit 14. Letztere decodiert die digitalen Anweisungen von der Zentral-Datenverarbeitungseinheit 10 zur programmierten Steuerung der Ampel 5 gemäß Eingabeinformation, welche die zentrale Datenverarbeitungseinheit

bo 10 von der Decodier- und Steuerungseinheit 14 erhält Außerdem ist nach der Erfindung die zentrale Datenverarbeitungseinheit 10 mit einer Phasenanzeige- und -Schalttafel 20 verbunden, um von dieser gewisse Informationen dem Rechner C zuleiten und den momentanen Zustand der Datenverarbeitungseinheit 10 erkennen zu können. Die Phasenanzeige- und -Schalttafel 20 kann mithin zu verschiedenen Zeitpunkten gewisse Schaltmaßnahmen bzw. Einstellungen der

Regelanlage B anzeigen, d. h, sie ist hauptsächlich eine Überwachungseinheit, wenngleich sie es ermöglicht, dem Computer C zur Verarbeitung und zur Steuerung der Ampel 5 bestir :nte beschränkte Information zuzuführen.

Mit der Decodier- und Steuerungseinheit 14 ist eine Zeitanzeige- und -Einstelltafel 22 verbunden, die einen wesentlichen Bestandteil der vorliegenden Erfindung bildet und einerseits die Wiedergabe oder Anzeige der Zeiteinstellung für verschiedene Schaltmaßnahmen der Regelanlage B gestattet, andererseits neuartige Schaltkreise für die Veränderung der einzelnen Funktionen oder Schaltmaßnahmen für Zeätgabe u. dgl. aufweist, ohne daß eine Unterbrechung des Betriebs der Regelanlage B erforderlich wäre. Ihren Eingang erhält die Decodier- und Steuerungseinheit 14 von Eingabeschaltplatten bzw. -Steckeinheiten 30,32,34, welche mit entsprechenden Gebern verbunden sind, beispielsweise einer Meßschleife 40, einem Ampelknopfschalter 42, einem Detektor 44 bzw. einem Zeitgeber 46. Zur Unterstützung des Gesamtbetriebs der Regelanlage B können wahlweise oder zusätzlich auch andere Eingabeeinrichtungen für die Zuführung von Information an die Decodier- und Steuerungseinheit 14 Verwendung finden. Ausgabeschaltplatten bzw. -Steckeinheiten 50, 2> 52 sind mit geeigneten Ausgangsschaltern 54, 56 verbunden, um Ampeln bzw. Signale 60, 62 zu steuern. Von diesen kann die Ampel 60 die Fahrzeugampel S in F i g. 1A und die Ampel 62 eine Fußgänger-Ampel sein, die ebenfalls an der Kreuzung A in F i g. IA angeordnet sein kann.

F i g. 2 veranschaulicht die allgemeine Anordnung einer bevorzugten Ausführungsform der Erfindung, wobei ein Digitalrechner Cmit einer Zentral-Datenverarbeitungseinheit 10, gemeinsamen Registern und Steuerungseinrichtungen zusammen mit einem Speicher 12 dazu dient, an einer Kreuzung A (Fig. IA) die Verkehrssignalgebung zu steuern. Allgemein bezieht sich die Erfindung auf Schaltungseinrichtungen und Bestandteile außerhalb des Digitalrechners C, welche es diesem ermöglichen, den erforderlichen Verkehrsregelbetrieb durchzuführen. Insbesondere bezieht sich die Erfindung auf neuartige Schaltungseinrichtungen in der Decodier- und Steuerungseinheit 14, der Phasenanzeige- und -Schalttafel 20 sowie der Zeitanzeige- und -Einstelltafel 22. Nachfolgend werden Einzelheiten dieser Baugruppen sowie weitere Bestandteile beschrieben, die zur Verbindung mit den Eingabe/Ausgabe -Schaltungen des Digitalrechners C geeignet situ:!. Anzumerken ist, daß der Speicher 12 so programmiert ίο sein kann, daß er die Steuerfunktionen der Regelanlag; B sowie die Zeitgabe und den Fluß sonstiger benötigter Information steuert, wodurch an der Kreuzung A die gewünschten Eingangs/Ausgangs-Vorgänge auftreten. Auch diese Maßnahmen werden bei einer Einzelbe-Schreibung der Regelanlage B weiter unten erläutert.

Allgemeine Beschreibung der Zeitanzeige- und -Einstelltafel

Die in Fig.2A dargestellte Zeitanzeige- und -Ein- bo stelltafel 22 weist eine Anzahl von Schaltern und Lämpchen auf. Letztere sind mit Kreisen angedeutet, während Drucktastenschalter, die weiter unten erläuterten Steuerzwecken dienen, als Kästchen gezeichnet sind. Die Tafel 22 enthält außerdem eine Anzahl von h5 Kippschaltern, deren Funktion aus der Erläuterung der Zeitanzeige- und -Einstelltafel 22 einerseits und der von den Schaltern beaufschlagten inneren Schaltungsanordnungen andererseits hervorgeht

Ein Zeitvorgabe-Einschub 70 dient zur Überprüfung der im Speicher 12 eingestellten Zeit und gegebenenfalls zur Veränderung dieser Speicher-Zeiteinstellung. Ein Ziffernanzeige-Fenster 70a zeigt die im Speicher 12 für eine bestimmte Phase oder Betriebsweise der Regelanlage B eingestellte Zeit oder eine Zählung bzw. ein Verhältnis an. Sobald dieser Speicherausgang in dem Fenster 70a erscheint, können Drucktasten 70b, 70c, 70c gedrückt werden, um die Einstellung der einzelnen angezeigten Ziffern zu verändern. Ist die angezeigte Zeit bzw. Zählung oder das Verhältnis geändert, so kann eine Taste 7Oe gedrückt werden, um den neuer Einstellwert in den Speicher 12 einzugeben.

Ein Zustands-Einschub 72 weist zwei Lämpchen 72a 726 auf. Von diesen ist das erste ein Lämpchen für die Stoppzeit, das zweite ein Programm-Meldelämpchen Das Stoppzeit-Anzeigelämpchen 72a wird betätigt wenn die Regelanlage B von einem äußeren Gerät beispielsweise dem in F i g. 2 dargestellten Zeitgeber 46, zeitgesteuert oder getaktet wird. Das Programm-Meldelämpchen 72b leuchtet auf, sobald die Decodier- und Steuerungseinheit 14 die Überschreitung der Zyklusdauer für das Programm des Digitalrechners Canzeigt Bei eingeschalt, tem Meldelämpchen 72b kann die Ampel S allgemein in Blinkbetrieb versetzt werden, je nach der erforderlichen Anordnung beispielsweise entweder gelb oder rot Das Programm-Meldelämpchen 72b wird infolgedessen betätigt, wenn der Digitalrechner C einen bestimmten Programmzyklus nicht in einer vorgesehenen Zeit beendet hat Diese und weitere Eigenheiten der Zeitanzeige- und -Einstelltafel 22 werden bei der Einzelerläuterung der Schaltungsanordnungen in der Regelanlage if noch besprochen.

Ein Normalphasen-Einschub 73 ermöglicht den Betrieb der Regelanlage B gemäß vorgegebenen Unterprogrammen, die an irgendeiner ausgewählten Kreuzung verwendet werden können oder auch nicht. Indem einer der Kippschalter 73a, 73b, 73c, 73rf nach obi:n umgelegt und eine Drucktaste 73e gedrückt wird, wird das betreffende Unterprogramm während des nächsten Zyklus in das Programm des Digitalrechners C aufgenommen. Gemäß herkömmlicher Technik auf dem Gebiet der Rechenmaschinen kann dies dadurch geschehen, daß die Betätigung eines der Kippschalter abgetastet und in Abhängigkeit von dieser Abtastung eine Verzweigung des Programms zu dem zugehörigen Unterprogramm aufgesucht wird. Die Kippschalter 73a bis 7'.id ermöglichen daher die Einführung oder Ausschaltung von Unterprogrammen innerhalb des während eines Zyklus verarbeiteten Programms des Digitalrechners C Sofern dieser die entsprechenden Unterprogramme aufweist, können verschiedene Normmaßnahmen oder übliche Phasenschaltungen in dem Einschub 73 untergebracht werden. Die jeweils gewählte Schaltmaßnahme oder Verkehrsphase wird mit der Drucktaste 73e eingegeben.

Im gezeichneten Ausfuhrungsbeispiel besitzt die Regelanlage B vier normale Phasenschaltungen. Der Kippschalter 73a dient dazu, das Programm einer Fußgängerphase zu betätigen, und zwar entweder zusammen mit der Bedarfsphase des Kippschalters 73d oder mit einem Programm, das von den Detektoren bzw. Meßstellen DiA bis DAB(Fig. 1) gesteuert wird. Mittels des Kippschalters 73/j wird der veränderliche Anfangsteil des Unterprogramms in Gang gesetzt, so daß in einer bestimmten Verkehrsphase, welche gerade ruht, die Erfassung oder Abtastung der Fahrzeugbetäti-

gütigen möglich ist Die Betätigung durch gemessene Fahrzeuge verlängert die Dauer der anfänglichen Grünphase auf eine Höchstzeit, was im Zusammenhang mit einem anderen Einschub der Zeitangabe- und -Einstelltafel 22 erläutert wird. In entsprechender Weise gestattet der Kippschalter 73c die Einfahrung einer Totzeitverkürzungsphase in das Programm des Digitalrechners C Durch Betätigung des Kippschalters 73d und der Phaseneingabetaste 73e kann eine Bedarfsphasenschaltung in das Programm eingeführt werden. In letzterem Falle spricht die Regelanlage B auf das Vorhandensein eines Fahrzeugs in irgendeiner einzelnen Ruhephase an. Hierfür ist eine verhältnismäßig große Meßschleife erforderlich, die nahe an der Kreuzung angeordnet sein soll. Ist einer der Kippschalter 73b oder 73c für veränderlichen Einlauf oder Totzeitverkürzung eingeschaltet, so kann infolge einer entsprechenden Verkuppelung der Schalter 736 bis 73c/ (was weiter unten erläutert wird) die Bedarfsphase nicht betätigt werden. Die übrigen Phasen, also veränderlicher Einlauf, Totzeitverkürzung und Fußgänger-Übergang, können entweder für sich oder gemeinsam eingeschaltet werden.

Der Normalphasen-Einschub 73 ermöglicht es mithin, immer dann, wenn an der Kreuzung A ein normales Unterprogramm benötigt wird, dieses in das allgemeine Programm des Digitalrechners C einzuführen. Soll das nicht geschehen, so verbleiben die Kippschalter 73a bis 73d in der gezeichneten Ruhestellung (nach unten gelegt), und die Taste 73 wird zusätzlich gedrückt, um die Ausklammerung eines jeden Unterprogramms zu gewährleisten.

Ferner ist ein Phasenwahl-Einschub 74 vorhanden, der eine Anzahl von Wähltasten 74Λ bis 74L aufweist, mittels deren die im Zeitvorgabe-Einschub 70 jeweils angezeigte Phase wählbar ist. An der Kreuzung A (Fig. IA) sind nur vier Phasen eingesetzt; in der Regelanlage B sind jedoch allgemein acht getrennte Phasen vorgesehen. An Stelle der Zuordnung einer einzelnen Phase zu zwei gleichen Verkehrsströmen kann also einem jeden der in Fig. IA schematisch angedeuteten Verkehrsströme eine einzelne Phase oder Schaitmaßnahme zugeordnet werden. Es ist auch möglich, Phasen in größerer Anzahl oder gruppenweise in der Regelanlage B vorzusehen, wobei für jede Phase bzw. Phasengruppe am Einschub 74 eine eigene Drucktaste vorgesehen ist.

Ein weiterer Einschub 75 für die Zeitvorwahl weist Vorwähltasten 75a bis 75f auf, welche die Wiedergabe der Grund-Zeiteinstellungen oder der allgemeinen Zeitgabe der Regelanlage B steuern. Allgemein ist für die einzelnen Verkehrsströme einer Ampel jeweils eine Grün-, Gelb- und Rot-Phase vorgesehen. Mit der Dauer der Grün-Phase für besti.nmte Verkehrsströme stehen die Vorwähltasten 75a bis 7Sd für Anfangsminimum bzw. Grün-Einlauf, Durchgangszeit, Maximum 1 und Maximum 2 jeweils in Zusammenhang. Die Tasten 75e und 75/" dienen zur Anzeige der Gelb- und der Rot-Phase. Wird eine der Wähltasten des Phasenwahl-Einschubs 74 und eine der Vorwähltasten des Zeitvorwahl-Einschubs 75 gedrückt, so erscheint in dem Fenster 70a des Zeitvorgabe·Einschubs 70 diejenige Zeit, welche im Speicher 12 für den gewählten Betrieb und den betreffenden Verkehrsstrom enthalten ist.

Beispielsweise sei angenommen, daß die im Speicher 12 für einen Verkehrsstrom eingestellte Rot-Phasen-Zeit abzufragen ist. Wird die Wähltaste 74,4 des Einschubs 74 und die Vorwähltaste 75/"des Einschubs 75 gedrückt, so arscheint im Fenster 70a die Zeitdauer der Rot-Phase, ohne daß durch diese Anzeige der Betrieb der Regelanlage B irgendwie beeinflußt würde. Soll etwa für den Verkehrsstrom Φ 2 die Rot-Phasen-Dauer verändert werden, so drückt man die Drucktasten 70c und 7Od, worauf sich die Anzeige im Fenster 70a ändert, jedoch keine Einwirkung auf die Regelanlage B oder den Speicher 12 des Digitalrechners Cstattfindet Selbst wenn die Eingabetaste 7Oe gedrückt wird, erfolgt keine

ίο Änderung. Für eine Umstellung auf die jetzt im Fenster 70a angezeigte neue Zeitdauer muß ein mit einem Schlüssel zu betätigender Freigabeschalter 76 in die Stellung »Ein« gebracht werden. Dann kann die Eingabetaste 7Oe gedrückt werden, wodurch die vorherige Zeiteinstellung im Speicher 12 gelöscht und statt dessen die neue Zeitdauer gesetzt wird. Der

Betrieb der Regelanlage B erfolgt dann gemäß der

neuen Zeiteinstellung.

Die Vorwähltaste 75a für das Anfangsminimum

(Grün-Einlauf) hat einen Zeitbereich von 0 bis 99 Sekunden in Abständen von 1 s; für diese bestimmte Betriebsart wird infolgedessen kein Dezimalpunkt angezeigt In an sich bekannter Weise kennzeichnet das Anfangsminimum die Mindest-Grün-Phasen-Dauer,

2Ϊ welche eine erwünschte Anzahl von Fahrzeugen aus dem Stand auf eine Kreuzung gelangen läßt Die mit der Vorwähltaste 756 zum Erscheinen gebrachte Durchgangszeit wird zusammen mit der Totzeitverkürzung der Regelanlage B verwendet Als Durchgangszeit ist

jo dabei grundsätzlich die Zeit zu verstehen, welche bei jeder Betätigung durch ein Fahrzeug auf 0 gestellt wird und dann abläuft; hierfür ist ein Bereich von 0 bis 9,9 Sekunden in Abständen von 0,1 s vorgesehen. Die Maximal-Dauer der aktiven Grün-Phase für einen ausgewählten Verkehrsstrom wird durch die Vorwähltasten 75c und 75Ύ bestimmt, wobei Maximum 1 aui die höchste Gesamtdauer der Grün-Phase eingestellt wird und für Maximum 2 eine äußere Freigabe erforderlich ist, damit der Tastendruck wirksam werden kann. Für beide Tasten 75c, 75d sind Bereiche von 0 bis 199 Sekunden in Abständen von 1 s vorgesehen. Die Wirkung der Tasten 75e und 75/ für die Gelb- und Rot-Phase ergibt sie!ι aus der Bezeichnung; ihre Wiedergabe erfolgt im Zeitbereich von 0 bis 9,9 Sekunden in Abständen von 0,1 s. Vorzugsweise wird der jeweils nächste Verkehrsstrom bzw. die jeweils nächste Schaltmaßnahme zu Beginn der Gelb-Phase (Kreuzungräumen) angewählt, welche der bei Betätigung der Taste 75e angezeigten Zeitdauer entspricht.

Bei Betätigung der Vorwähltaste 75/ wird die Rot-Auslaufzeit für einen gegebenen Verkehrsstrom angezeigt. Die Anordnung ist so getroffen, daß jeder Verkehrsstrom ein Rot-Signal bekommt, sobald ein störender Verkehrsstrom Grün hat. Die heim Drücken der Taste 75/ angezeigte Zeitdauer entspricht der

Auslaufzeit für das Rot-Signal, während welcher jeder

einzelne der sich störenden Verkehrsströme ein

Rot-Signal erhalten kann. Der Fußgänger-Phasen-Einschub 77 hat drei Wählta-

hn sten 77a bis 77c und ein Anzeigelämpchen 77d. Ist für einen am Phasenwahl-Einschub 74 gewählten bestimmten Verkehrsstrom die Fußgänger-Phase durch den Normal-Phasen-Einschub 73 eingegeben, so leuchtet das Lämpchen 77dauf. Ist das geschehen, so können die

_h5 Wähltasten 77a bis 77c gedrückt werden, worauf im Fenster 70a des Zeitvorgabe-Einschubs 70 jeweils die Zeit erscheint, welche für den betreffenden Betrieb oberhalb der zugeordneten Taste angegeben ist. Die

Taste 77a bewirkt wie üblich eine Grün-Verzögerung, so daß rechtsabbiegende Fahrzeuge vorbei können, bevor das Fußgänger-Signa! betätigt wird. Der Bereich für die Zeitgabe beträgt hier 0 bis 99 Sekunden in Abständen von 1 s. Durch Drücken der Taste 776 wird die Zeitdauer der Grün-Phase für Fußgänger angezeigt, wofür ein Bereich von 0 bis 99 Sekunden in Abständen von 1 s zur Verfugung steht Vor dem Auslauf dieser Phase sollte ein Fußgänger wenigstens die Mitte des Überweges erreicht haben. Die Taste 77c für den Fußgänger-Grün-Auslauf hat einen Zeitbereich von 0 bis 99 Sekunden in Abständen von 1 s und ermöglicht es jedem Fußgänger, den Oberweg über die Mitte hinaus fortzusetzen, bevor die nächste Ampelschaltung einsetzt

Wenn die im Fenster 70a angezeigte Zeitdauer für irgendeine der Betriebsarten des Fußgänger-Phasen-Einschubs 77 verändert werden soll, kann das durch Drücken der Tasten 70a 7Od und nach Betätigung des Schalters 76 durch Drücken der Taste 7Oe geschehen. Die Taste 70b wird nicht verwendet, weif der Zeitbereich 99 Sekunden beträgt; nur für die Grün-Phasen MAX 1 und MAX 2 wird die dritte Ziffer benötigt

Der Einschub 78 dient für die veränderlichen Einlauf-Phasen, welche mit Hilfe des Kippschalters 736 im Normal-Phasen-Einschub 73 eingeführt werden können. Am Einschub 78 sind Wähltasten 78a bis 78c und ein Anzeigelämpchen 7Sd vorhanden. Letzteres leuchtet auf, wenn ein am Phasenwahl-Einschub 74 ausgewählter, bestimmter Verkehrsstrom einen veränderlichen Einlauf hat Wird dann eine der Tasten 78a bis /se betätigt, so erscheint der betreffende im Speicher 12 befindliche Wert für diese Betriebsart im Fenster 70a. Hier sei zuerst die Wähltaste 786 genannt, welche die Anzahl von Betätigungen bis zum Einsatz der veränderlichen Einlauf-Phase bestimmt. Durch die Anzahl von Impulsen oder Betätigungen, welche für diese Betriebsweise der Regelanlage B für einen bestimmten Verkehrsstrom eingestellt wird, ist die Mindest-Anfangszeit zu Beginn der Grün-Phase festgelegt. Die bei Betätigung der Taste 780 angezeigte, voreingestellte Anzahl von Betätigungen bewirkt nach Abtastung durch den zugehörigen Fahrzeug-Detektor die Einschaltung der veränderlichen Einlauf-Phase. Die Taste 78a steuert das Ausmaß der Verlängerung der anfänglichen Zeitdauer für die Grün-Phase eines bestimmten Verkehrsstroms, sobald ein Fahrzeug bzw. Verkehrsteilnehmer erfaßt wird, daß bzw. der die Anzahl überschreitet, welche für die mit Taste 7Sb angezeigte Betriebsweise voreingestellt war. Ist beispielsweise für die bei Betätigung der Taste 78a angezeigte Zeitdauer im Speicher 3,0 s eingespeichert, so tritt eine Verlängerung der minimalen Anfangs-Grün-Phase für den betreffenden Verkehrsstrom um 3,0 ζ für jedes Fahrzeug bzw. jeden Verkehrsteilnehmer ein, mit dem die eingespeicherte Anzahl für die von der Taste 7Sb angezeigte Sollzeit überschritten wird.

Die dritte Wähltaste 78c bewirkt im Fenster 70a eine Anzeige der Höchst-Einlaufzeit für den mit dem Phasenwahl-Einschub 74 gewählten bestimmten Verkehrsstrom. Sobald diese Zeit abgelaufen ist, wird der Anfangsteil der Grün-Phase für den betreffenden Verkehrsstrom beendet, und der Durchgangsteil der Grün-Phase beginnt. Es sei z. B. angenommen, daß die Höchst-Einlaufzeit 36 s, die Sollzeit-Verlängerung pro Betätigung 3,0 s und die Anzahl der Betätigungen vor Veränderung der Einlaufzeit 0 beträgt. Die Höchst-Ein-Iatifzeit möge 6 s betragen. Werden zehn Fahrzeuge bzw. Verkehrsteilnehmer gemessen, so wird der Anfangsteil der Grün-Phase um 30 s verlängert Zusammen mit der Mindest-Einlaufzeit, welche stets hinzuzurechnen ist, stehen für die veränderliche Einlaufphase max. 36 s zur Verfugung. Werden weniger Verkehrsteilnehmer gemessen, so wird die veränderliche Einlaufphase pro ausfallende Fahrzeug-Betätigung um 3,0 s gekürzt Die bei Drücken der Taste 786 erscheinende Sollzeit wird hauptsächlich benutzt, wenn

ίο eine ausreichende Anzahl von Fahrzeugen bzw. Verkehrsteilnehmern erfaßt werden und noch während der Mindest-Einlaufzeit, die durch Drücken der Taste 75a angezeigt wird, auf die Kreuzung gelangen kann. Mittels der Drucktasten 70a 7Od kann die im Fenster 70a nach Drücken einer der Tasten des Einschubs 78 angezeigte Zahl oder Zeitdauer für einen bestimmten Verkehrsstrom verändert werden; sobald der Freigabeschalter 76 geschlossen wird, kann der neue Wert durch Drücken der Taste 7Oe in den Speicher 12 eingegeben werden.

Für einen bestimmten, mit einer Wähltaste des Phasenwahi-Einschubs 74 ausgewählten Verkehrsstrom konnte in den Betrieb der Regelanlage B eine Totzeitverkürzung eingeführt werden. Für diesen Fall

2¹S ist der Einschub 80 vorgesehen, der zwei Wähltasten 80a, 80ό und ein Anzeigelämpchen 80c aufweist Letzteres leuchtet auf, wenn der ausgewählte Verkehrsstrom mit Totzeitverkürzung gesteuert wird. Dies erfolgt zusammen mit der Benutzung der Durchgangsso zeit, die bei Betätigung der Taste 756 des Zeitvorwahl-Einschubs angezeigt wird und demjenigen Zeitraum entspricht der jeweils bei Betätigung durch ein Fahrzeug beginnt und zu einem Zeitpunkt endet welcher im Speicher 12 voreingestellt ist Wenn die

)> Wähltaste 80a gedrückt ist, taucht im Fenster 70a die eingestellte Mindest-Totzeit auf. Durch Drücken der Wähltaste 806 wird ein Änderungsgradient angezeigt der als Zeitquotient aus drei Werten berechnet wird, nämlich der Durchgangszeit, der Mindest-Totzeit und der für die Verringerung letzterer gewünschten Zeit. In der Verkehrsregelung werden diese Werte üblicherweise benutzt; von der Durchgangszeit wird die Mindest-Totzeit subtrahiert und das Ergebnis durch die Verminderungszeit dividiert. Graphisch ist dies in

4"> Fig.2B dargestellt. Beträgt beispielsweise die Durchgangszeit 7,0 s, die Mindest-Totzeit (der Mindest-Abstand) 2.0 s und die Vermindemngwiaiipr 50 s. so ergibt sich der als gerade Linie gezeichnete Gradient oder Abfall. Weil aber während jedes Programmzyklus, z. B.

·>» alle 0,1 s, eine Verminderung stattfindet, handelt es sich in Wirklichkeit um eine Sägezahnkurve mit je 100 Stufen zwischen den in Abständen von 10 s angetragenen senkrechten Linien. Eine mit diesem Gradienten und den angegebenen Werten arbeitende Regelanlage

•j") erreicht die Mindest-Totzeit und beendet den Hauptlei! der Grün-Phase eines ausgewählten Verkehrsstromes, wenn die zwischen zwei Fahrzeugen im hindurchgelassenen Verkehrsstrom festgestellte Zeit den Wert überschreitet, den der Gradient angibt. Nach 50 s erfolgt

wi der Grün-Auslauf, wenn zwischen aufeinanderfolgenden Fahrzeugen ein Abstand von mehr als 2 s auftritt. Die Höchstdauer der gesamten Grün-Phase wird durch die Tasten 75cund 7Sd(MAX 1 bzw. MAX 2) gesteuert. Arbeitet die Regelanlage B mit Bedarfsbetrieb, so

>>"> dient ein Bedarfsphasen-Einschub 82 zur Anzeige von Gelb- und Rot-Kurzphasen für einen bestimmten, am Einschub 74 ausgewählten Verkehrsstrom. Für Bedarfsbetrieb werden Meßschleifen benutzt, die wenigstens

bis etwa 1,5 m an die Bordsteinkante der Kreuzungsstraßen heranreichen und sich möglichst noch etwa 1 m in die Kreuzung hinein erstrecken sollten. Bei Bedarfsbetrieb erhält die Regelanlage B einen Ruf oder eine Anforderung, solange das betreffende Fahrzeug sich innerhalb des Einflußbereichs der dem betreffenden Verkehrsstrom zugeordneten MeSschleife befindet Allgemein dauert die Grün-Phase an, solange sich das Fahrzeug im durchgehenden Verkehr befindet; man benutzt jedoch die Höchst-Grün-Dauer, so dab die anderen Verkehrsströme bedient werden können. Der Einschub 82 weist zwei Wähltasten 82a, 826 sowie ein Anzeigelämpchen 82c auf, durch dessen Aufleuchten angezeigt wird, daß ein mit dem Phasen wahl-Einschub 74 ausgewählter, bestimmter Verkehrsstrom im Bedarfsbetrieb gesteuert wird. Wie bei den anderen Einschüben führt das Drücken einer der Tasten 82a bzw. 82Zj zur Anzeige der Zeitdauern für die Gelb- bzw. Rot-Kurzphase eines im Bedarfsbetrieb gesteuerten Verkehrsstroms, wobei diese Zeiten jeweils benutzt werden, wenn eine Anforderung bzw. ein Ruf bei ruhendem Verkehr besteht, während in der Meßschleife des fließenden Verkehrs kein Fahrzeug vorhanden ist Bei solchen Situationen werden die Kurzphasen Gelb und Rot wirksam.

Tritt eine Anforderung aus dem fließenden Verkehr während der Zeit ein, in welcher die Zeitgabe für den Kurzphasen-Gelb-Auslauf stattfindet, so geht die Regelanlage B auf normale Rot- bzw. Gelb-Phasen für den fließenden Verkehrsstrom über. Kommt eine Anforderung bzw. ein Ruf während der Rot-KurzpViHse für den fließenden Verkehrsstrom, so bewirkt die Regelanlage automatisch den Übergang zur normalen Rot-Auslauf-Zeitdauer für den betreffenden Verkehrsstrom. Wenn vor einer Anforderung aus einem ruhenden Verkehrsstrom eine späte Anforderung aus einem fließenden Verkehrsstrom eintrifft, so wird die Grün-Phase für letzteren wenigstens um die Zeitdauer verlängert, während welcher sich das neue Fahrzeug des fließenden Verkehrsstroms in der Meßschleife befindet. Es ist anzumerken, daß die beschriebenen Vorgänge zu der erfindungsgemäß bevorzugten Form des Bedarfsbetriebs gehören und daß die am Bedarfsphasen-Einschub 82 möglichen Einstellungen vorzugsweise nur benutzt werden, wenn der normale Bedarfsbetrieb der Regelanlage B abgeändert werden soll.

Zusammenfassend ergibt sick, daß d^;c Zciianzcigc- und -Einstelltafel 22 die im Speicher 12 vorhandenen Zeiten, Zählweite oder sonstigen Daten anzeigt, indem der darzustellende Verkehrsstrom und die Betriebsart in geeigneter Weise angewählt werden. Eine Datenveränderung und eine Neueinstellung des Speichers kann durch Betätigung der Eingabetaste 70e bewirkt werden. Soll die Regelanlage B mit verschiedenen Betriebsbedingungen oder Parametern arbeiten, so labt sich dies dadurch bewerkstelligen, daß die Kippschalter des Einschubs 73 betätigt und die entsprechenden Phasen oder Einstellungen mittels der Drucktaste 73e in das Programm eingeführt werden. Das im Digitalrechner C ablaufende Hauptprogramm wird auf diese Weise durch ein Unterprogramm ergänzt, das durch Abfühlen der Betätigung eines der Schalter des Einschubs 73 in Gang kommt und anschließend in den Rechner gelangt. Die der Zeitanzeige- und -Einstelltafel 22 zugrunde liegende Konstruktion gestattet auch die Überwachung und Umstellung anderer Zeit- und Steuereinstellungen. Im dargestellten, bevorzugten Ausführungsbeispiel der Tafel 22 erfolgt die Betriebseinstellung und Steuerung des Verkehrs in der beschriebenen Weise, doch lassen sich auch andere Kombinationen von Betriebsarten oder Einstellungen verwenden. Einzelheiten der Arbeitsweise der Zeitanzeige- und -Einstelltafel 22 werden weiter unten bei der Erläuterung der Regelanlagen-Schaltung besprochen.

Phasenanzeige- und -Schalttafel

Fig.2C zeigt schematisch die Phasenanzeige- und

ίο -Schalttafel 20 mit einer Pufferstufe 90, die mit drei parallelen Phasen- bzw. Verkehrsstrom-Moduln 92, 94 und 96 verbunden ist Gemäß einer bevorzugten Ausführungsform der Erfindung sind diese Verkehrsstrom-Moduln gleichartig aufgebaut, weswegen Einzelheiten des Aufbaues nur beim Phasenmodul 92 dargestellt und im folgenden erläutert sind. Dabei ist anzumerken, daß Fig.2C nur denjenigen Teil des Verkehrsstrom-Moduls 92 zeigt, den ein Betrachter der Regelanlage B sieht Die eingebauten Schaltungsteile werden weiter unten eingehend beschrieben.

Die abgebildete Verkehrsstrom-Moduleinheit 92 weist vier Anzeigelämpchen 92a bis 92</ und drei Kippschalter 92e bis 92g auf, die jeweils einen Betriebszustand der Regelanlage B anzeigen oder es auch ermöglichen, aus diesem Verkehrsstrommodul 92 dem Digitalrechner C Eingangsinformation zuzuführen. Für die Moduleinheit ist kein Freigabeschalter oder Schlüssel erforderlich, so daß die Eingabeinformation aus diesem Modul an den Digitalrechner gelangen kann,

jo ohne daß der Einlauf einer unbeabsichtigten Eingabe verhindert wird Main erkennt aus der folgenden Erläuterung bestimmte Eigenschaften des Moduls 92," daß die damit eingebbare Information gewisse untergeordnete Steuerungsdaten umfaßt, den grundsätzli-

ji chen Aufbau der Regelanlage B aber nicht verändern kann.

Die Anzeigelämpchen 92a bis 92c/ können im Dauer- und im Blinkbetrieb arbeiten. Der Dauerbetrieb entspricht der jeweils oberen Beschriftung und der Blinkbetrieb jeweils der unteren Beschriftung neben dem betreffenden Lämpchen. Beispielsweise leuchtet das Lämpchen 92a auf, wenn der dem Modul 92 entsprechende Verkehrsstrom (Φ 1) in Bewegung ist. Bei leuchtendem Lämpchen 92a erkennt man, daß der

j ) zugeordnete Verkehrsstrom fließt. Bei einer Anordnung mit einem Ring ist zu irgendeinem Zeitpunkt jeweils nur ein VerkehrsäiroiTi in Bewegung. Infolgedessen ist nur eines der Anzeigelämpchen 92a und der einzelnen Phasenmoduln im Dauerbetrieb. Blinkt das Lämpchen

so jedoch, so zeigt dies an, daß der Verkehrsstrom, welchem der betreffende Modul zugeordnet ist, als der nächste freizugebende gewählt worden ist. Das Anzeigelämpchen 926 hat nur einen Betriebszustand; es leuchtet momentan auf, wenn ein Fahrzeug in dem

3i betreffenden Verkehrsstrom durch eine geeignete Meßeinrichtung erfaßt worden ist. Leuchtet das Lämpchen 92c im Dauerbetrieb, so zeigt dies einen Ruf oder eine Anforderung von einem Fahrzeug des zugeordneten Verkehrsstroms an. 1st dieser in ßewe-

bo gung, so braucht das Lämpchen nicht zu leuchten, weil seine Fahrzeuge freie Durchfahrt haben. Blinkt das Lämpchen 92c jedoch, so zeigt dies an, daß entweder der Kippschalter 92/ in der unteren Stellung oder der Kippschalter 92g- in der oberen Stellung ist. Hierbei

tvi handelt es sich um Rückruf-Einsteliungen, die es der Regelanlage B ermöglichen, zu dem angegebenen Verkehrsstrom bzw. Phasenzustand entweder mit Mindest- oder mit Höchst-Grün-Dauer zurückzukeh-

ren, je nachdem, welcher der beiden Rückrufschalter betätigt worden ist. Dieser Vorgang findet ohne Fahrzeug-Detektor-Betätigung statt.

Das Lämpchen 92d zeigt den Fußgängerruf an und arbeitet ähnlich wie das Fahrzeugruf- oder -Rückruf-Lämpehen 92c Leuchtet das Lämpchen 92d ständig, so zeigt dies an, daß in den Speicher des Digitalrechners ein Fußgängerruf eingelaufen ist. Während der Fußgänger-Grün-Phase für den betreffenden Verkehrsstrom oder zustand leuchtet dieses Lämpchen nicht. Arbeitet es im Blinkbetrieb, so zeigt dies an, daß der Kippschalter 92g für einen Fußgänger-Rückruf nach unten umgelegt worden ist In diesem Falle geht die Regelanlage Bohne Betätigung durch einen Fußgänger-Detektor in den betreffenden Schaltzustand für Fußgänger-Grün-Phase und -Grün-Auslauf über.

Der Schalter 92e besitzt nur eine obere Betriebsstellung, in welcher er verhindert, daß die meßtechnische Erfassung von Fahrzeugen des betreffenden, dem Modul zugeordneten Verkehrsstroms in den Computerspeicher zur künftigen Verwendung eingegeben wird. Ein solches Vorgehen ist in gewissen Fällen anzuwenden, z. B, wenn ein Fahrzeug über eine Meßstelle fährt, jedoch vor Erreichen der Kreuzung abbiegt Für die Verwendung der vorgesehenen Einrichtung ist es erforderlich, an der Kreuzung eine diesem Verkehrsstrom zugeordnete Meßschleife anzubringen, so daß ein im Verkehrsstrom verbleibendes Fahrzeug an der Regelanlage B einen Ruf bzw. eine Anforderung für diesen Verkehrsstrom aufrechterhält Ist der Schalter 92e eingeschaltet so leuchtet das Lämpchen 92c (Fahrzeug-Ruf) nicht auf, außer wenn das Fahrzeug in der Meßschleife bleibt

Der Kippschalter 92/ hat drei Schaltstellungen, von denen die äußeren Einschaltstellungen sind, während die mittlere die Ausschaltstellung ist Für die obere Schaltstellung ist eine Rückstellfeder vorgesehen; die Handbetätigung in die obere Stellung wird von der Regelanlage B als Fahrzeug-Ruf des zugeordneten Verkehrsstroms registriert Für jede Betätigung wird ein zusätzlicher Ruf bzw. eine Anforderung in den Speicher 12 eingegeben. Man kann damit also Messungen oder Zählungen für einen bestimmten Verkehrsstrom in den Speicher des Digitalrechners C von Hand eingeben, z. B. zu Prüf- oder sonstigen Zwecken. Ist der Kippschalter 92/nach unten gelegt, so bekommt das Anzeigelämpchen 92c Blinkbetrieb, und die Regelanlage B geht zumindest einmal pro Zyklus zu dem zugeordneten Verkehrsstrom bzw. Schaltzustand zurück, wobei die Dauer der Grün-Phase für den betreffenden Verkehrsstrom je nach der Vorwahl auf MAX 1 oder MAX2 eingestellt wird.

Auch der Kippschalter 92g funktioniert ähnlich. Ist er in der oberen Schaltstellung, so wird der zugeordnete Verkehrsstrom wenigstens einmal pro Zyklus bedient und im Ablauf des Regelprogramms nicht ausgelassen, wie auch die Verkehrsverhältnisse sein mögen. Wenigstens die Mindest-Grün-Einlaufzeit wird für diesen Verkehrsstrom festgelegt, wenn im Zyklus eine Betätigung stattfindet Ist für diesen Verkehrsstrom eine Meßstelle vorgesehen, so sind die Einstellungen für veränderlichen Einlauf, Durchgangszeit, Totzeitverkürzung und Höchst-Dauer auch dann wirksam, wenn der Verkehrsstrom durch die Stellung des Schalters 92^ erneut nach Betätigungen abgefragt wird. Man sieht, daß die Rückrufschalter das Überspringen eines ausgewählten Verkehrsstroms verhindern, obgleich das Programm der Regelanlage B abhängig von den

Verkehrsverhältnissen das Überspringen von Verkehrsströmen vorsehen mag.

Die untere Schaltstellung des Kippschalters 92gdient dem Fußgänger-Rückruf. Hierbei läuft die Regelanlage B diesen Verkehrsstrom während jedes Zyklus an, und es erfolgt die Ampelbetätigung für fahrzeuge und Fußgänger. Tritt in dem angerufenen oder abgefragten Verkehrsstrom kein Verlängerungsruf auf, während ein solcher hei einem anderen Verkehrsstrom vorliegt, so ist die Fahrzeug-Grün-Phase beschränkt auf diejenige Zeit, weiche der Grün-Verzögerung, der Grün-Phase und dem Grün-Auslauf für Fußgänger zugemessen ist Die Dauer der Grün-Phase wird daher gesteuert durch die Fußgär.ger-Zeit eines bestimmten Verkehrsstroms mit einem Fußgänger-Rückruf.

Zusammenfassend ist festzustellen, daß die Kippschalter 92t bis 92^ in die Rcgelanlage B gewisse Information eingeben, welche die tatsächlichen Meßdaten unterdrücken, so daß eine bestimmte Steuerung des Verkehrsstroms gewährleistet ist Dabei ist hervorzuheben, daß die Benutzung dieser Schaltmaßnahmen den Gesamtbetrieb der Regelanlage Z? und deren Steuerung der Signalgebung für die Kreuzung A nicht wesentlich beeinträchtigt.

Digitalrechner

Vor einer weiteren Erläuterung der Erfindung, die sich auf neuartige Schaltungsanordnungen zur Anpassung eines üblichen Digitalrechners an eine Verkehrsregelanlage bezieht, wird nachfolgend ein Digitalrechner beschrieben, der in einer bevorzugten Ausführungsform der Erfindung benutzt wird. Hierfür lassen sich jedoch auch andere Digitalrechner verwenden.

Vorzugsweise ist der Digitalrechner C mit der

j> Zentral-Datenverarbeitungseinheit 10 und dem Speicher 12 ein Minicomputer, welcher unter der Bezeichnung MICRO 400 von der Micro Data Corporation, Santa Ana, California, 92 705 USA, erhältlich ist Dieser Rechner wird wegen seiner verhältnismäßig kleinen

4(i Abmessungen, seiner großen Vielseitigkeit und der niedrigen Anschaffungskosten als Minicomputer bezeichnet Seine technischen Eigenschaften sind an sich bekannt beispielsweise aus der im März 1971 vom Hersteller ausgegebenen Schrift »MICRO 400 COM-PUTER REFERENCE MANUAL«. Obgleich der Rechner für sich bekannt ist und Bestandteile sowie Schaltungsmaßnahmen aufweist die herkömmlicher Rechenmaschinen-Technik entsprechen, ist eine Beschreibung gewisser Eigenschaften und Bezeichnungsweisen für diesen Digitalrechner für das weitere Verständnis der Erfindung zweckmäßig.

Die mit der zentralen Datenverarbeitungseinheit 10 des Rechners Cverbundenen Hauptsteuerleitungen sind in Fig.2D schematisch gezeichnet Diese Leitungen oder Sammelschienen verbinden die zentrale Datenverarbeitungseinheit 10 mit den erfindungsgemäßen Schaltungsanordnungen für die Durchführung extern zugeordneter Betriebsweisen, z. B. Eingabe und Ausgabe, Außensteuerung und Abtastung. Die in Fig.2D enthaltenen Leitungsbezeichnungen werden für die weitere Beschreibung der Erfindung durchgehend verwendet

Zunächst sind Sammelschienen oder Leitungen CuOO bis CB 04 vorgesehen, die als einseitig gerichtete Adressenleitungen zu einem Adressendecodierer 100 führen, um eine bestimmte Adresse auszubilden, die an verschiedenen Abschnitten des Programmablaufs der Regelanlage B Verwendung findet Solche Adressen

dienen dazu, den Betrieb Ues Digitalrechners C an bestimmten Abschnitten des Programmzyklus zuiarrmen mit Schaltungsanordnungen zu steuern die außerhalb der Datenverarbcituugseinheit 10 angeordnet sind. Zur Ausbildung von AoHt-Bit-Wörtern sind Datenleitungen bzw. -Sammelschienen ZJSOO bis EB07 vorgesehen, die in beiden Richtungen verwendbar sind und a Uo die Informationseingabe bzw. -Ausgabe an die zentrale Datenverarbeilungscinheit to bzw. vom im ermöglichen. Dieselben Leitungen werden für einen 1» Multiplex-Eingabe/Ausgabe-Betrieb benutzt, wobei die Regelung durch geeignetes Abtasten bzw. Abfrage!, über einen Funktionsdecodierer 104 erfolgt. Letzterer decodiert digitale Information, die τΚ den in einer Richtung verwendbar» Leitungen FBOO und FBOi r. auiuiii, welche vier Binär zustände haben können, α·«; den Funktionsbefehlen für Eingabe, Ausgabe, Abfühien und Externbetrieb tntsprechen. Ist der Eingabebefehl decodiert, so gibt die Schnittstelleneinheit 102 die Eingabe an die zentrale Datenverarbeitungseinheit 10 frei. In entsprechender Weise ermöglicht die Schnittstelleneinheit 102 die Informationsausgabe aus der Datenverarbeitungseinheit 10, nachdem der Ausgabebefehl im Funktionsdecodierer 104 decodiert ist

Mit /0£7V(input-output enabling negative pulse) wird die Leitung für den die Eingabe/Ausgabe auftaktenden Negativimpuls bezeichnet Durch IOST (input-output strobe) wird die Leitung für den Eingabe/Ausgabe-Abfrageimpuls bezeichnet. Wie die anderen Leitungen der Datenverarbeitungseinheit 10 sind auch diese beiden to Leitungen für negative logische Signale eingerichtet (duale Eins an Masse), während die übrigen Schaltungseinrichtungen d.T Regelanlage B positive logische Signale verarbeiten. In den Schaltkreisen de.' Regelanlage B werden diese Impulse dementsprechend allgemein mit IOEN und IOST bezeichnet Die genannten beiden Leitungen geben zuerst eine externe Betriebsweise oder Funktion frei und ermöglichen dann deren Ausführung beim Auftreten des Abtastimpulses IOST. Die beiden Impulse sind in Fi g. 8 dargestellt Für die Taktgabe des Rechners ist ein 5,0-M Hz-Taktimpuls vorgesehen. Der iOEN-lmpuis, welcher auch als Fenster bezeichnet wird, hat eine Breite von 800 ns, so daß für jeden externen Betrieb des Rechners eine verhältnismäßig große Auftaktbreite zur Verfügung steht Der Abfrageimpuls IOST ist nur etwa 100 ns breit und tritt nach Verstreichen von 600 ns des /OflV-Impulses auf. Dadurch verbleibt genügend Zeit für die Stabilisierung des Rechners, bevor der /OST-Impuls Information in den Rechner eingibt bzw. aus ihm herausholt oder andere äußere Betriebsweisen bzw. Funktionen durchführt

Wie bereits erwähnt, arbeitet der Micro-400-Rechner mit negativen logischen Signalen von 5-V_-Amplitude. Für Rechenmaschinen sind solche negativen Logiksignale verhältnismäßig gebräuchlich. Die erfindungsgemäß aufgebauten äußeren Schaltungen sind für positive Logiksignale eingerichtet Letztere werden, insbesondere im Zusammenhang mit der zentralen Datenverarbeitungseinheit 10, im Rahmen der Erfindung allgemein mit L für das betragsmäßig niedrige und mit H für das betragsmäßig hohe Potential bezeichnet Als niedrig gilt hier ein Potential von weniger als etwa 0,4 V_, als hoch ein Potential oberhalb etwa 43 V_. Durch Benutzung der Bezeichnungen L und H an Stelle der normalen logischen Bezeichnungen 1 bzw. L und 0 für gewisse Bereiche der Regelanlagen-Schaltungen läßt sich eine Verwirrung vermeiden, welche auf die Beziehungen zwischen negativen und positiven Logiksignalen zurückzuführen wäre.

In der folgenden Erfindungsbeschreibung bezieht sich die Bezeichnung »EXC« auf eine Betriebsweise oder Funktion, die durch einen negativen Impuls auf der äußeren Leitung gesteuert wird, die mit einer Steuerungseinrichtung außerhalb des Rechners verbunden ist Die Impulse auf von dem Decodierer 104 wegführenden Leitungen treten zusammen mit dem /OZJW-Impuls auf.

Der Micro-400-Rechner weist fünf Acht-Bit-Register, /ν» ei Zwölf-Bit-Register und ein Sechzehn-Bit-Register auf. Die an i<nd von den Registern sowie an und von dem Speicher 12 übertragene Information wird parallel auf eine einzige Datenieitung übermittelt. Die zu irgendeinen! 7>><tpunkt auf dieser Leitung befindlichen Daten stehen unter der iogischen Steuerung der Datenverarbeitungseinheit 10. Wird der Inhalt eines Registers auf die Leitung gegei,■■>. so gelangt er zum Eingang aller Register sowie de' Speichers, während in der Steuerungseinheit die Taktverarbeitung zur richtigen Bezeichnung stattfindet Infolge dieser Zusammenarbeit zwischen RegiSic :· und Speicher wird die zwischen aufeinanderfolgenden Leitungsübertragungen verstreichende Zeit verkürzt. Die Zentral-Datenverarbeitungseinheit 10 dient als Steuerungsgerät für den gesamten Digitalrechner, beaufschlagt alle pcripheren Eingabe- und Ausgabegeräte, führt sämtliche arithmetischen, Iogischen und Datenverarbeitungs-Arbeitsgänge aus und durchläuft die Programmschleifen. Mit dem Speicher 12 ist diese Einheit durch eine geeignete Sammelschiene verbunden und mit den peripheren Geräten vermittels der in Fig.2D dargestellten Leitungen bzw. Sammelschienen. Die zentrale Datenverarbeitungseinheit 10 verarbeitet Wörter zu je acht Bit die in den Speicher eingegeben werden, dessen Aufnahmefähigkeit 65 536 Wörter beträgt Die gespeicherten Wolter werden von der Datenverarbeitungseinheit als Instruktionen zu irgendeinem Programm, als Adressen oder als Operanden benutzt d. h. als Daten aus der.i Programm. Zur Durchführung des Programms verarbeitet diese Einheit Instruktionen, die von aufeinanderfolgenden Speicherstellen einlaufen, wie sie von einem Zwölf-Bit-Programmzähler in der Einheit gezählt werden. Am Ende eines jeden Speicherzyklus schreitet der Programmzähler um eins weiter, so daß normalerweise das nächste Wort von der darauffolgenden Stelle des Speichers genommen wird. Die Änderung des Programmablaufs erfolgt durch Veränderung des Inhalts im Programmzähler indem entweder bei einem Übersprungbefehl zwei zusätzliche Zeitschritte hinzugefügt oder der Inhalt durch einen von einem Sprungbefehl angegebenen Wert ersetzt wird. Dies ist in der Rechentechnik an sich bekannt

Die anderen inneren Register der Zentral-Datenverarbeitungseinheit 10 können zwei Akkumulatoren enthalten, die schematisch in Fig.2D dargestellt sind und als A- und B-Register Programmierzwecken dienen. Zwischen jedem Akkumulator und einer beliebigen Speicherstelle können Daten in beiden Richtungen bewegt werden. Alle arithmetischen und Iogischen Operationen gehen an den in den Akkumulatoren befindlichen Operanden vor sich, und das Resultat erscheint in einem der beiden Akkumulatoren. Diesen ist ein Überlauf-Flipflop zugeordnet, das bei einer Rechenoperation das Auftreten eines arithmetischen Überlaufs über das höchstwertige Bit hinaus anzeigt Ferner ist den Akkumulatoren ein herkömmliches Verknüpfungs-Flipflop zugeordnet, welches das Auftre-

ten eines Übertrags aus der jeweils höchsten Registerstelle anzeigt. Über die Verbindung mit den in Fig. 2D dargestellten Leitungen führen die Akkumulatoren selbst auch die Datenübertragung an die peripheren Geräte und von diesen durch. ->

Instruktionen, welche Daten in den Speicher 12 oder aus ihm heraus bzw. an und von den peripheren Schaltungen bewegen, benutzen einen der Akkumulatoren (das A- oder das B-Register) jeweils als Ausgangsoder als Zielstelle, während eine Speicherstelle otter :i; eine Eingabe/Ausgabe-Vorrichtung als andere Ziei- oder Ausgangsstelle angesprochen wird. Die arithmetischen und logischen Instruktionen brauchen den Speicher nicht abzufragen, sondern nur die beiden Akkumulatoren anzusprechen, die einzeln oder zusum- ii men Operanden liefern können, wobei ein Akkumulator die Ergebnisse aufnimmt Der Speicher wird daher zur Aufnahme des Programms und der permanenten Daten benutzt Alle Berechnungen gehen in den Akkumulatoren vor sich. Die Menge der zu bewegenden Daten wird dadurch im Vergleich zu Systemen mit einem Akkumulator stark herabgesetzt, ebenso die Anzahl der <m Programm erforderlichen Instruktionen. Der iviicro-400- Rechner verwendet hexadezimale Zahlen. Die Rechner-Wörter werden durch zwei hexadezimale Zifü-rn dargestellt wobei die Ziffern 10 bis 15 durch die Symbole A bis Fdargestellt werden.

Gemäß Fig.2D weist der Minicomputer ein inneres Flipfkjp auf, daß die Leitung £"000 während des Abfühlvorgangs der Zentral-Datenverarbeitungseinheit j< > 10 abfragt Dieses Flipflop wird zusammen mit Flipflops der Decodier- und Steuerungseinheit 14 so gesetzt daß es das Vorhandensein eines äußeren Zustandes feststellt beispielsweise einer Aufforderung, Daten in das Fenster 70a einzugeben und/oder darin befindliche » Daten zu ändern. Der Rechner liest dann den Zustand des inneren Flipflops zu einem geeigneten Zeitpunkt im Programmzyklus ab und veranlaßt das gemäß der eingestellten Bedingung Erforderliche.

Das innere Abfühl-Flipflop der Datenverarbeitungseinheit kann in vielfältiger Weise gebaut werden; eine mögliche Ausführung ist in dem Kreis der Fig.2D herausgezeichnet. Dabei wird ein übliches /-/f-Flipflop 16 durch die Informations-Eingabeleitung EBOO, die Auftaktleitung IOEN und die Momentan-Abfrageleitung IOST gesteuert Der Rechner arbeitet mit negativen Logiksignalen. NOR-Gatter 16a, 166 \m4 eine Umkehrstufe 16c steuern das Flipflop 16 gemäß Information auf der Leitung £500, wenn auf der Abfrageleitung IOST ein negativer Impuls entsteht so Wegen der negativen Logiksignale des Rechners gelangt das Flipflop 16 in den gesetzten Zustand, sobald eine logische 0 auf die Informationsleitung £B00 gelangt Tritt die logische 0 auf den Leitungen /O£N und EBOO auf, so entsteht am Ausgang des NOR-Gatters 16a eine logische 1 und infolgedessen tritt am Anschluß / des Flipflops 16 die logische 1 auf. Dank der Umkehrstufe 16c ist am Ausgang des NOR-Gatters 166 eine logische 0, die dem Anschluß K des Flipflops 16 zugeführt wird Der /OST-Negativimpuls ist kurzer als to der /OßV-Impuls und tritt während dessen Dauer auf. Entsteht daher an der IOST- Leitung des Rechners ein negativer Impuls, so wird am Takt-Anschluß CK des Flipflops 16 eine logische 1 eingegeben, wodurch die Information von den Anschlüssen J, K an die Anschlüsse Q, Q weitergetaktet wird. Infolgedessen tritt am Anschluß Q eine logische 1 und am Anschluß Q eine logische 0 auf. Da negative Logiksignale benutzt werden, bedeutet dies die Anzeige »wahr« an dem Q- ode^r /a-Anschluß. Wäre die auf der Leitung ESOO befindliche Information eine logische 1, "vas der Aussage »falsch« entsprechen würde, so stünde am Q- oder Ne/n-Anschluß eine logische 0, womit angezeigt würde, daß die /Ve/n-Seite des Flipflops 16 »wahr« ist. Der Ja- bzw. /Ve/n-Zustand des Flipflops 16 bewirkt am Digitalrechner in herkömmlicher Weise die Entscheidung hinsichtlich des weiteren Ablaufs oder künftiger Tätigkeit. Man sieht, daß das Flipflop 16 gemäß auf der Leitung EdOO aufgenommener Information gesetzr wird, was für der» AbfüMvorgang des Rechners in noch im einzelnen zu beschreibender Weise benutzt wird.

Unter Steuerung Hurch eine äußere Realzeit-Taktgabe verarbeitet der Rech.i'·. C den gesamten Programmzyklus alle 0,1 s. Während dieser Zeit werden sämtliche Funktionsbefehle des Programms ausgeführt Dadurch tritt die gleichzeitige Akt'm Amtlicher Information Eingabe- und -Ausgabe-Funktionen in Erscheinung. Die für einen einzelnen Speicherschritt benötigte Zeit beträgt etwa 1,6 μβ; im allgemeinen kann jeder Befehl mit höchstens drei Schritten ausgeführt werden. Weil Jie Regelanlage B nur etwa 10 - 15% der Zykluszeit von 0,1 s benötigt steht der Rechner C während des größeren Teils der Zeit in Bereitschaft bzw. im Wartestand. Dadurch können nacn Beiiaii *b»cntliche zusätzliche Operatione" durchgeführt werden.

Die vorstehende Beschreibung des bei der bevorzugten Ausführungstoi ui der Erfindung benutzten Rechners offenbart nicht die einzige Möglichkeit die Erfindung zu verwirklichen, die sich auf äußere Schaltungsanordnungen zur Verwendung bei herkömmlichen Digitalrechen-Operationen zur Steuerung der Verkehrssignalgebung bezieht Vielmehr können auch andere Rechner verwendet werden, deren Hauptleitungen den in Fig.2D dargestellten entsprechen, selbst wenn sie mit anderer Nomenklatur arbeiten.

Allgemeines Programm

Für die Steuerung der Verkehrsregelanlage B kann eine Vielzahl von Programmen verwendet werden, doch eignet sich ein allgemeiner Programrnplan besonders, der in F i g. 2E etwas vereinfacht dargestellt ist und eine in sich verständliche Ausdrucksweise benutzt Die in der linken Spalte angegebene Adresse bezieht sich auf die Adresse der eingespeicherten Instruktionea Mit Funktion ist die auf Grund der Speicherinstruktion auszuführende Tätigkeit gezeichnet die in hexadezimalen Zahlen angegeben ist Zur Vereinfachung sind allgemein zwei solcher Funktionen zusammen angegeben, die zu aufeinanderfolgenden Speicherstellen gehören. Beispielsweise befindet sich an der Speicherstelle 300 die Instruktion CZ und an der Speicherstelle 301 die Funktion 2E; aus diesem Grunde ist der Einfachheit halber die Speicherstelle 301 im Programm weggelassen.

Das in F i g. 2E dargestellte Hauptprogramm wird alle 0,1 s einmal vollständig durchlaufen, wobei die Speicherstellen der Reihe nach abgetastet werden. Die Bezeichnung JMC bedeutet »Sprung und Einschreiben auf der laufenden Seite« (engL Ausdruck: jump and mark in current page); damit ist für den FaIL daß eine bestimmte gespeicherte Funktion gebraucht wird, der Sprung des Rechners vom Hauptprogramm der F i g. 2F auf ein Unterprogramm gemeint Wenn z. B. an der Speicherstelle 318 die Schaltzustandsdauer (phase timing) geändert werden soll, springt der Rechner auf ein ergänzendes Zeitgabe-Unterprogramm, nach dessen

Durchlaufen das Hauptprogiamm wieder aufgenommen wird.

Ein Aspekt des allgemeinen Hauptprogramms bezieht sich auf die Realzeit-Taktgabe, welche weiter unten erläutert wird. An der Speicherstelle 3OE des ■·; Programms *ird der Verarbeitungsschritt SSS ausgeführt, wodurch der Zustand des in der Datenverarbeitungseinheit ti* befindlichen inneren Reuiner-Flipflops 16 abgefragt wird, um festzustellen, ob es gesetzt worden ist oder nicht Im letzteren Falle wird der Schritt ;·η der Stelle 310 ausgeführt Das ist ein j PC. ;;. ii ein »Sprung auf der laufenden Seite« (jump in current page) zurück zum Schritt X 3 an der Speicherstelle 308. D^ese Schleife von 3¹·1 ".· <08 »i:<i weiter durchlaufen, bis d·»* eingebaute Flipflop 16 des Rechners in einem gesetzten a::--: abgetastet wird. Von da ah verlangt die

Instruktion SSS ein Auslassen des Sprungvorganges an der Speicherstelle 310 und eine äußere Steuerung an der hielte 312, so H?n 's« Hauptproframm mit den verLx.oeniJen schritten weitergeführt werden kann. Die Bedeutung dieser besonderer, f'.ogrammeigenschaft wird später an Hand der Zei'.^be durch die Regelanlage B erläutert

Anzumerken ist, daß an der Stelle 31C eine weitere Auslaß-Abfühl-Instruktion SSN angeordnet ist; wenn das innere Flipflop 16 nicht gesetzt ist, wird für das Durchlaufen des Hauptprogramms der Schritt 31E ausgelassen. Ist jedoch in diesem besonderen Augenblick des Programms das innere Flipflop 16 gesetzt, so wird der Schritt 31E, welcher eine später zu erläuternde jo Anhaltezeit-Funktion darstellt, durchgeführt Bei Erreichen der Stelle 32A ist das Hauptprogramm beendet, und es springt zurück auf die Stelle X 1 bzw. 302, worauf das Hauptprogramm einen zweiten Durchlauf erfährt, bei dem aber der Anfangsschritt an der Adresse 300 3s ausgelassen wird, da er nur beim Programmanlauf durchzuführen ist

Während jedes Zyklus des Computerprogramms entscheidet dieses, welche der verschiedenen Schaltmaßnahmen oder Funktionen der Regelanlage B w erforderlich sind, und dann werden diese durchgeführt. Wenn sämtliche Programmfunktionen innerhalb eines gegebenen Zyklus erforderlich sind, werden sie alle in wesentlich kürzerer Zeit ils 0,1 s ausgeführt Daher können die erfindungsgemäßen Schaltungsanordnungen, die noch erläutert werden, sämtlich während eines jeden Programmzyklus benutzt werden. Weil die einzelnen Schaltungsanordnungen in ihrem Betrieb allgemein nicht an eine bestimmte Reihenfolge gebunden sind, die für sich uninteressant ist, können die einzelnen Schaltungsanordnungen getrennt erläutert werden. Tatsächlich erscheint es dem Beobachter, als wurden sämtliche Berechnungen bzw. Funktionsabläufe gleichzeitig vor sich gehen. Obgleich die Anzeigelämpchen des in Fig.2C dargestellten Moduls 92 im Bedarfsfalle tatsächlich jeweils einmal alle 0,1 s entsprechend der Zulieferung von Daten gemäß Programm aufleuchten, erscheint es, als würden die Lämpchen ständig in Betrieb sein. Dasselbe gilt für alle übrigen Eingabe- und Ausgabe-Vorgänge zu und von dem Rechner. Die Erläuterung der Erfindung wird dadurch stark vereinfacht, weil es je nach Wunsch des Programmierers möglich ist, die Operationen in beliebiger Reihenfolge anzuordnen, ohne daß der erkennbare Realzeit-Betrieb der Regelanlage B beeinträchtigt würde. Die einzelnen Schaltungsoperationen bzw. -Abläufe können daher getrennt beschrieben werden, sofern man im Auge behält, daß sie jeweils bei Anruf während des Computerzyklus durchgeführt werden, der im bevorzugten Ausführungsbeispiel 0,1 s dauert.

Vorstehend wurde das erfimiungsgemäß benutzte i iugramm und seine allgemeine Verwendung in der Regelanlage B geschildert; in den RpHmen der Erfindung fallen jedoch auch verschiedene Veränderungen des Programms entsprechend den Schaltungsanc dnungen, welche erfindungsgemäß mit dem Digitalrechner zur Steuerung der Verkehrs-Signaigebung zusammenwirken.

Allgemeine Beschreibung der Bestandteile

Die gemäß einer bevorzugten Ausführungstorm der Erfindung benutzten Schaltungsanordnungen weisen gewisse handelsübliche logische Elemente auf, deren Verwendung weiter unten bei der Besprechung der tatsächlichen Schaltungen angegeben ist Die verschiedenen integrierten Schalteinrichtungen, welche für die logische Schaltanordnung der Regelanlage B benutzt werden, sind als TTL bzw. 'PL-Schal'ungm (Transistor-Trans'stor logic) aufgebaut, die mit fünf V gespeist werden. Sofern diskrete Bauelemente benutzt werden, sind Spannung und sonstige Kennwerte in der Zeichnung angegeben.

Die NOR-Gatter finden Verwendung, um einen Ausgang niedrig zu halten, wenn an irgendeiner der Eingangsleitungen zu dem NOR-Gatter ein logisches Signal H erscheint Dies ergibt einen Decodierer mit einem einzigen Ausgang und einer ganzen Anzahl von Eingängen. Eine ähnliche Schalteinrichtung ist das NAND-Gatter, das dann eingesetzt wird, wenn ein niedriger Ausgang für den Fall erforderlich ist, daß sämtliche Eingänge hoch liegen. Derartige Gatter sind bei TTL-Schaltungen an sich üblich.

Wenn es notwendig ist, ein binär codiertes dezimales Wort in einen bestimmten dezimalen Ausgang zu decodieren, benutzt man einen herkömmlichen Decodierer mit einer Anzahl von Eingängen und mehreren Ausgängen. Entsprechend dem an den Eingängen vorliegenden Binärcode ist ein ausgewählter Eingang niedrig. Ein derartiger Decodierer für die Adressenleitungen des Rechners C ist in F i g. 2F dargestellt, wobei die Leitungen CS 00 bis CB 03 zu einer Schaltung führen, welche Umkehrstufen und NAND-Gatter 112 aufweist. Die Ausgänge der letzteren stellen Dezimalzahlen 0 bis 9 dar. Zur Weiterführung dieser Art des Decodierens können noch zusätzliche, ähnliche Schaltungsanordnungen vorgesehen sein. Die Datentabelle für den in Fig.2F dargestellten Decodierer ist in F i g. 2G angegeben.

In den äußeren Schaltungen der Regelanlage B findet eine Anzahl von Flipflops Verwendung. Die Arbeitsweise dieser Flipflops ist allgemein zusammen mit der Beschreibung der Schaltung angegeben, welche sie enthält Unabhängig davon ist die herkömmliche D-Flipflop-Logikschaltung in Fig.2H dargestellt Das Blockschaltbild dieser Art von Flipflop ist in Fig.21 angegeben. Fig.2J zeigt die allgemeine Datentabelie dafür. Man erkennt, daß das Flipflop am Anschluß Q ein logisches Signal H aufweist, wenn es am Voreinstellungs-Anschluß P zuvor durch ein logisches Signal L gesetzt wurde. Am Q-Anschluß tritt ein niedriges logisches Signal auf, wenn ein solches an den Rücksetzbzw. Löschanschluß CL des D-Flipflops gelangt Wird der dem Taktanschluß zugeführte Taktimpuls positiv, so läuft der Zustand des /^-Anschlusses des Flipflops an den (^-Anschluß hinüber. Der Q-Anschluß hat den zum

Q-Anschluß entgegengesetzten Zustand.

Derartige Flipflops werden in Reihe geschaltet, um gemäß normaler binärer Zähltechnik eine Binärzählung zu bewirken, wodurch ein Taktimpuls aufgeteilt wird oder Impulse tatsächlich gezählt werden und wodurch man einen binär codierten Ausgang gewinnt, welcher die Anzahl der Eingangsimpulse darstellt Auf dem Gebiat der allgemeinen logischen Schaltungstechnik mit integrierten Schaltungen oder ähnlichen logischen Bauelementen gehören diese Maßnahmen zum Stand der Technik.

Beschreibung der
Decodier- und Steuerungsschaltungen

Die Decodier- und Steuerungseinheit 14 ist allgemein in Fig.3 und in Einzelheiten in den Fig.3A bis 3E angegeben. Dabei sind die Leitungen allgemein mit der darauf geführten Information gekennzeichnet Beispielsweise bedeutet die Bezeichnung ADD 29, daß diese Leitung aus dem weiter oben beschriebenen Decodierer 100 die Adresse 29 anliefert Mit DO-OO bis DO-Ol bezeichnete Datenausgangsleitungen führen in jedem Augenblick das gleiche logische Signal. Auch die mit D/-00 bis D/-07 bezeichneten Eingangsleitungen haben stets die gleichen augenblicklichen Logiksignale. Die genannten Leitungen werden dazu verwendet, Information zu und von der Einheit 14 zu bringen, sie sind jedoch nicht direkt mit dem Rechner C verbunden. Leitungen zu und von letzterem sind wie vorstehend bezeichnet, also z. B. mit £500, FSOl, IOEN, lOSTusw. Insbesondere in den F i g. 3A bis 3E sind die Anschlüsse mit der Anschluß-Nr. gekennzeichnet, beispielsweise P 1-4L, und mit einer Kennung, beispielsweise DO-OO (Fig.3D). Man erkennt, daß die Fig.3A bis 3E in Abschnitte unterteilt sind, die zusammengesetzt das gesamte Schaltbild der Einheit 14 ergeben. Weiteres ist ersichtlich, daß der Anschluß PX-AL auch mit dem Anschluß P3-2L verbunden ist, womit angezeigt ist, daß die Datenausgangsleitung DO-OO zugleich mit zwei verschiedenen Quellen oder Anschlußstellen verbunden ist. Dasselbe Schema wird in den F i g. 3A sowie 4A bis 4C benutzt, wo die .Schaltungsanordnung der Zeitanzeige- und -Einstelltafel dargestellt ist. Auf diese Weise kann man gut erkennen, wie die einzelnen Schaltkreise der Fig.3A bis 3E sowie 4A bis 4C untereinander verbunden sind.

Die zusammengenommenen Fig.3A bis 3E sind in F i g. 3 stark vereinfacht dargestellt. Man sieht, daß die Decodier- und Steuerungseinheit 14 einen Adressendecodierer 100 sowie einen Funktionsdecodierer 104 hat, die bereits erörtert wurden. Außerdem sind vorhanden· Eine Realzeit-Taktgabe- und -Meldeschaltung 120, eine Impulsschaltung 130, eine Neudaten-Eingabe- und -Auswahlschaltung 140, eine Abfühlschaltung 150, eine Anlaufschaltung 160 und eine Eingabe/Ausgabe-Schaltung 170. Die Realzeit-Schaltung 120 wird zusammen mit der Abfühlschaltung 150 dazu verwendet, die richtige Abtastung des Programms alle 0,1 s sicherzustellen; kommt Fehlanzeige, so werden die Programmeldeeinrichtung und die äußere Fehlerüberwachung betätigt Steht auf den Leitungen FBOO und FBOX der richtige Code für die Anfoiderung von Information, so wird die Eingabe/Ausgabe-Schaltung 170 eingeschaltet, damit über die Efl-Leitungen Information in die Zentral-Datenverarbeitungseinheit 10 einfließen kann. Zu anderen Zeiten wird die gleiche Schaltungsanordnung zur Ausgabe von Information verwendet, was später erläutert wird. Die Abfühlschaltung 150 tastet auch die Neudaten-Eingabe- und Auswahlschaltung 140 ab, so daß beim Fortschreiten des Programms angezeigt wird, daß neue Daten eingegeben werden sollen und die Tafel 22 weiterzustellen ist Die Anlaufschaltung 160 dient dazu, vor Beginn des Programmzyklus alle Flipflops in einem vorgegebenen Zustand zu setzen. Im einzelnen werden alle diese einzelnen Schaltungen und ihre Betriebsweise gemäß der bevorzugten Ausführungsform der Erfindung an

ίο Hand der Fig.3A bis 3E erläutert Die in Fig.3 angegebenen Bestandteile sind die Hauptteile der Deoodier- und Steuerungsejnheit 14; bei der Besprechung der F i g. 3Ά bis 3E werden jedoch auch weniger hervortretende Bauteile bzw. Schaltelemente im Rahmen dieser Hauptteile erwähnt Der Deutlichkeit halber sind die einzelnen Grundschaltungen von F i g. 3 in den F i g. 3A bis 3E durch gestrichelte Linien umrahmt

Adressen-Decodierer

Fig.3A zeigt eine Schaltung 100, die einen Binär-Dezimal-Decodierer 180 mit fünfzehn Ausgängen aufweist, dessen Eingänge P 2-14L bis P2-X8L jeweils an die Adressen-Leitungen CBOO bis CB 04 von der Zentral-Datenverarbeitungseinheit 10 angeschlossen sind. Die Ausgänge arbeiten alle mit negativen Logiksignalen und werden deshalb mit entgegengesetzter Codierung bei den mit positiven Logiksignalen arbeitenden Schaltungen außerhalb des Digitalrechners C benutzt. Die einzelnen Adressen eines jeden

so Anschlusses von dem Decodierer sind mit Markierungen oder Kennungen versehen. Die Adressen-Leitungen ADD 18 bis 31 haben Leistungs-Umkehrstufen (Negatoren) 182, mittels deren die Leitungen zur Verwendung bei den externen Schaltungen in ihren nichtumgekehrten Zustand versetzt werden können. Von der Decodierschaltung 100 kommen die Adressen ADD 16 und ADD 17 in negierter Form, um anschließend nochmals negiert zu werden. Die von dem Decodierer ausgehenden Adressen sind mit den Kennungen ADD 16 bis ADDZX versehen; um eine siebzehnte Adresse zu erhalten, nämlich ADD 15, ist eine weitere Schaltung 190 eingesetzt, bei bei der parallele NOR-Gatter 192 und 194 mit dem Eingang eines NAND-Gatters 196 verbunden sind, dessen Ausgang an den Eingang eines NOR-Gatters 198 anschließt. Eine Umkehrstufe 200 ist mit der Leitung CB 04 verbunden, wodurch ein auf dieser Leitung befindliches Signal negiert und dem NOR-Gatter 188 zugeleitet wird. Die Dezimalzahl 15 schreibt sich binär von rechts nach links als 01111. In der Sprache der Negativ-Logik aus dem Rechner Cwürde dies an den Leitungen CB 04 bis CB 00 den Code HLLLL entsprechen. Man erkennt, daß das letztere Logiksignal bei Eingabe in die Logikschaltung 190 an deren Ausgang das Logiksignal 1 bzw. H erzeugt, was der Adresse ADD ί5 entspricht. Auf diese Weise liefert der Decodierer 100 siebzehn Adressen.

F i g. 5 zeigt die Datentabelle für die Adressen der Decodierschaltung 100, wobei die Cß-Eingänge links und die zugehörigen decodierten Adressen in der

bo nächsten Spalte angegeben sind. Im Decodierer 100 kommen nur die Adressen 15 bis 31 vor; die Adressen 1 bis !4 werden für den Phasen- bzw. Verkehrsstrommodul benutzt der in der Phasenanzeige- und -Schalttafel 20 angeordnet ist Die Spalten 210, 212, 214, 216 in Fig.5 beziehen sich auf jeweils eine bestimmte Operation für eine gegebene Adresse, wenn die Leitungen FBOO und FBOX die betreffenden Logiksignale im oberen Teil jeder Spalte führen. Aus Fig. 5

kann man daher in Kenntnis des Zustandes der Funktionsleitungen FBOO und FB 01 genau ermitteln, was die einzelnen Adressen in den äußeren Schaltkreisen der Regelanlage B verrichten sollen. Es ist deutlich, daß eine bestimmte Adresse vie~ einzelne, unterschiede ehe Funktionen haben kann, wenn der Auftaktimpuls bzw. das Fenster IOEN auftritt Die Wertetabelle kann dazu dienen, bei Kenntnis des Zustandes auf den Funktionsleitungen jede einzelne Schaltung zu untersuchen. Man sieht, daß bei den Adressen 15 bis 31 verschiedene Kästchen leer sind, die zur Erweiterung des Betriebes der Rechenanlage verwendbar sind. Zusätzliche Adressen können auch durch Vergrößerung der Anzahl von CS-Leitungen zur Verfügung gestellt werden. Der Micro-400-Rechner hat drei zusätzliche Leitungen, die bei der bevorzugten Ausführungsform der Erfindung nicht verwendet werden, aber mehrere zusätzliche Adressen für die erweiterte Verwendung der Regelanlage hergeben könnten.

20

Funktions-Decodier-Schaltung

Einzelheiten des Funktions-Decodierers 104 (Fig.3B) sind in Fig.6 dargestellt Er besitzt eine Decodierstufe 220 mit Eingängen IOEN, FßOl und 2■> FiJOO in Form positiver Logiksignale. Bei der Negativ-Logik des Rechners Chatten diese Werte die Form nichtnegierter Signale. Im unteren Teil von F i g. 6 ist die Datentabelle enthalten. Der Ausgang der Decodierstufe 220 kommt auf Leitungen, die mit SENS, m EXC, DIX und DOX codiei i sind. Hierbei bedeuten SENS eine Abfühlfunktion, EXC eine Operation mit äußerem Befehl, DIX einen Dateneingabebefehl und DOX einen Ausgabebefehl. Vergleicht man diese Betriebsangaben mit den Spalten 210 bis 216 (F i g. 5), so ist zu erkennen, welche Befehlsart ausgeführt wird, wenn die betreffenden Signale gleichzeitig mit einer bestimmten Adresse aus dem Adressen-Decodierer 100 (Fig.3A) auftreten. Der Leitungszustand an den Anschlüssen 3, 2 bzw. 0 des Decodieren 220 wird mit Negatoren 222, 224 und 226 umgekehrt. Um eine gewisse Synchronisierung zu bewirken, wird der Abfrageimpuls IOSTdurch einen Leistungsnegator 230 umgekehrt und NAND-Gattern 232 bzw. 234 zugeführt, welche jeweils den Zustand EAfCbzw. DOXaufnehmen, so daß das Vorhandensein eines Abfrageimpulses mit den beiden jeweiligen Ausgängen des Decodierers verglichen wird. Der Ausgang der NAND-Gatter 232 und 234 wird durch Leistungsnegatoren 240 bzw. 242 umgekehrt, so daß beim Vorhandensein der betreffenden Zustände die in Fig.6 angegebenen Ausgänge entstehen.

Die bisherige Beschreibung bezieht sich auf das Decodieren der Adresse auf der Rechnerleitung Cßund den Funktionseingabe-Leitungen FB. Nun bestehen zu einem beliebigen Zeitpunkt jeweils nur eine Adresse und eine Funktion. Die in diesem Augenblick von der äußeren Schaltungsanordnung durchgeführte bestimmte Funktion oder Betriebsweise ist altgemein in der Datentabelle von Fig.5 angegeben. Die einzige im <,<> Rechenprogramm für einen bestimmten Augenblick verbleibende Information sind die auf der £ß-Leitung auftretenden Daten, die Eingabe- oder Ausgabedaten sein können. — Bevor die Eingabe/Ausgabe-Funktion oder -Betriebsweise der Regelanlage besprochen wird, _b-> werden im folgenden zunächst andere Eigenheiten der in F i g. 3 und F i g. 3A bis 3E dargestellten Decodierund Steuerungseinheit 14 dargelegt.

Impuls-Schaltung

Einzelheiten der Impuls-Schaltung 130 (F i g. 3B) sind im mittleren Teil von Fig.7 gezeichnet Auf einer Leitung 250 tritt ein Eingangsimpuls von 120 s -' auf. Als Ausgänge dieser Schaltung treten auf einer Leitung 252 ein Ausgangsimpuls mit 10 s -', auf einer Leitung 254 ein Ausgangsplatten-Abtastimpuls von 120 s-¹ und auf einer Leitung 256 ein Impuls von 2 s~' auf. F i g. 7A zeigt den Eingang zu dieser Impulsschaltung, wobei an einen Transformator oder Übertrager 260 ein Zweiweg-Gleichrichter 262 angeschlossen ist an dessen Ausgang eine schematisch angedeutete Impulsfolge mit 120sauftritt Eine als Zerhacker dienende Zener-Diode 264 erzeugt zusammen mit einem Kondensator 266 und einem Widerstand 267 einen zerhackten Wellenzug mit 120 S"¹ der schematisch oberhalb des Widerstandes 267 angedeutet ist Dadurch wird die Vorspannung des Transistors Q7 so gesteuert, daß dieser entsprechend dem zerhackten Wellenzug leitend wird, wodurch am Transistor Q 8, der einen Emitter-Stellwiderstand 268 besitzt eine entsprechende Vorspannung entsteht. Während sich der Leitzustand des Transistors QS entsprechend dem zerhackten Wellenzug verändert, wird ein Kondensator 270 so aufgeladen, wie das die Kurve 269 mit ihrem Überlagerungsverlauf zeigt. Wird die Spitze der Kurve 269 erreicht, die als Zündamplitude bezeichnet ist, so wird ein PU-Transistor (programmable unidirectional transistor) 271 durch ein Gatter 272 gezündet; dadurch entsteht auf der Leitung 250 ein Impuls von 120 s-'. Wie aus der Skizze mit dem Kurvenverlauf 269 hervorgeht, liegen die Impulse beim 0-Durchgang des Wellenzuges. Durch Verstellung des veränderlichen Widerstandes 268 kann der Scheitelwert des Impulses näher an den 0-Durchgang justiert werden, so daß der PU-Transistor 271 ganz knapp vor dem 0-Durchgangder ankommenden60-Hz-Speisungzündet.

Der Impuls auf der Leitung 250 gelangt zur Impulsformung an einen monostabilen Multivibrator 280 (F i g. 3B und F i g. 7). Der Impuls wird über einen Zündpunkt hinaus verformt, wodurch ein impuls sich bis zum 0-Durchgang der Speisespannung für den Transistor 260 erstreckt. Auf diese Weise bleibt der Rauschpegel niedrig, und die Tendenz zur Erzeugung unerwünschter Nadelimpulse auf der Leitung 254 wird herabgesetzt. Der Ausgang des als Impulsformer dienenden monostabilen Multivibrators 280 wird dem Taktgeber· Anschluß eines »Teile: 12«-Zählers 282 zugeführt, wodurch auf der Leitung 252 ein Signal mit 10 s-' entsteht. Die Leitung 252 ist auch mit dem Eingang eines »Teile: 5«-Zählers 284 verbunden, welcher auf der Leitung 256 einen Ausgang mit 2 s-¹ hervorruft. Ferner wird der Ausgang des monostabilen Multivibrators 280 einem Leistungsnegator 286 zugeführt, so daß auf der Ausgangsleitung 254 ein Abtastimpuls mit 120 s -' erzeugt wird. Der Zweck bzw. die Arbeitsweise dieser einzelnen Ausgangsleitungen wird im Zusammenhang mit gewissen anderen Schaltungsteilen nach der Erfindung noch näher erläutert.

Realzeit-Taktgabe- und -Meldeschaltung

Einzelheiten der Realzeit-Taktgabe und -Meldeschaltung 120 sind mit gestrichelten Linien in Fig.3B und auch im unteren Teil von F i g. 7 dargestellt. Der Rechner durchläuft die Speicherbefehle mit Schritten von 1,6 μβ Dauer. Der Realzeit-Taktgeber wird dazu benutzt, den Rechner jeweils alle 0,1 s das vollständige Programm durchlaufen zu lassen. Infolgedessen können die verschiedenen Zeitgaben der Regelanlage B mit

einer Genauigkeit von etwa 0,1 s ausgeführt werden. Beispielsweise sei angenommen, daß der Speicher 12 bei einem ausgewählten Verkehrsstrom für eine bestimmte Zeitdauer 10 s vorsieht Ist der Programmdurchlauf alle 0,1 s abgeschlossen, so kann die gewünschte Zeit in das betreffende Register eingegeben und während jedes Programmzyklus um 0,1 s vermindert werden. Die Zeitgabe für die betreffende Schaltmaßnahme läßt sich auf diese Weise bequem gewinnen. Hat die Zeitgabefunktion z. B. 1 s als niedrigstwertige Zahl oder Einheit, so läßt sich dies durch den Betrieb der Realzeit-Taktgabeschaltung bewirkea Weil das Programm alle 0,1 s durchlaufen wird, kann man im Programm vorsehen, daß die Zeit für die geringstwertige Ziffer von 1 s alle 10 Zyklen des vollständigen Programms um eine Einheit abnimmt

Der Darstellung von F i g. 3B entspricht im wesentlichen die F i g. 7, in der ein Realzeit-Taktgeber mit einem Realzeit-D-Flipflop 290 gezeichnet ist, dessen mit 5 V gespeiste Leitung 292 zu dem D-Anschluß führt, so daß an diesem ein hohes logisches Signal (logische 1) erzeugbar ist Immer dann, wenn die Takteingabe aus der Leitung 252 positiv wird bzw. hohes Po ten UaI annimmt wird gemäß der Arbeitsweise eines D-FIipflops der am D-Anschluß befindliche logische Wert an den φ-Anschluß verschoben, der mit einer Ausgangsleitung 294 verbunden ist Die Eingabe auf der Leitung 252 erfolgt mit 10s-', so daß alle 0,1 s seine Übertragung des hohen logischen Signals an den Q-Anschluß stattfindet. Benötigt das Programm wesentlich mehr als etwa 0,2 s, so leuchtet das Programm-Meldelämpchen 726 (Fig.2A) auf, wozu die Leitung 294 mit dem DAnschluß eines Melde-Flipflops 300 in Verbindung steht, dessen Ausgangsleitung 302 über einen Negator 304 an ein Meldelämpchen 306 angeschlossen ist, das dem Schalttafel-Lämpchen 726 entspricht Zu Beginn des Regelanlagen-Betriebes wird das Melde-Flipflop 300 durch ein über eine Initialisierungsleitung 3110 einlaufendes Niedrigsignal gelöscht. Dies erfolgt nur zn Betriebsbeginn der Regelanlage, damit sichergestellt is.t. daß das Flipflop den richtigen Ausgangszustsnd hat und auf der Leitung 302 ein Niedrigsignal steht. Kommt nun ein logisches Hochsignal, so erzeugt der Negator 302 einen niedrigen Ausgang, was die Einschaltung des Lämpchens 306 bewirkt.

Der Lösch- oder Rücksetz-Anschluß des Realzeit-Flipflops 290 ist über eine Ausgangsleitung 322 mit dem Ausgang eines NAND-Gatters 320 verbunden, dessen Eingang über Leitungen für ADD23 und EXC-IOSTvon dem bereits erwähnten Leistungsnegator 230 beaufschlagt wird. In Spalte 214 der F i g. 5 ist ADD23 als Rücksetz-Adresse für den Realzeit-Taktgeber bezeichnet. Führen die Leitungen von ADD23 und EXC-IOST beide eine logische 1, also den Befehl EXC-ADD23, so steht am Ausgang des NAND-Gatters 320 eine logische 0. Dadurch wird das Realzeit-Flipflop 290 gelöscht und an seinem (^-Anschluß die logische 0 erzeugt, die mithin an der Leitung 294 steht. Für die Vervollständigung der Schaltungsanordnung zum Betrieb der Flipflops 290 und 300 ist außerdem ein NAND-Gatter 324 vorhanden, dessen einer Eingang mit der Leitung 252 für Impulse von 10s~' von der Impulsschaltung und dessen zweiter Eingang 330 mit dem (^-Anschluß des Melde-Flipflops 300 verbunden ist. Der Ausgang des NAND-Gatters 324 gelangt über eine Leitung 322 an einen Negator 334, welcher an den Taktgabe-Anschluß des Melde-Flipflops 300 angeschlossen ist.

κι

Der beschriebene Realzeit-Taktgeber hat zwei getrennte Funktionen, nämlich einmal die Zeitgabe für die Regelanlage B und zum anderen die Betätigung des Programm-Meldelämpchens 306.

Hinsichtlich der Arbeitsweise des Realzeit-Taktgebers wird auf das in Fig.2E angegebene Hauptprogramm und die in F i g. 9 gezeigten Impuls-Diagramme verwiesen. Wie weiter unten noch näher erläutert wird, ist die Leitung 294 mit der Abfühlschaltung 150 so verbunden, daß beim Auftreten von ADD 23 zusammen mit einem 5£/VS-BefehI aus dem Decodierer 220 das Steuer-Flipflop in der Zentral-Datenverarbeitungseinheit 10 prüft ob der (^-Anschluß des Flip-Flops 290 und damit die Leitung 294 ein logisches Hoch-Signal führt Wenn ja, wird das innere Flipflop 16 gesetzt Die folgende Beschreibung des Realzeit-Taktgebers soll den Zweck dieser SENS A DD 23-Scha!irna3nahme verdeutlichen.

In Fig.9 ist der auf der Leitung 252 auftretende Taktgabe-Impuls von 10 s~' als Kurve 336a dargestellt Wenn der Taktgabe-Impuls positiv wird, führt der DAnschluß des Flipflops 290 an logisches Hoch-Signal, das an den (^-Anschluß übertragen wird, wie Kurve 3366 zeigt Nun lautet an der Stelle 3OC das in F i g. 2E angegebene Hauptprogramm auf einen SENS-ADD23-Befehl; diese SENS-ADD23-Impulse sind in F i g. 9 mit 336c bezeichnet Wegen des schnellen Fortschreitens der Programmschritte treten diese Impulse sehr häufig bzw. rasch auf, beispielsweise alls 14 μ$. Die gemäß Spalte 216 (Fig.5) bei ADD23 vorgesehenen Abfühlbefehle bewirken die Feststellung, ob am (^-Anschluß des Flipflops 290 ein logische:; Hoch-Signal steht. Sobald das der Fall ist, wird das innere Flipflop 16 der Zentral-Datenverarbeitungseinheit 10 durch den Impuls der Kurve 336c/ (Fig.9) eingeschaltet Nach dem Abfühlvorgang wird gemäß dem Hauptprogramm (Fig.2E) der mit SSS bezeichnete Schritt 3OE ausgeführt, so daß bei gesetztem inneren Flipflop 16 der Schritt 310 des Programms ausgelassen und der Schritt 312 durchgeführt wird, nämlich EXC-ADD 23. Der in Spalte 214 (F i g. 5) angegebene äußere Befehl setzt den Realzeit-Taktgeber zurück; wird dieser Befehl zu ADD23 gegeben, so erhält das NAND-Gatter 320 von dort ein logisches Hochsignal und ein ebensolches von EXClOST. Am Rücksetz- oder Lösch-Anschluß CLdes Flipflops 290 steht dann ein logisches Niedrig-Signal, wodurch der (^-Anschluß auf niedriges Potential zurückgesetzt wird, wie aus Kurve 3366 (F i g. 9) hervorgeht. Das Flipflop 290 ist daher frei, bevor der nächste positive Impuls für die Umschaltung des Flipflops 300 von der Leitung 252 einläuft.

Wenn mit dem S£7VS-/iDD23Befehl an der Stelle 30C des Hauptprogramms festgestellt wird, daß die Leitung 294 ein logisches Niedrig-Signal führt, wird das innere Flipflop 16 nicht gesetzt, und der Auslaßbefehl (SSS) für gesetztes Flipflop beim Schritt 3OE findet nicht statt. Das Programm geht daher zum Schritt 310 über, der ein Sprungbefehl zur Stelle 308 des Programms ist. Erst nach einem positiven Impuls auf der Leitung 252, der nur einmal alls 0,1 s auftritt, kommt daher EXC-ADD23 zur Auswirkung. Zwischen diesen Befehlen durchläuft das Programm die Unterschleife der Schritte 308 und 310 in Wartestellung, bis ein SENS-ADD23 alle 0,1 s ein Flipflop-Setzen abtastet. Diese Unterschleife wird nach Beendigung des übrigen Programms durchlaufen, so daß ein vollständiger Programmzyklus alle 0,1 s gewährleistet ist.

Sobald der EXC-ADD 23-Befeliil alle 0.1 s eintrifft,

wird das Flipflop 290 gelöscht und der Rest des Programms von dem Digitalrechner verarbeitet Nach Programmende und Rückkehr zum SENS-ADD 23-Befehl durchläuft der Rechner wieder die Unterschleife in Wartestellung bis zur Rücksetzung des inneren Flipflops mit dem positiv werdenden Teil des Taktgabe-Impulses auf der Leitung 252.

Weil das Programm die einzelnen Vorgänge vollständig durchläuft und dann in Wartestellung bleibt, bis der positiv werdende Impuls am Zeitgabe-Anschluß des Flipflops 290 eintrifft, erzielt man eine sehr genaue Zeitgabe, nämlich mit Abnahmeschritten in einer Genauigkeit von 0,1 s. Durch geeignete Programmierung und Verwendung des Realzeit-Taktgabe-Flipflops in der beschriebenen Weise kann sowohl eine Verlängerung als auch eine Verkürzung durchgeführt werden.

Die Realzeit-Taktgabe-Schaltung hat für die Meldefunktion das Flipflop 300. Führt dieses am (^Anschluß ein logisches Niedrig-Signal, so steht am (^-Anschluß ein logisches Hoch-Signal, daß dem NAND-Gatter 324 über die Leitung 330 zugeführt wird. Das NAND-Gatter 324 kehrt den Taktimpuls von 10 s - · auf der Leitung 252 um, womit der zweite Eingang des NAND-Gatters gebildet ist Dann stürzt ein Negator 334 den Taktimpuls nochmals für die Zuführung an den Taktgabe-Anschluß des Flipflops 300, das zum Melden von Programmfehlern dient Erhält also das Flipflop 290 den positiv werdenden Teil des Taktimpulses, so gelangt dieser auch an das Melde-Flipflop 300. Trifft innerhalb der Zeit von 0,1 s zwischen den Taktimpulsen der externe ADD 23-Befehl ein, so erzwingt eine logische 0 auf der Leitung 322 ein niedriges oder Lösch-Potential am (^-Anschluß des Flipflops 290. Die Taktgabe durch das Flipflop 300 hält die Leitung 302 auf logischem Niedrig-Signal. Wenn jedoch das Rechner-Programm während der Zyklus-Dauer von 0,1 s nichl beendet ist und der Rücklauf zu dem SEN5-/4DD 23-Befehl zwecks Sprung auf EXC-A DD 23 zur Lösung des Fiipflops 290 nicht stattgefunden hat, bleibt die Leitung 294 auf hohem Potential. Wird das Flipflop 300 nun getaktet, so gelangt das Hochsignal auf die Leitung 302, wodurch das Lämpchen 306 eingeschaltrt w^;rd. Der zeitliche Verlauf dieser Meldevorgänge ist aus den Kurven 337a bis 337f im unteren Teil von Fig.9 ersichtlich. Man . sieht, daß ohne jeden äußeren ADD23-Befehl des Programms, der bei jedem Durchlauf nur einmal, und zwar nach einem SENS-ADD23-Befehl stattfindet, die Programmfehler-Taktgabe mit dem Impuls 337e erfolgt, wodurch an den (^-Anschluß des Flipflops 300 eine logische 1 getaktet wird. Kurve 3376 läßt den Zustand des hohen Potentials am Q-Anschluß des Flipflops 290 erkennen, was gemäß Kurve 337/" den Ausgang des Flipflops 300 in den Meldezustand versetzt.

Die Realzeit-Taktgabe-Schaltung weist ferner einen ihr zugeordneten Programm-Fehlerüberwacher 340 auf, der im unteren Teil von F i g. 7 dargestellt ist und es dem Programm ermöglicht, eine äußere Fehlerüberwachung jedesmal dann anzusteuern, wenn Bedarf für eine solche Operation besteht. Beispielsweise kann die Fehlerüberwachung das gelbe Blinksignal der Ampeln an der Kreuzung A steuern, wobei der Blinkzustand etwa zur Nachtzeit von dem Fehlerüberwacher 340 angerufen werden kann. Auch andere Anwendungen des Programm-Fehlerüberwachers bzw. seiner Auslösesteuerung können in Betracht kommen. Der Fehlerüberwacher 340 hat ein Flipflop mit einem Ausgang 342 und eingangsseitigem NAND-Gat'.ern 344 sowie 346, die über Negatoren 347 und 348 mit den Leitungen für die negierten Adressen ADD 16 und ADDXl verbunden sind. Die Ausgangsleitung 342 ist an einen Eingang eines NAND-Gatters 350 angeschlossen, dessen anderer Eingang mit der Leitung 330 verbunden ist, d. h. mit dem <?-Anschluß des Melde-Flipflops 300. Auch vom letzteren kann der Fehlerüberwacher also angerufen werden, beispielsweise für den Blinkbetrieb an dei Kreuzung.

ι ο Der Ausgang des NAND-Gatters 350 wird von einem Negator 352 umgekehrt und der Basis eines Transistors Q12 zugeführt, welcher eine Auslösung des Fehlerüberwachers 340 steuert, die entweder durch das Flipflop 340 oder durch das Flipflop 300 wegen einer Überschreitung der Programm-Zyklusdauer erfolgen soll. Gibt es einen Programmfehler, so erscheint auf der Leitung 330 ein logisches Niedrig-Signal, das am NAND-Gatter 350 ein logisches Hoch-Signal bewirkt, das am Emitter des Transistors Q12 wiederum in ein

2ü logisches Niedrig-Signal verwandelt wird. Beim Auftreten des letzteren kann der Kollektor beliebiges Potential annehmen, wodurch ein Programmfehler angezeigt wird. Erhält das NAND-Gatter 346 die Befehle ADD 17 und EXC-IOST, so wird das Flipflop 340 zurückgesetzt, und auf der Leitung 342 erscheint ein logisches Hoch-Signal. Der Fehlerüberwacher verwendet zwei Adressen, so daß der Ausgang des NAND-Gatters 350 während einer gesteuerten Zeitdauer auf hohem Potential verbleibt, wenn der Fehlerüberwacher

jo durch einen Programmbefehl angesteuert bzw. ausgelöst wird; benutzte man nur eine Adresse, so wäre die verfügbare Zeit zu kurz, um die Auslösung des Fehlerüberwachers sicherzustellen. Im Betrieb wird das NAND-Gatter 350 über die Leitung 330 vom Zustand des zur Fehlermeldung vorgesehenen Flipflops 300 gesteuert. Eine weitere Steuerung des NAND-Gatters 350 ist vom Rechnerprogramm her möglich. Dieses führt den Befehl ADD 16 aus, wodurch das Flipflop 340 gesetzt und auf der Leitung 342 ein niedriges Ausgangssignal erzeugt wird. Unabhängig vom Zustand der Leitung 330 wird der Transistor Q12 dadurch gesperrt Wie Fig.3B zeigt, steuern die Befehle ADD 30 und ADD 31 ein ähnliches Flipflop 360, mit dem der Fehlerüberwacher rücksetz-

i) bar ist, z. B. wenn der Blinkbetrieb beendet werden soll. Die erforderliche Zeit für das Rücksetzen wird durch zwei Adressen gewährleistet.

Neudaten-Eingabe- und Auswahlschaltung

■,ο Aus Fig.3E und den Fig. 10 bis 12 ist die Neudaten-Eingabe- und -Auswahlschaltung 140 am besten ersichtlich, die drei getrennte Flipflops aufweist, welche durch Bedienung von Tasten auf dem in F i g. 2A dargestellten Steuerfeld gesetzt werden. Der gesetzte Zustand der Flipflops wird während eines Abfütilbefehls an das innere Flipflop 16 des Rechners Cweitergeleitet, wodurch angezeigt wird, daß auf der Schalttafel bzw. dem Steuerfeld neue Daten anzuzeigen sind oder für eine solche Anzeige neue Daten in den Speicher

w) eingegeben werden sollen.

Besonders deutlich ist in Fig. 10 das Zeiteingabe-Flipflop 400 zu sehen, daß zwei NAND-Gatter 402 und 404 aufweist, die anfänglich durch einen Initial-Impuls (logische 0) auf der Leitung 310 gesetzt

b) werden. Das Flipflop 400 wird über die Leitung 406 gesteuert, mit welcher der Drucktastenschalter 70e und der Freigabeschalter 76 auf dem Steuerfeld in Reihe liegen. Ein Widerstand R 34 bewirkt, daß an der Leitung

406 ein hohes Potential ansteht, wenn einer der Schalter /Oe oder 76 geöffnet ist, was durch den Anschluß der Speisespannung V«· von 5 V an den Widerstand R 34 zustandekommt. Eine weitere Steuerleitung für das Flipflop ist die Ausgangsleitung 407 eines NAND-Gatters 408, das durch die Befehle EXC-IOSTund A DD 24 gesteuert wird.

Zur Erläuterung der Betriebsweise sei angenommen, dab der Freigabeschalter 76 geschlossen ist und auch die Zeiteingabe-Taste 70e gedruckt wurde, wodurch die ι υ Leitung 406 an Masse gelegt und am Eingang des NAND-C-atters 402 eine logische 0 erzeugt wird. Dadurch erfolgt die Rückstellung des Flipflops 400 auf einen Ausgang mit einer logischen 1. Ein über eine Leitung 412 mit dem NAND-Gatter 402 verbundenes Abfühl-NAND-Gatter 410 liefert eine logische 0, d. h. ein Ausgangs-Niedrig-Signal, wenn am NAND-Gatter je ein SENS- und ein ADD24-Impuls eintrifft. Währen die Schalter 7Oe und 76 nicht beide geschlossen, so würde auf der Leitung 412 ein logisches Niedrig-Signal 2η erscheinen und infolgedessen auf der Leitung 414 ein logisches Hoch-Signal, sobald das NAND-Gatter 410 einen SENS-ADD 24-Befehl erhält Auf einen solchen folgt im Programm, wie man sieht, ein EXC-ADD 24-Befehl, der das Flipflop 400 zurückstellt Werden die Drucktasten nicht betätigt (nicht geschlossen), so hat der Befehl SENS-ADD 24 auf das innere Flipflop des Rechners Ckeine Auswirkung. Steht an der Leitung 406 jedoch ein logisches Niedrig-Signal, so bewirkt der SENS-ADD 23-Befehl das Abfühlen der Schalter-Schließstellung, worauf die Anzeige im Fenster 70a weitergerückt und anschließend das Flipflop 400 durch den EXC-ADD 24-Befehl für den nächsten Abfühl-Z> klus zurückgesetzt wird.

Dem Zeiteingabe-Flipflop 400 ähnlich arbeitet ein Betriebsarten-Flipflop 420, dessen Einzelheiten aus F i g. 11 zu ersehen sind. NAND-Gatter 422 und 424 sind als Flipflops ausgebildet die über eine Leitung 426 gesteuert werden, welche mit dem Drucktastenschalter 73e und dem Freigabeschalter 76 auf dem Steuerfeld in Reihe liegt. Ein Widerstand Ä35 ist hier ähnlich dem obenerwähnten Widerstand Ä34 geschaltet Mit dem Eingang des NAND-Gatters 424 verbindet eine Leitung 427 den Ausgang eines NAND-Gatters 428, das durch die Befehle EXC-IOSTund ADD 25 gesteuert wird. Ein Abfühl-NAND-Gatter 430 hat einen Eingang 432 sowie einen Ausgang 434. Ist die Drucktaste 73e zur Betriebsarten-Eingabe und auch der Freigabe-Schalter 76 geschlossen, so liegt die Leitung 426 an Masse und dem NAND-Gatter 430 wird eine logische 1 zugeführt; bleiben die Tasten unbetätigt oder offen, so erscheint eine logische 1 am Eingang des NAND-Gatters 42Z Zuvor hat ein EXC-/4DD25-Befehl den anderen Eingang des NAND-Gatters 422 auf eine logische 1 zurückgesetzt, so daß auf der Ausgangsleitung 432 eine logische 0 erscheint Das Abfühl-NAND-Gatter 430 hat den Ausgang »falsch« (logische 1). Beim Erscheinen des Befehls SENS-ADD 25 bekommt der Rechner C die Information, daß für die Betriebsarten-Eingabeschalter keine Freigabe erfolgt ist so daß in das Rechnerprogramm kein neues Unterprogramm eingeführt wird. Die Abfühl- und Extern-Befehle folgen aufeinander, so daß das Flipflop 420 auf eine logische 0 an der Leitung 432 zurückgesetzt wird, sobald die Betriebsarten-Eingabetaste losgelassen wurde. Da man die Tasten langer als 0,1 s betätigen oder drücken kann, ist es möglich, daß die Befehle SENS-ADD 25 und EXC-ADD 25 wiederholt das innere Flipflop ansteuern, wenn nicht eine andere Programmierung vorgenommen wurde, was aber keine Wirkung entfaltet, außer daß die gewählte Betriebsari mehrfach eingegeben wird; dies stellt nur eine Redundanz dar.

Anzumerken ist, daß die in F i g. 3E an den Schaltungen 400 und 420 rechts angegebenen Daten negiert geschrieben sind, womit angedeutet werden soll, daß durch die Zeitgabe- und Betriebsat len-Eingabe-Einrichtungen des Steuerfeldes jeweils eine logische 0 in die Schaltung gegeben wird.

Von den eben beschriebenen Flipflops unterscheidet sich das Neudaten-Auswahl-Flipflop 440 in gewisser Beziehung. So weist die Schaltung keinen Freigabe-Schalter 76 auf. Da;. Flipflop 440 besitzt zwei NAND-Gatter 442 und 444, die anfänglich über die Initiaiisierungsleitung 310 gesteuert werden. Der Eingang des NAND-Gatters 442 ist über eine Leitung 446 mit einem Negator 447 verbunden, mit dem eine Drucktaste 447aund eine Speisespannung V_n.(Fig. 12) in Reihe liegen. Da der Eingang mit logischem Hoch-Signal erfolgt, sind in Fig.3E die Neuauswahl-Daten nicht negiert gekennzeichnet. An der Leitung 446 liegt ein Steuerwiderstand R 40. Eine weitere Steuerleitung für das Flipflop-NAND-Gatter ist die mit dem Ausgang eines NAND-Gatters 449 verbundene Leitung 448. Das letztere NAND-Gatter wird durch die Befehle EXC-IOSTund ADD 22 gesteuert Wie bei den anderen Flipflops ist ein Abfühl-NAND-Gatter 450 vorgesehen, an dessen Eingangsleitung 452 die Befehle SENS und ADD22 den Ausgang 454 des NAND-Gatters 450 steuern. Grundsätzlich entspricht die Arbeitsweise des Flipflops 440 dem vorhergehend beschriebenen, indem die Drucktaste 447a betätigt oder geschlossen und dadurch dem NAND-Gatter 442 eine logische 0 zugeführt wird, wodurch unabhängig von dem äußeren /*DD22-Befehl am Abfühl-NAND-Gatter 450 als Ausgang eine logische 1 erscheint. Mit dem Befehl SENS-ADD 22 kommt auf die Leitung 454 eine logische 0, was anzeigt daß die Drucktaste 447a betätigt oder geschlossen worden ist.

Der Zweck dieser mit der Decodier- und Steuerungseinheit 14 zusamme η wirkenden Schaltung wird weiter unten an Hand der Erläuterung des Steuerfeldes der Regelanlage B dargestellt Erscheinen die Ausführ-Befehle ADD22, ADD24 und ADD25 im Programm, so werden die Flipflops 400, 420 und 440 für den nachfolgenden Abfühl-Vorgang zurückgesetzt

Abfühl-Schaltung

Bei dem Realzeit-Taktgeber wird ein inneres Flipflop der Zentral-Datenverarbeitungseinheit 10 gesetzt wenn am (^-Anschluß des Realzeit-Flipflops ein logisches Hoch-Signal auftritt. Im Zusammenhang damit ist die Abfühlschaltung 150 bereits kurz erwähnt worden; man sieht aus F i g. 3B und F i g. 13, daß die Abfühlschaltung 150 als Grundelement ein NAND-Gatter 460 mit sechs getrennten Eingängen aufweist Führt irgendeiner davon ein logisches Niedrig-Signal, so steht am Ausgang des NAND-Gatters 460 ein hohes Potential an, wodurch der Transistor Qi geöffnet und die Sammelschiene EBQO an Masse gelegt wird. Weil die Zentral-Datenverarbeitungseinheit 10 für sich mit Negativ-Logik arbeitet entspricht der Masse-Zustand des Transistors Q1 der Aussage »wahr«, so daß das über die Leitung EBOO während eines Abfühlvorgangs des Digitalrechners C gesteuerte innere Flipflop gesetzt wird. Wie vor allem aus Fig. 13 hervorgeht sind die sechs Eingänge des

NAND-Gatters 460 mit dem Ausgang der sechs einzelnen Abfühl-NAND-Gatler verbunden. Die NAND-Gatter 410, 430 und 450 wurden bereits erwähnt. Ein weiteres NAND-Gatter 462 wird über die Leitung 294 von dem Realzeit-Flipflop 290 gesteuert, wenn ein Befehl SENS-ADD23 vorliegt. Steht an der Leitung 294 ein logisches Niedrig-Signal, so führt die Ausgangsleitung 464 des NAND-Gatters 462 eine logische 1. Tritt jedoch an der Leitung 294 ein logisches Hoch-Signal auf, was eine Taktgabe des Flipflops 290 an7eigt, so erscheint bei Vorhandensein eines Befehls SENS-ADD 23 auf der Ausgangsleitung 464 ein logisches Niedrig-Signal, welches das NAND-Gatter 460 umschaltet, so daß der Basis des Transistors Q1 ein logisches Hoch-Signal zugeführt wird.

Ein weiteres Abfühl-NAND-Gatter 470 hat außer einer Ausgangs-Leitung 474 eine Eingangs-Stcuerleitung 472, die von einem weiter unten erläuterten Hunderter-Ziffern-Flipflop kommt. Erscheint gleichzeitig mit einem Befehl SENS-ADD19 auf der Leitung 472 eine logische 1, so wird an der Ausgangsleitung 474 eine logische 0 wirksam, wodurch das NAND-Gatter 460 betätigt wird.

Schließlich ist ein NAND-Gatter 480 für die Dateneingabe mit Eingangs-Steuerleitungen 482 und einer Ausgangsleitung 484 vorhanden. Hat die niedrigstwertige Eingabeleitung D/-00 keine Eingabedaten, so steht auf dieser Leitung ein logisches Niedrig-Signal, und infolge eines Negators 486 führt die Leitung 482 hohes Potential. Dementsprechend fühlt das NAND-Gatter 480 ab, ob der Eingabeleitung zu der Decodierund Steuerungseinheit 14 irgendwelche logischen Signale zugeführt werden.

Wenn Information zum Abfühlen durch das innere Flipflop des Rechners C bereitsteht, haben die Leitungen 294, 412, 432, 452, 472 und 482 im Betrieb eine logische 1. Beim Fortschreiten des Programms über die Abfühlschritte für die Adressen ADD 19, ADD20. ADD22, ADD23, ADD24 und ADD25 wird der Zustand dieser einzelnen Eingabeleitungen über die Sammelschiene EBOO an das innere Flipflop gemeldet, welches dann gesetzt wird, wenn die betreffenden Leitungen eine logische 1 führen. Auf diese Weise kann der Rechner abtasten, ob die einzelnen überwachten Schaltungen sich im Einschaltzustand für die Verarbeitung durch den Rechner befinden. Ist das nicht der Fall, so kommt der entsprechende Programmbefehl, mit dem entweder ein Sprung zum nächsten Programmteil oder, wie im Falle der Realzeit-Taktgabe, ein Sprung mit Rücklauf zu einem gewissen Programmteil veranlaßt wird, bei dem eine positive Antwort auf einen bestimmten Fühlvorgang abgewartet wird.

Im Programm werden die Abfühl- und Extern-Befehle nacheinander erzeugt, so daß der Zustand jedes einzelnen Abfühl-N AN D-Gatters zum richtigen Zeitpunkt während des Programms erfaßt wird. Danach erhält das Steuer-Flipflop bei einem Extern-Befehl einen Rücksetz-Impuls. Ergibt der Abfühlvorgang, daß das NAND-Gatter-Flipflop nicht gesetzt ist, so hat der nächste Extern-Befehl keine Auswirkung. Diese Vorgänge finden mit Rechnergeschwindigkeit statt, so daß die Flipflops der NAND-Gatter in Wirklichkeit wiederholte Abfühl- und Extern-Befehle erhalten, die keine Wirkung hervorrufen. Erst dann findet eine Veränderung statt, wenn auf einen Setzvorgang durch eine der Steuerleitungen 294,412,432,452,472 und 482 unmittelbar ein Abfühl-Befehl folgt Es ergibt sich die Abfühl-Aussage »wahr«, das Flipflop des Rechners wird gesetzt, und der nächste Extern-Befehl setzt das Steuer-Flipflop zurück.

Eingabe/Ausgabe-Schaltungen

-, Die Eingabe/Ausgabe-Schaltung 170 der Decodierund Steuerungseinheit 14 ist in ihrer Gesamtheit in Fig.3D dargestellt, in etwas vereinfachter Form außerdem in Fig. 14. Hierzu gehört zunächst ein Leistungsnegator 500, der an tine Ausgangsleitung DO

ι ο angeschlossen ist, und ein mit einer Eingangsleitung Dl verbundenes NOR-Gatter 502. Diese beiden Bauelemente bzw -Stufen arbeiten mit einer der Eß-Leitungen des Rechners zusammen, um bei einem gegebenen Programmkommando an oder von dem Rechner

'■· Information zu geben. Die Ausgabedaten werden über die Ausgabe-Schaltplatten bzw. -Steckeinheiten 50 und 52 ausgetaktet, wovon eine in F i g. 17 schematisch dargestellt ist. Das Aci:agen der Eingabe-Information geschieht in den Schaltungen 170. Weil die acht vorgesehenen Eingabe/Ausgabe-Schaltungen untereinander im wesentlichen gleichartig sind, wird nur die der Leitung EB 05 zugeordnete im einzelnen beschrieben, obgleich die Erläuterung entsprechend für die anderen Schaltungen gilt Findet über die Leitung EB 05 eine Eingabe an den Rechner statt, so entsteht auf der hier mit 504 bezeichneten Eingangsleitung D/-05 ein logisches Binär-Signal, das ein Bit eines Wortes bildet. Kommt der Betriebsarten-Befehl »Eingabe« in Form eines Impulses aus dem Funktions-Decodierer 220, so

3d erscheint DIX auf der Leitung 506. Weil in diesem Teil der Regelanlage positive Logik benutzt wird, hat das Signal DlX niedrigeres Potential, ist also eine logische 0, wodurch sämtliche NOR-Gatter 502 entriegelt werden. Erscheint zum Zeitpunkt des Signals DlX auf der

ν-, Eingangsleitung 405 eine binärlogische 0, so gelangt auf eine Ausgangsleitung 508 ein logisches Hoch-Signal, das einen Transistor Q6 öffnet, so daß die Rechner-Sammelschiene £ß05 an Masse gelegt wird. So wird ein logisches Niedrig-Signal in den Rechner für die Eingabe-Information eingebracht. Gelangt auf die Leitung 504 eine logische 1, so führt die Ausgangsleitung 508 niedriges Potential, und die Sammelschiene EßO5 bekommt ein Logik-Signal oberhalb Masse-Potential, was für die Negativ-Logik des Rechners die Aussage

»falsch« bildet.

Während des Zeitraums, in welchem kein Impuls DlX vorkommt, bleiben die NOR-Gatter 506 mit niedrigem Ausgangs-Signal verriegelt so daß die Sammelschiene EB 05 freigegeben ist. In diesem offenen oder

5(i Schwebe-Zustand werden aus dem Rechner auf der Sammelschiene EB 05 kommende Daten durch den Leistungsnegator 500 umgekehrt und der Ausgangsleitung DO-05 zugeführt

Besteht also ein D/X-Befehl, so erhält der Rechner Paten über die Eingabeleitungen DI; im gegenteiligen Falle können die Eß-Sammelschienen für logischen Ausgang benutzt werden. Auf diese Weise ist ein Multiplex-Betrieb für die Ein- und Ausgabe am Rechner geschaffen, so daß die Anzahl der für die Bedienung der

bo Regelanlage B erforderlichen Rechnerleistungen stark herabgesetzt ist Wie noch erläutert wird, erfolgt das Abfragen der Ausgabeleitungen jeweils in der Ausgabe-Schaltplatte. Die Abfragung der Eingabeleitungen geschieht mittels des £>/X-Befehls in den Schaltungen

b5 gemäß Fig. 14. Die besondere Verwendung der Eingabedaten wird oft durch eine Adresse aus dem Decodierer 100 gesteuert Nachdem jede einzelne £)/-Leitung richtig binär codiert worden ist wird da-;

DWf-Signal eingesetzt, um diese Daten über die Eß-Sammelschienen in den Rechner einzutakten. Wenn auf der D/-Leitung kein lugisclies Niedrig-Signal vorhanden ist, stellt der Widerstand R3i sicher, daß die Leitung sich auf hohem Potential befindet. Dieser Hochrück-Widerstand dient nur dazu, die korrekte Übertragung von Rechnerwörtern an den Computei sicherzustellen. . , . , ,

Anlaufschaltung

Für das erste Ingangsetzen der Regelanlage B wird die Anlaufschaltung 160 benutzt, die in Fig.3C ur.J \r,\ oberen Teil von F i g. 7 dargestellt ist und hauptsächlich dazu dient, einige Flipflops in den Schaltungen von F i g. 3A bis F i g. 3E zu löschen. Ein Eingang eines NOR-Gatters 510 ist mit den Leitungen für EXCiOST und ADD29 verbunden, wahrend sein Ausgang S»? zu dem Taktgabe-Anschluß Cdes Anlauf U-F!ipf!ops 514 führt. Dessen Voreinstellungs- und D-Anschlüsse sind mit einer Speisequelle von 5 V für logische Hoch-Signale verbunden. Vom (^-Anschluß dieses Flipflops geht eine Leitung 520 und von dem ζλAnschluß eine Leitung 522 aus; diese beiden Ausgangsleitungen führen zu Leistungsnegatoren 524 und 526. Der Ausgang V* letzteren ist die bereits erwähnte Initialisierungsleistung 310, während der Ausgang 528 des Negators 524 die Negation der Leitung 310 ist, also INITlA LIZE

Der Rücksetz- oder Löschanschluß CL des Flipflops 514 wird durch eine Schaltung 530 mit drei parallelen Zweig"- gesteuert, wobei der Widerstand R 14, der Kondensator C 1 und eine Reihenschaltung von Zener-Diode D1 und Widerstand R16 parallel zueinander hinter einen Widerstand R15 geschaltet sind. Die Basis eines Transistors Ql ist mittels einer Leitung 531 an die Verbindungsstelle zwischen der Zener-Diode D1 und dem Widerstand R16 angeschlossen. Am niedrig liegenden Ende des Widerstandes RXT, dessen oben liegendes Ende mit der 5-V-Speisespannung V,_v verbunden ist liegt der Kollektor de* Transistors QZ Der Ausgang 532 der Schaltung 530 wird mittels eines Negators 533 umgekehrt und dem Lösch- bzw. Rücksetz-Anschluß CL des Flipflops 514· zugeführt

Wird die Regelanlage B erstmalig in Betrieb gesetzt, so werden 5 V an die Widerstände R15 und R17 angelegt; der Spannungsanstieg auf 5 V erfolgt jedoch nicht momentan, sondern etwa gemäß der neben dem Widerstand R 17 skizzierten Kurve. Der Kondensator Cl entlädt sich, wodurch das obere Ende der Zener-Diode D1 auf Masse-Potential kommt. Da bei ihr kein Durchbruch erfolgt ist sperrt nun der gegengepolte Transistor Q 2. Die Leitung 532 geht daher rasch auf hohes logisches Potential, das im Negator 533 umgekehrt wird, so daß an das Flip-Flop 514 ein logisches Niedrig-Signal gelangt Das Flipflop wird dadurch gelöscht; an seinen (^-Anschluß kommt ein logisches Niedrig-Signal und an seinen (5-Anschluß ein logisches Hoch-Signal. Die Leitung 522 führt nun hohes Potential, was auf der Initialisierungsleitung 310 ein logisches Niedrig-Signal hervorruft Wird letzteres den Lösch- bzw. Rücksetz-Anschlüssen der D-Flipflops in der Schaltung zugeführt, so werden alle diese Flipflops gesetzt und auf der Leitung 528 tritt ein logisches Hoch-Signal auf, das mit INiTIALIZE gekennzeichnet ist (F ig. 7).

Wenn sich der Kondensator Cl über den Widerstand R15 auflädt wird die etwa 3,6 V betragende Durchbruchsspannung der Zener-Diode Dt überschritten. Am Widerstand R16 entsteht dadurch ein Spannungs-

abfall, der den Transistor Q 2 öffnet, so daß die Leitung 532 ein logisches Niedrig-Signal bekommt. Letzteres beseitigt das niedrige Potential am Anschluß CL des Flipflops 514, das mithin durch einen positiv werdenden Impuls am Taktgabe-Anschluß C betätigbar ist. Dieser Impuls tritt auf, wenn an beiden Leitungen für EXC-IOST und ADD29 gleichzeitig eine logische 0 besteht, was der Aussage »wahr« entspricht. Beim Befehl EXC-ADD29 wird infolgedessen das Hoch-Signal am D-Anschluß des Flipflops 514 auf dessen (^-Anschluß übertragen. Hierdurch wird der Signalzustand auf den Leitungen 520 und 522 umgekehrt mithir. auch an den Leitungen 310 und 528. Ein zusätzliches Rücksetzen der Flipflops durch die Leitung 310 ist dann gesperrt. Ganz kur^e Zeit nach dem Aufschalten von Speisespannung auf ύ-.c Initialisierungs-Leitung 310 führt diese also die logische 0 zürn Rücksetzen der Flipflops, dann aber bleibt ein logisches Hoch-Signal auf dieser Leitung aufrechterhält»*··!. Das Gegenteil gilt fui die Negationsleitung 528. Bei einer kurzen Sp-rinungsunterbrechung behält der Kondensator C2 seine Ladung im wesentlichen, trotz (langsamer) Entladung über den Widerstand R 14. Die Schaltung 530 verbleibt ciitHer in ihrem Gleichgewichtszustand. Dauert eine Spannungsunterbrechung jedoch länget als etwa 50 ms, so bewirkt die Entladung des Konden«">rs Cl ein Absinken der Spannut? unter den L)urch*iruchs-Schwellenwert der D'«-·.·"; DX, so daß die Anlaufstufe der Schaltung 530 wie erläutert in Tätigkeit treten muß.

Einzelschaltungen der Decodier- und Steueningseinheit

Während vorstehend die Hauptbestandteile der Decoder- und Steuerungseinheit 14 der Regelanlage B hinsichtlich Aufbau und Wirkungsweise erläutert wurden, enthält diese gemäß F i g. 3A bis 3E noch weitere Baugruppen, die zwar in der Regelanlage keine Hauptfunktionen ausführen, nachfolgend aber zur Abrundung des Gesamtbildes der Schaltungsanordnung kurz besprochen werden.

In manchen Fällen ist es zweckmäßig, die Eigenzeitgabe der Regelanlage anzuhalten und eine äußere Zeitgabe zu ermöglichen. Dazu diente eine in Fig.3B bis 3D und in F i g. 7 dargestellte Schaltungsanordnung mit einem Zeitanhalte- Flipflop 540, das durch ein logisches Niedrig-Signal auf der Initialisierungsleitung 310 rücksetzbar ist und durch das oben erwähnte NAND-Gatter 480 mit dem Ausgang 484 sowis durch ein zweites NAND-Gatter 542 gesteuert wird. Das auf der Leitung 484 anstehende logische Signal wird durch einen Negator 544 umgekehrt und einer Leitung 546 zugeführt die mit dem D-Anschluß des Flipflops 540 verbunden ist um an diesem die Übertragung des Logik-Signals zu ermöglichen. Eine vom NAND-Gatter 542 kommende Leitung 548 steht mit dem Taktgabe-Anschluß C des Flipflops 540 in Verbindung. Die NAND-Gatter 480 und 542 werden zusammen durch die Leitungen D/-00, ADD 20, SENS und /OST gesteuert Gemäß Spalte 216 in Fig.5 bewirkt der Befehl SENS-ADD 20 das Aufleuchten des Stoppzeit-Anzeige-Iämpchens 72a mit der Möglichkeit einer äußeren Zeitgabe, beispielsweise durch den Zeitgeber 46 (F ig-2).

Soll ein äußerer Zeitgabe-Vorgang vor allen Zeitgabe-Funktionen innerhalb der Regelanlage B Vorrang haben, so wird auf die Eingabeleitung D/-00 eine logische 0 gegeben, die durch einen Negator 550 umgekehrt wird. Auch die Eingabe/Ausgabe-Abfragung

IOST wird umgekehrt. Steht nun eine logische 0 an der Leitung Ü/-00 und ein logische 1 an den Leitungen ADD20, SENS und IOST, so führen alle Eingänge des NAND-Gatters 480 eine logische 1, so daß an der Leitung 484 eine logische C auftritt unu an der leitung ~> 546 zum D-Anschluß des Flipflops 540 eine logische 1 sieht Beim Auftreten de« Ahfrageimpulses IOST wird seine negierte Form dem NAND-Gatter 542 zugeführt, d. h. eine logisei'e 0. was an der Leitung 548 eine logische 1 erzeugt. Dies ist nun ein positiv werdender Impuls, so in daß die am D-Anschluß des Flipflops 540 befindliche logische 1 an_ dessen (^-Anschluß übertragen wnii, wodurch am φ-Anschluß eine logische 0 entsteht und die Leitung 552 an Massp Potential gelegt wird. Das Stoppzeil-A n> .,jf'änipchen 72a fF'g ?\) wird <' i> durrh pi'igeschalteL Es if ι < > vumerken, daß anßor der eben beschriebenen, erfindungsgemäß vorgesehenen Schaltungsanordnung anrh andere Anordnungen möglich sind, um im Einklang mit der Erfindung die innere Zeitsteuerung d<" R₁ g. ..ir.lage stillzusetzen, sobald eine äußeie Zeitgabe stattfinden soll

Die Decodier und Steuerungseinheit 14 enthält ferner gewisse verhältnismäßig einfacht,.: Fig. 3B, 3D, 3E und Fig. 15 dargestellte Schaltkreise für die Zufühnr-g von Befehlen an die Zeitanzeige- und r> -Einstelltafel 22 (Fig.2A). Aus Fig.3B ist zu entnehmen, daß ein NAND-Gatter 560 &<■■'. einer Leitung 562 ein negiertes Neudaten-Abfrage-Signal erzeugt, wenn bei DOXIOSTund ADD 19 eine logische 1 auftritt. Das Signal DOX- IOST wird von dem Funktions-Decodierer 104 (Fig.6) erzeugt. Diese Funktion wird durch geeignete Codierung an den Funktions-Sammelschienen FBOl und FßOO aufgerufen. Läuft durch die Funktionsbefehle DOX und ADDYi ein positives Logik-Signal am NAND-Gatter 564 ein, so erzeugt r> dieses auf seiner Ausgangsleitung 566 ein Signal »Neudaten-Abfragebereitschaft«, und zwar während ein IOEN-lmp\i\s vorhanden ist, worauf mit einem /OSF-Impuls die Neudaten-Abfragung stattfindet. Wie später erläutert wird, ermöglicht dies die Bereitstellung -4» neuer Daten und deren anschließende Eingabe.

Tritt mit dem Funktionsbefehl EXC- IOST auch der Befehl ADD 19 auf, so erzeugt ein NAND-Gatter 570 auf seiner Ausgangsleitung 572 ein Löschsignal MAX. Beim Auftreten der Befehle ADD 18 und EXC-IOST -n bewirkt ein NAND-Gatter 574 an seinem Ausgang 576 ein Setzsignal MAX. Die genannten Signale steuern die höchstwertige Ziffer im Fenster 70a, was nur bei MAX 1 oder MAX 2 Anwendung findet Bei Einlauf der Befehle ADD 20 und EXC- IOST gibt ein NAND-Gatter 580 an 5<> seine Ausgangsleitung 582 ein negiertes Dezimalpunkt-Rücksetzsignal, um die Dezimalpunktsetzung im Fenster 70a zu löschen bzw. auszutasten.

Diese Schaltungsanordnungen benutzen sämtlich einfache Kombinationen von Funktionsbefehlen mit korrigierten Adressen, die im Bedarfsfall während eines Zyklus des Rechnerprogramms herausgebracht werden. Aktive Ausgangssignale haben stets negative Logik, d.h. eine logische 0, was in der Zeichnung durch die negierte Form der Signale angedeutet ist, die zu weiter to unten erläuterten Zwecken den Steuerfeld-Schaltungen {F i g. 4A) zugeführt werden.

Aus Fig.3E und 15 ist zu ersehen, daß der Austast-Befehl »blank« mit negativer Schaltlogik bei Empfarg der Befehle ADD20 und EXC-IOSTentsteht Die hierfür vorgesehene Schaltung weist ein NAND-Gatter 590 mit einem Ausgang 592 auf, an den ein Flipflop 594 mit NAND-Gattern 594a und 594Z) anschließt, dessen Ausgang 596 der Zeitanzeige- und -Einstelltafel 22 ein Signal »blank« zuführen kann. Wie aus dem Diagramm im unteren Teil von Fig. 15 hervorgeht, führen die Leitungen 582 und 592 normalerweise eine logische 1. bei Eintreffen eines Bclehls EXCADD20 tritt auf der Leitung 582 eine logische 0 auf. Dadurch wird das Flipfiop 5?4 gesetzt und auf der Leitung 59b der logische Ausgang 0 erzeugt, wie der unterste Kurvenverlauf in Fig. 15 zeigt. Nach uciii Setzen des Flipflops kann die Leitung 582 ihren Zustand verändern, ohne den Ausgang auf der Leitung 596 zu beeinflussen. Das Verschwinden von ADD 20 hat daher keine Auswirkung auf das Austasten. Beim Eintreffen ernes EXC-ADD7X Π.'. hi» erhält die Leitung 594 eine logische 0, wodurch das Flipflop 594 zurückgesetzt und an seiner Ausgangsleitung 596 eine logische 1 erzeugt wird, die das Austast-Signal beseitigt. Aus dem Piagramm im unteren Teil von F i g. 15 ist die Austastdauer zwischen AOD20 und ADD2X zu erkennen. Wird daher der Befehl ADD 20 ausgeführt, so beginnt die Austastdauer, die erst mit der Ausführung des Befehls ADD21 endet Der Vorgang is· in Spalte 214 von F i g 5 tabellenmäßig angegeben.

Für die Steuerung der Lämpchen auf der Zeitanzeige- und -Einstelltafel 22 ist ein Decodierer 600 vorgesehen (F i g. 3D und 15), dessen Betätigung oder Taktgabe durch ein NAND-Gatter 602 erfolgt, das mit seinem Ausgang über einen Negator 604 an die Taktgabe-Anschlüsse des Decodierers 600 angeschlossen ist. Trifft zusammen mit einem Ausgangs-Funktionsbefehl lOST-DOX der Befehl ADD 15 ein, so führt der Ausgang des NAN D-Gatters 602 ein logisches Niedrig-Signal, das über den Negator 604 dem Decodierer 600 umgekehrt zugeführt wird. Dieser decodiert dann die logischen Binärsignale an den Ausgangsleitungen DO-04 bis DO-07. Gemäß dem logischen Ausgang dieser Leitungen, also gemäß dem Zustand des Speichers bei der betreffenden Funktion oder Betriebsweise, wird eine der Ausgangsscha'tungen 606a bis 606J betätigt, so daß das zugshörige Anzeigelämpchen aufleuchtet (F i g. 2A und 15).

Aligemeine Funktion der
Decodier- und Steuerungseinheit

Die vorstehende Beschreibung von Schaltungsanordnungen an Hand der F i g. 3A bis 3E bezieht sich auf Bestandteile der Decodier- und Steuerungseinheit 14, wobei die in Fig.3A bis 3C links dargestellten Anschlüsse mit dem Rechner und die in F i g. 3A, 3B, 3D und 3 E rechts dargestellten Anschlüsse mit der Zeitanzeige- und -Einstelltafel 22 sowie mit den Eingabe- und Ausgabe-Platten für den Informationsfluß über die Einheit 14 zu- und von der Zentral-Datenverarbeitungseinheit 10 verbunden sind. Die einzelnen Funktions-Adressen und Datenbefehle an und von dem Rechner C werden von einem Programm aufgerufen, das in verschiedenster Weise gestaltet sein kann, um die Funktionen der Regelanlage B auszuführen. Die vorliegende Erfindung bezieht sich nicht auf das angegebene spezielle Programm, zumal sich verschiedenartige Programme aufstellen lassen, um die erfindungsgemäße Schaltungsanordnung für die Datenverarbeitung mit Hilfe eines universell verwendbaren Digitalrechners zu ermöglichen.

Eingabe-Schaltplatten

Zur Eingabe von Daten an die Decodier- und Steuerungseinheit 14 sind gemäß F i e. 2 drei Eintrat«*-

Scnaltplatten 30,32,34 vorgesehen. Die Zuführung der Eingabe-Information an die Einheit 14 erfolgt über Eingabeleitungen D/-00 bis D/07. Gleichzeitig lassen sich also acht getrennte Bits von Binärinformation der Decodier- und Steuerungseinheit 14 zuführen. Die Eingabe-Schaltplatten sind untereinander im wesentlichen gleichartig, weswegen die folgende Erläuterung sich auf die in Fig. 16 schematisch dargestellte Eingabe-Schaltplatte 30 beschränkt Ein dort als Schalter gezeichneter Detektor 608 ist an jedem u> einzelnen Eingang 1 — 8 vorgesehen, um das erste Wort der Eingabe-Information aufzunehmea Weitere Eingänge 9—16 können mit den Eingängen 1—8 im Multiplex-Betrieb benutzt werden, indem getrennte Adressen bei ADD 21 bis ADD 3t zusammen mit einem D/AT-Befehl verwendet werden, der durch die Codierung auf den Leitungen FBOO und FBQl entsteht (vgl. Spalte 210 in Fig.5). Beispielsweise kann das erste Wort an der Schaltplatte 30 mit den Eingängen 1 -8 über die Leitungen ZV-OO bis Df-07 den Eingabeschaltungen von F i g. 14 zugeführt werden, sobald der Decodierer 100 den Befehl ADD21 liefert. Befehlen die Leitungen FBOO und FBOi eine Eingabe, so wird den Eingabe/Ausgabe-Schaltungen ein Signal DIX zugeführt, um die an den Eingängen 1 - 8 anstehenden Daten 2ί auf die Rechnerleitungen EB-OO bis EB-07 zu bringen. Jeder einzelne Eingang kann ein getrennter Detektor 608 sein, beispielsweise eine Meßstelle an der Kreuzung in Fig. IA, für die Eingabe können aber auch andere, von außen gesteuerte Geräte Verwendung finden.

Im gezeichneten Ausführungsbeispiel bewirkt der Befehl ADD 21 den Einlauf des ersten Wortes der Eingabe-Information über die Schaltplatte 30. Jeder Eingang ist an eine Schnittstellen-Schaltung 610 angeschlossen, die jeweils Widerstände Al bis R7, r> einen Schalttransistor Q 2, eine Zener-Diode D 2 für 30 V und einen Kondensator CX aufweist. An eine Leitung 611 ist eine Gleichspannungsquelle mit 24 V angeschlossen. Solange der Schalter 608 offen ist, findet an der Diode D 2 kein Durchbruch statt, und der Transistor Q1 sperrt. Wird der Schalter 608 betätigt, d.h. geschlossen, ro erhält der Transistor Q2 eine Vorspannung, die ihn öffnet und eine lichtabstrahlende Diode 612 zündet. Letsttere bestrahlt einen auf Licht ansprechenden Transistor 614, der ein NAND-Gatter 615 mit einem Ausgang 618a steuert. Ist der Schalter K!8 offen und der Transistor 614 gesperrt, so steht an der Leitung 616Z» ein positives Signal. Beim Eintreffen von A DD 21 führt die Leitung D/-00 eine logische 0, was einem offenen Schalter am Eingang 1 entspricht, w Kommt letzterer auf Masse-Potential, so leitet der Transistor 614, und die Leitung 616f> wird an Masse gelegt. Der Ausgang 618a des NAND-Gatters 616 ist dann eine logische 1, die dem geschlossenen oder betätigten Zustand des Schalters 608 entspricht. ■>·->

Die erfindungsgemäß vorgesehene Schnittstellen-Schaltung mit Lichtsteuerung verhindert, daß an die Decodier- und Steuerungseinheit 14 höhere Spannungen gelangen und Schaden verursachen könnten. Wenn beispielsweise der Eingang 1 versehentlich an Netz- t>o spannung angeschlossen wird, z, B. an 110 V oder 220 V, so wird diese Spannung über die Zener-Diode D 2, deren Durchbruchspannung 30 V beträgt, an die Masseverbindung Ll/GND abgeleitet. Ein derartiger Fehlanschluß bewirkt daher keine Beschädigung der iv, Schaltplatte 30. Im Rahmen der Erfindung können auch andere Schaltungsanordnungen verwendet werden, um einen Überspannungsschutz zu gewährleisten und an der Schnittstellen-Schaltung eine Lichtsteuerung vorzusehen.

Es sei angenommen, daß der Befehl ADD 2i zur gleichen Zeit beginnt, zu der die Funktionsleitungen FßOO und FßOl die Codierung HL zur Dateneingabe erhalten. Dann gelangt an den Adressen-Anschluß der NAND-Gatter 616 ein logisches Hoch-Signal. Die Ausgänge 618a bis 618Λ der NAND-Gatter 616 sind mit den Dateneingabe-Leitungen O/-00 bis D/-07 verbunden, welche den Code der Eingänge 1—8 an die Anschlüsse der Decodier- und Steuerungseinheit 14 übertragen (F i g. 3D und 14). Durch den Befehl ADD22 wird das zweite Wort für die Einschaltplatte 30 genauso gesteuert wie durch den Befehl ADD 21 das erste Wort der Eingabe-Daten. Die Ausgangsleitungen 620a bis 620Λ entsprechen den Ausgangsleitungen 618a bis 618Λ und sind ebenfalls an dieselben Eingabeleitungen D/00 bis D/-07 angeschlossen.

Die ersten Bits sämtlicher Eingabewörter gehen an die Steuerleitung Di-OO; die anderen sieben Bits beaufschlagen die übrigen Leitungen D/-01 bis D/-07. Die NAND-Gatter 616 gewährleisten, daß die richtige Schaltlogik an die Einheit 14 gelangt. Dies wird dadurch ermöglicht, daß auf den Leitungen D/-00 bis D/-07 eine negative Schaltlotik zur Steuerung benutzt wird. Weil alle NAND-Gatter 616 für nichtadressierte Wörter die logische 1 führen, bewirkt der dem adressierten Wort entsprechende logische Ausgang 1 am NAND-Gatter 616 die Zuführung einer logischen 1 an die Eingabeleitung. Der logische Ausgang 0 am NAND-Gatter 616 für das adressierte Wort bewirkt die Abgabe einer logischen 0 an die Eingabeleitung. In dieser Weise bewirkt die erfindungsgemäße Schaltungsanordnung eine starke Herabsetzung der Anzahl von Eingabeleitungen, die für die Einheit 14 benötigt werden.

Die anderen, gleichartig aufgebauten Eingabeschalttafeln 32 und 34 sind an dieselben Eingabeleitungen D/-00 bis D/-07 angeschlossen, sie verwenden aber Adressenbefehle ADD 23 und ADD 24 bzw. ADD 25 und ADD 26 für die Dateneingabe an die Decodier- und Steuerungseinheit 14. Im bevorzugten Ausführungsbeispiel der Erfindung Vr erden die Adressen 27 bis 31 für den Dateneingabe-Befehl (Spalte 210 in Fig.5) nicht verwendet. Diese zusätzlichen Adressen können aber zusammen mit weiteren Schaltplatten dazu dienen, die an die Eingabeleitungen D/-00 bis D/07 gegebene Information im Multiplex-Betrieb mengenmäßig zu steigern.

Ausgabe-Schaltplatten

Gemäß F i g. 2 sind zwei getrennte Ausgabe-Schaltplatten bzw. -Steckeinheiten 50 und 52 vorgesehen, um aus der Regelanlage Signale an äußere Steuerungs- oder sonstige Einrichtungen abzugeben. In erster Linie dienen diese Schaltplatten dazu, die Ausgabesignaie aus der Steuerungseinheit 14 korrekt zu verteilen. Konstruktiv sind verschiedene Gestaltungen möglich. Im Ausführungsbeispiel der F i g. 17 ist jede der Schaltplatten, z. B. 50, dafür eingerichtet, aus der Decodier- und Steuerungseinheit 14 logische Binärsignale in Form eines Wortes A, eines Wortes B und eines Wortes C abzugeben, je nach der während des Programmzyklus zu der betreffenden Schaltplatte gelangten Adresse. Da die einzelnen Wörter im wesentlichen gleichartig ausgegeben werden, wird nachfolgend nur die Schaltungsanordnung beschrieben, die zur Ausbildung des Wortes A bei Auftreten des Ausgangsbefehls ADD20 und DOX-!OST Verwendung findet; die Beschreibung

gilt entsprechend für die Schaltungsanordnungen zur Erzeugung der Wörter Bund C

Wenn die Befehle ADD 20 und DOX/O-STgleichzeitig einlaufen, gibt das NAND-Gatter 630 ein logisches Niedrig-Signal ab, das in ein logisches Hoch-Signal durch Negatoren 632 verwandelt wird, welche mit dem Zeitgabe-AnschluB einer Vierer-Verriegelungs-Flipflop-Gruppe 634 verbunden sind. Die ZT-Anschlüsse letzterer führen zu Ausgangsleitungen DO-OO bis DO-03 und zum Zeitgabe-Anschluß einer zweiten Vierer-Verriegelungs-Flipflop-Gruppe 636, deren IT-Anschlüsse mit den Ausgangsleitungen DO-M bis DO-07 verbunden sind, während die (^-Anschlüsse über Leitungen 635a bis 635c/ an die D-Anschlüsse einer Gruppe von Flipflops 640 führen, die eigene Einzel-Flipflops 640a und 6406 aufweisen. Die Ausgänge der Flipflop-Gruppe 640 sind jeweils über Negatoren 642 mit einer Ausgangsschaltung verbunden, die einen Kondensator C13, eine Zener-Diode D 3 und einen Widerstand R13 aufweist Bei etwa 30 V hat die Diode D 3 ihre Durchbruch-Spannung, so daß von den äußeren Ausgangsleitungen 1 bis 24 keine höhere Spannung auf die Ausgabe-Schaltplatten gelangen kann. Die äußeren Ausgabeleitungen führen zu einem geeigneten Außengerät, mit dem die notwendige Betriebsweise gesteuert wird, welche von den an den Ausgabeleitungen auftretenden Schaltsignalen bestimmt ist. Die Leitung INITIALIZE ist über einen Negator 643 an die Rücksetz- bzw. Lösch-Anschlüsse der einzelnen D-Flipflops angeschlossen. Ober Negatoren 644 ist die Leitung 254 für Signale STROBE von 120 s-' an die Taktgabe-Anschlüsse der D-Flipflops in der Gruppe 640 geführt

Die Arbeitsweise wird nachfolgend vor allem an Hand der äußeren Ausgabeleitungen 1 -4 beschrieben. Bei Eintreffen des Befehls ADDTSi-DOX-IOSTgelangt ein positiv werdender Impuls an die Taktgabe-Anschlüsse der Vierer-Verriegelungs-Flipflop-Gruppe 634. Dadurch wird an deren (^-Anschlüsse die Schaltlogik der Ausgabeleitungen DO-OO bis DO-03 der Einheit 14 übertragen. Die Schaltsignale gehen dann weiter «in die D-Anschlüsse der Flipflops 640a bis 64Od, worauf die Schaltplatte 50 einen negativ werdenden Abfrage-Impuls abwartet, der in dem Negator 644 zu einem positiv werdenden Impuls umgewandelt wird, welcher die an den D-Anschlüssen der Flipflops 640a bis 64Od stehenden Schalt-Signale an die (^-Anschlüsse weitertaktet. Dort werden die Schalt-Signale von dem Negator 642 umgekehrt und in der entsprechenden Ausgabeschaltung verwendet Gleichzeitig, also noch beim Vcrhandensein des Befehls ADD 20, werden die logischen Signale an den Ausgangsleitungen DO-04 bis DO-07 aus der Vierer-Verriegelungs-Flipflop-Gruppe 636 an die D-Eingänge der zweiten Flipflop-Gruppe 640 verschoeben, wo sie in die äußeren Ausgabeleitungen 5—8 auEgetssisi werden, f-c dsS die Übertragung des Wortes A beendet wird. Man erkennt, daß diese Übertragung zunächst das Vorhandensein des Befehls ADD 20 und weiter des Ausgabebefehls voraussetzt, der gemäß Spalte 212 von F i g. 5 durch die Funktionsleitungen FB 00 und FBOi festgelegt ist Da der Befehl DOX-IOST-ADDM ganz kurz zwischen den Impulsen von 120 s-' auf der Austastleitung 254 auftritt, taktet der Befehl ADD20 sofort die Vierer-Verriegelungs-Flipflop-Gruppen 634 und 636 zur Datenübertragung an deren (^-Anschlüsse. Dadurch werden die Daten an die D-Anschlüsse der Flipflops 640a bis 64Od gegeben, wo sie mit dem langsameren Abfragevorgang auf der Leitung 254 anschließend ausgetastet werden können. Diese Austastung mit 120 s-¹ überträgt die Daten an die O-Anschlüsse der Flipflops 640a bis 64Od zur Verwendung in den Ausgabeschaltungen 64Z Auf diese Weise können die sämtlichen Adressen der Ausgabeplatten aufgerufen werden, um an die D-Flipflops Wörter zu übertragen, welche zum späteren Austasten in die Ausgabeschaltungen bereitstehen. Sämtliche Daten werden zur gleichen Zeit durch den Austast-Impuls übertragen, obgleich sie im Multiplex- Betrieb an die Ausgabe-D-Flipflops gelangen. Zur Vereinfachung sind die einzelnen Ausgabeschaltungen mit Negator 642, Kondensator C13, Zener-Diode D 3 und Widerstand R13 bei allen auf die Ausgabeschaltung 1 folgenden Schaltanordnungen als Blöcke gezeichnet (F i g. 17). Auch der untere Teil des Wortes A sowie die Wörter B und Q die Vierer-Verriegelungs-Flipflop-Gruppen und die D-FIipflop-Schaltungen sind im Blockschaltbild schematisiert

Phasenanzeige- und -Schalttafel

Mit der in Fig. 2C dargestellten Phasenanzeige- und -Schalttafel 20 ist es möglich, über die zentrale Datenverarbeitungseinheit 10 Daten in den Rechner C einzugeben und auch Daten zur Betätigung gewisser Lämpchen auf der Schalttafel zu benutzen. Die dafür im bevorzugten Ausführungsbeispiel der Erfindung vorgesehene Schaltungsanordnung ist in Fig. 18 schematisiert dargestellt Wie bereits erwähnt umfaßt sie eine Pufferschaltung 90, an die eine Anzahl von Phasen- bzw. Verkehrsstrommoduln angeschlossen ist wobei die Anzahl davon abhängt wie viele Verkehrsströme von der Regelanlage B gesteuert werden. Um die Anzeigelämpchen und Schalter der Moduln zu verwenden, ist eine Schaltung vorgesehen, mit der jeweils ein

bestimmter Modul zur Aufnahme und Übertragung von Daten an den Digitalrechner angesprochen wird. Leuchtende Lämpchen ergeben die Aufnahme-Information, während die Übertragung von Daten aus dem Modul an den Rechner durch Abfühlen der Schalterstel lung der Modulschalter geschieht Weil die Phasen- bzw. Verkehrsmoduln gleichartig aufgebaut sind, wird die folgende Beschreibung auf den Modul 92 beschränkt. Dank einer Multiplex-Ancrdnung, die an Hand von F i g. 18 erläutert wird, ist die Pufferschaltung 90 für alle 5 Phasen- bzw. Verkehrsmoduln gemeinsam verwendbar.

Um einen bestimmten Verkehrsstrom-Modul zur Aufnahme und Abgabe von Daten auszuwählen, hat

jeder einzelne der Moduln eine Adresse, die der Puffer 90 über die Leitungen CB 00 -CB 04 aufnimmt. In den

so Spalten 210 und 212 von F i g. 5 sind die Adressen für die einzelnen Phasen bzw. Verkehrsströme angegeben.

Man sieht daß die Moduln jeweils die gleiche Adresse behalten, unabhängig davon, ob die Daten mittels Schaltern auf dem Steuerfeld in den Rechner eingege bcn werden (Spalte 21G) oder von letzterem an die Modul-Lämpchen zur Ausgabe gelangen (Spalte 212). Zum Beispiel hat der dem Verkehrsstrom Φ1 entsprechende Phasenmodul 92 auf den C.B-Sammelschienen den Code HHHHL, was der Binärzahl 11110 entspricht Jedesmal, wenn die Cß-Sammelschienen diese logischen Signale führen, wird der Modul 92 zur Ein- oder Ausgabe von Daten entsprechend der Codierung auf den Leitungen FBOO und FiJOl betätigt. Hier ist daran zu erinnern, daß sich Eingabe und Ausgabe auf den Rechner, nicht jedoch auf den Modul beziehen; bei einer Eingabe von Daten fließen diese also vom Modul an den Rechner. Die Decodieranordnung der Pufferschaltung 90 hat

einzelne Decodierer 6SOa bis 65Oe mit Ausgangsleitungen 652a bis 652e für nichtnegierte Signale und Ausgangsleitungen 654a bis 654e für negierte Signale. Zur Kennzeichnung der negierten Form ist in Fig. 18 im oberen Teil der Pufferschaltung ein Code oberhalb der einzelnen Decodierer eingeschrieben, wobei »0« auf die nichtnegierte und »1« auf die negierte Form hinweist Beispielsweise zeigt an den Ausgangsleitungen 652a und 654a der Code 0-0 die nichtnegierte Form des Schaltsignals an der Sammelschiene CB-OO, während ι ο der Code 0-1 die negierte Form der dort anstehenden Schaltsignale bezeichnet Ein weiteres Beispiel isi der Code 3-1 an der Leitung 6544 der sich auf die negierte Form des Schaltsignals an der Sammelschiene CB 03 bezieht

Die einzelnen Decodierer sind gleichartig aufgebaut, weshalb im folgenden nur die Schaltung 650a im einzelnen erläutert wird. Sie besitzt vier Negatoren 656, 657,658 und 659. Man sieht, daß die Leitung 652a zwei Negationsschritte hat, so daß ein nichtnegierter Ausgang entsteht; bei der Leitung 654a mit drei Negatoren hat der Ausgang die negierte Form. Die Leitungen 652b bis 652e und 654a sind mit vom NAND-Gatter 660 kommenden Leitungen a bis e verbunden. An die Leitungen b bis e dieses NAND-Gatters 660 schließen auch die nichtnegierten Ausgänge der Schaltungen 6506 bis 65Oe an, während der negierte Ausgang 654a zur Leitung a des NAND-Gatters 660 geführt ist Dank dieser Schaltungsanordnung haben die mit dem Eingang des NAND-Gatters 660 verbundenen jo Leitungen a bis deine logische 1. wenn die Schaltsignale auf den Cß-Sammelschienen die Binärzahl 11110 ergeben. Dadurch entsteht ein logischer Ausgang 0 Für das NAND-Gatter 660 des ersten Phasen-Moduls, der mithin betätigt wird. Die anderen Moduln sind mit den r, Ausgängen der Decodierer 650a bis 65Oe verbunden. Erscheint also deren Adresse (wie in F i g. 5 angegeben) auf den Cß-Sammelschienen, so führen alle Eingänge zum NAND-Gatter des jeweiligen Verkehrsstrom-Moduls eine logische 1, und infolgedessen wird derjenige Modul betätigt 'welcher von den CB- Logik-Signalen angesprochen wird.

Ein Beispiel hierfür sei an Hand des Moduls 94 erläutert, der in Fig. 18 (Mitte rechts) nur als kleiner Block schematisch dargestellt ist Gemäß F i g. 5 sind die logischen Schaltsignale für diesen Phasen-Modul 11 Uli. Die Decodierer 650a bis 65Oe müssen daher mit dem Modul 94 so verbunden sein, daß die auf der Sammelschiene CBOl auftretenden Schaltsignale negiert werden. Dazu ist gemäß F i g. 18 vom Modul 94 aus eine Leitung b vorgesehen, die zum Negationsausgang 654A des Decodierers 650ύ führt Die übrigen Leitungen sind mit dem nichtnegierten Ausgang der Decodierer 650a und 650c-65Oe verbunden. Wird also die Phasen-Adresse Über die Leitungen CBOO bis CS 04 an die Puffer-Schaltung 90 gegeben, so erfolgt eine Betätigung des NAND-Gatters 660 im Modul 94, und es entsteht ein logisches Ausgangssignal 0. Man kann in dieser Weise auch bei den übrigen Verkehrsstrom-Moduln verfahren, so daß diese nacheinander auf Eingabe bzw. Ausgabe von Daten angesprochen werden. Eine solche Eingabe/Ausgabe-Ansprache erfolgt bei jedem Modul während eines Zyklus.

Sobald ein bestimmter Verkehrsstrom-Modul durch den logischen Ausgang 0 an dem betreffenden NAND-Gatter 660 betätigt worden ist, werden die Eingabe/Ausgabe-Schaltungen wirksam. Für die Entscheidung, welche Daten von dem Modul an den Rechner zur Anzeige von Schalterstellungen oder von dem Rechner an den Modul zur Anzeige von Lämpchen-Einschaltungen übertragen werden sollen, ist eine Funktionswählschaltung 670 vorgesehen (Fig. 18). Diese hat NAND-Gatter 672 und 674 mit Eingängen, die über Negatoren 680, 682, 684 und 686 mit den Rechnerleitungen FBOl, FBOO und IOEN verbunden sind. Ober Leitungen 690 und 692 ist der Ausgang der Schaltung 670 mit NOR-Gatter 694 bzw. 696 verbunden, wovon das letztere einen zweiten Eingang 700 besitzt, der über Negatoren 702 und 704 von dem /OST-Abfragesignal gesteuert wird.

Das Hauptsteuerorgan ist das NAND-Gatter 660, dessen Ausgang 706 mit dem Eingang des NOR-Gatters 694 verbunden ist welches auch das auf der Leitung 690 anstehende Schaltsignal aufnimmt Der Ausgang des NOR-Gatters 696 führt zu einem NOR-Gatter 708, mit dem ein negiertes Schaltsignal auf einer Leitung 710 erzeugbar ist, die zum Eingang eines NOR-Gatters 712 führt Ein Eingang des letzteren ist an die Ausgangsleitung 706 des NAND-Gatters 660 angeschlossen. Der Ausgang 714 des NOR-Gatters 712 liegt an dem Taktgabe-Anschluß Cvon vier Ausgangs-Flipflops 616a bis 6164 der (^-Anschlüsse mit den Anzeigelämpchen 924 92c, 92a und 926 der Phasenanzeige- und -Schalttafel 20 verbunden sind. Die einzelnen Lämpchen dieser Schalttafel werden also durch die angegebene Schaltungsanordnung über die Steuerung des Ausgangs von codierter Information auf der EB-Leitung gesteuert Um von den Schaltern auf der Schalttafel Daten einzugeben, ist der Ausgang 720 des NOR-Gatters 694 mit dem Eingang von NAND-Gattern 722a bis 722/ verbunden, die (mit Ausnahme des NAND-Gatters 722/? jeweils durch die Stellung eines der Kippschalter 92ebis 92# gesteuert werden.

Die Puffer-Schaltung 90 enthält mit den Daten-Sammelschienen £B00 bis EB 05 verbundene Steuerkreise 730a bis 730f, die ähnlich den Eingabe/Ausgabe-Schaltungen zur Decodier- und Steuerungseinheit 14 aufgebaut sind, in einem Ausgangszweig Negatoren 732 und 734 aufweisen und in einem Eingangszweig NOR-Gatter 736 haben, die in Reihe mit einem Widerstand R1 und einem Transistor 737 liegen. Jedes NOR-Gatter 736 hat einen mit der Leitung 690 vom NAND-Gatter 672 der Funktionswählschaltung 670 verbundenen Eingang. Die anderen Eingänge 738a bis 738/ dieser NOR-Gatter 736 sind jeweils mit dem Ausgang der NAND-Gatter 722a bis 722/verbunden.

Wenn im Betrieb an FBOO ein logisches Hoch-Signal und an FB 01 ein logisches Niedrig-Signal ansteht entsprechend Eingabe, so wird Information hinsichtlich des Zustandes der einzelnen Schalter 92e bis 92g über die EB-Datenleitungen an den Rechner gegeben. Haben die Funktionssteuerleitungen FBOO und FBOl beide niedriges Potential, entsprechend Ausgabe, so fließen Rechnerdaten von den EB-Leitungen zu den einzelnen Lämpchen 92a bis 92d F i g. 18A zeigt die Eingabe/Ausgabe-Anordnung mit dem Fußgänger-Anzeigelämpchen 92</ (Ruf und Rückruf) sowie mit dem Teil des Schalters 92f, welcher der Fahrzeugbetätigung zugeordnet ist Die Funktionen werden von dem Flipflop 716a und dem NAND-Gatter 722a gesteuert; es versteht sich, daß andere Lämpchen und Schalter jeweils durch entsprechende Flipflops und NAND-Gatter steuerbar sind.

Es sei angenommen, daß zur Betätigung des Lämpchens 92c/ (Fig. 18A) Daten aus dem Rechner ausgegeben werden sollen. Für die Ausgabe sind die

Sammelschienen FBOO und FBOi auf niedrigem Potential. Wenn der als Fenster bezeichnete, von IOEN erzeugte Impuls auftritt, führt auch IOEN ein logisches Niedrig-SignaL Daher gelangt an die drei Eingangsanschlüsse der Funktionswählschaltung 670 jeweils das logische Niedrig-SignaL Der Zustand der Funktionssammelschiene FBOO wird zweimal umgekehrt, bevor der Eingang des NAND-Gatters 672 beaufschlagt wird, so daß auf der Leitung 690 eine logische 1 auftritt Weil alle Eingänge des NAND-Gatters 674 die logische 1 fuhren, steht am Ausgang dieses NAND-Gatters eine logische 0. Die logische 1 der Leitung 690 wird dem Eingang eines NOR-Gatters 736 zugeführt, wodurch der Ausgang zum Widerstand R1 hin auf einer logischen 0 verriegelt wird. Der Transistor 737 erhält dadurch eine Sperr-Vorspannung und wird nicht leitend. Das Potential auf der EB 00-Leitung ist daher Undefiniert; ihr logischer Schaltzustand wird von dem Transistor 737 nicht beeinflußt Auf diese Weise wird grundsätzlich jeder Eingang zur Leitung £000 von dem Schalter 92/ hin unterbunden.

Es gibt jedoch noch eine andere Sperre. Die Leitung 690 liegt an dem Eingang des NOR-Gatters 694, so daß eine letzterem zugeführte logische 1 auf der Leitung 720 einen Logikausgang 0 erzeugt Dieser gelangt an den 2s Eingang des NAND-Gatters 722a, wodurch der Ausgang 738a auf eine logische 1 festgelegt wird. Über die Leitung 738a wird diese logische 1 an den Eingang des NOR-Gatters 736 gegeben, was ihn zusätzlich verriegelt jo

Die logische Q sn der Leitung 692 gelangt an uen Eingang des NOR-Gatters 696. Bekommt die Leitung 700 über die beiden Negatoren 702 und 704 den Abfrageimpuls IOST, so entsteht am Ausgang des NOR-Gatters 6% eine logische 1 und dementsprechend auf der Leitung 7110 eine logische 0, die dem Eingang des NOR-Gatters 712 zufließt Letzterer erhält das logische 0-Signal aber auch von dem NAND-Gatter 660. Die beiden logischen 0-Signale am NOR-Gatter 712 bewirken auf der Leitung 714 eine logische 1, die dem Zeitgabe-Anschlufi C des D-Flipflops 716a zugeführt wird. Der Zustand des D-Anschlusses geht daher auf den Q-Anschluß des Flipflops über. Eine logische 0 tritt auf der Leitung FSOO auf, wenn das Lämpchen 92a einzuschalten ist; diese logische 0 wird zweimal ^ umgekehrt, so daß am £>-Anschluß des Flipflops 616a eine logische 0 auftaucht Trifft nun auf der Leitung 7i4 bei dem /OST-Impuls ein Taktgabe-Impuls ein, so wird die logische 0 an den (^-Anschluß des Flipflops 716a verschoben, womit der Widerstand R10 an Masse gelegt und das Lämpchen 92deingeschaltet wird. Soll es im Blinkbetrieb leuchten, so wird eine (nicht gezeigte) Schaltungsanordnung benutzt, die an der Eingangsspannung Vcc eine Taktfrequenz bewirkt Der gleiche Vorgang dient dazu, Daten aus dem Rechner übei die einzelnen anderen Flipflops 7166 bis 716c/ zu geben. Soll das Lämpchen nicht aufleuchten, so wird eine logische 1 (entsprechend dem Zustand »falsch«) an die Rechner-Datensammelschiene £000 gegeben. Dadurch wird am i>Anschluß des Flipflops 716a eine logische 1 erzeugt. t>o Ein bei dem /057-Impuls auftretender Taktgabe-Impuls an der Leitung 714 taktet den Zustand der logischen 1 an den Q-Anschluß, wodurch der Widerstand R10 nicht an Masse kommt und infolgedessen das Lämpchen auch nicht eingeschaltet wird.

Zur Dateneingabe von den einzelnen Schaltern an die Rechner-Datenleiitungen £»00 bis £005 führt die Funktions-Sammdschiene FB00 hohes und die Funk tions-Sammelschiene FjBOI niedriges Potential, wie das in Spalte 210 von Fig.5 angegeben ist Bei dieser logischen Schaltungsanordnung bewirkt die doppelte Signal-Umkehr an der Leitung FSOO, daß dem Eingang des NAND-Gatters 672 eine logische 1 zugeführt wird, wodurch auf die Leitung 690 eine logische 0 gelangt Diese entriegelt das NOR-Gatter 694, so daß es von einem logischen Signal auf der Leitung 706 steuerbar ist Gleichzeitig tritt auf der Leitung 692 eine logische 1 auf, da die an der Funktions-Sammelschiene FB 00 stehende logische 1 vor der Zuführung an das NAND-Gatter 674 nur einmal umgekehrt wurde. Von der Leitung 692 gelangt die logische 1 an den Eingang von NOR-Gattern 696, wodurch am Ausgang eine logische 0 entsteht, die in der Leitung 710 durch das NOR-Gatter 708 umgekehrt wird. Die an der Leitung 710 stehende logische 1 verriegelt den Ausgang 714 des NOR-Gatters 712 auf eine logische 0, so daß die Taktgabe des Flipflops 716a verhindert wird. Daher findet keine Übertragung des logischen Signals vom D- an den ζ>-Anschluß des Flipflops statt, und eine Betätigung der Lämpchen ist während dieses Zyklus des Rechners nicht möglich. Befindet sich eine logische 0 sowohl auf der Leitung 690 als auch auf der Leitung 706, so steht am Ausgang 720 des NOR-Gatters 694 eine logische 1, die das NAND-Gatter 722a zum Betrieb freigibt

Nun sei angenommen, daß der Schalter 92/kurzzeitig geschlossen wird, um eine Betätigung zu bewirken, wobei der zweite Eingang am NAND-Gatter 722a an Masse gelegt wird. Dadurch entsteht eine logische 0 am Eingang und eine logische 1 auf der Leitung 738a, die mit dem zweiten Anschluß des NOR-Gatters 736 verbunden ist. Der andere Anschluß erhält eine logische 0 von der Leitung 690. Daher kommt an den Ausgang des NOR-Gatters 736 eine logische 0, die den Transistor 737 sperrt Infolgedessen wird die Leitung EBOO freigegeben und in die Lage versetzt ein logisches Hoch-Signal entsprechend »falsch« an die Datenverarbeitungseinheit 10 zu geben.

Wenn nun der Schalter 92/geöffnet wird, entsteht am zweiten Eingang des NAND-Gatters 722a eine logische 1, die der Speisespannung V_n. entspricht. Vereinigt sich diese logische 1 mit derjenigen auf der Leitung 720, so liefert der Ausgang des NAND-Gatters 722a eine logische 0. Diese gelangt über die Leitung 738a an den zweiten Eingang des NOR-Gatters 736 und erzeugt eine logische 1, die den Transistor 737 öffnet und die Sammelschiene £000 an Masse legt. Diese arbeitet mit negativer Schaltlogik, so daß der Rechner den geöffneten Zustand des Schalters 92/ abfühlt. In ähnlicher Weise arbeiten die anderen Schalter der Phasenanzeige- und -Schalttafel 20 unter Verwendung einer anderen der Steuerschaltungen 7306 bis 730/

Für den Fall, daß der betreffende Verkehrsstrom durch die Decodierer 650a bis 65Oe nicht gewählt wird, kommt wenigstens eine logische 0 an den Eingang des NAND-Gatters 660, so daß an der Ausgangsleitung 706 eine logische 1 erzeugt wird, welche die NOR-Gatter 694 und 712 mit einem logischen 0-Ausgang festlegt. Deshalb kann keine Taktgabe der Flipflops 716a bis 716</ und auch kein Schaltvorgang der NAND-Gatter 722a bis 722/ stattfinden. Stets erscheint am Ausgang dieser NAND-Gatter eine logische I, welche den Transistor 737 von den verschiedenen Sammelschienen FSOO bis £005 ablöst Weil er nun bei allen nicht angesprochenen Phasen bzw. Verkehrsströmen Undefiniertes Potential führen kann, bedeutet eine Masse-Verbindung von EBOO, daß der angesprochene Modulschal-

ter geöffnet ist, wogegen ein Undefiniertes Potential an der Sammelschiene EßOO anzeigt, daß der Schalter geschlossen ist. Es sei darauf hingewiesen, daß Fig. 18 nur die Sammelschienen EBW bis EB05 zeigt; die beiden anderen Sammelschienen können jedoch auf der Schalttafel zu anderen Zwecken eingesetzt werden.

Die erwähnten Schaltvorgänge am Steuerfeld erfolgen gewöhnlich einmal je Rechnerzyklus von 0,1 s. Es erscheint daher so, als kämen Eingabe und Ausgabe gleichzeitig von der äußeren Schaltung des Moduls 92. Der Ablauf ist so rasch, daß man den Eindruck hat, die Lämpohen würden entweder dauernd eingeschaltet sein, dauernd blinken oder dauernd ausgeschaltet sein. Während des Programmdurchlaufs und des Vorhandenseins der Eingabe-Logik-Signale an den Funktionssam- π melschienen F500 und FoOl wird der Zustand der einzelnen Schalter wiederholt in den Rechner eingegt ben.

Mit dem NAND-Gatter 722f ist eine Leitung 739 verbunden, die einen Widerstand R6 aufweist und an :n der Sammelschiene EB 05 nur dann eine Eingabe bewirkt, wenn ein Modul in eine vorgegebene Steckfassung der Regelanlage B eingefügt ist Der Rechner tastet jede einzelne Fassung ab und verwendet eine davon lediglich dann, wenn von der Leitung 739 ein logisches Signal mit der Aussage »wahr« eintrifft

Ringzustandsmodul

In manchen Fällen ist es zweckmäßig, neben einem der in F i g. 1 und F i g. 2C gezeigten Verkehrsstrom-Moduln einen weiteren Modul vorzusehen, mit dem bei einer Reihe von Lämpchen die spezielle Signalgebung darstellbar ist, die in einem vorgegebenen Ring mit wenigstens zwei getrennten Phasen oder Verkehrsströmen insgesamt benutzt wird. Ist ein einzelner Ring vorgesehen, so kann man einen einfachen Einzelmodul verwenden, um anzuzeigen, welche Signalgebung zu irgendeinem bestimmten Zeitpunkt in diesem Einzelring zugeordnet wurde. Gemäß einem Merkmal der Regelanlage B ist es möglich, an der Kreuzung A eine Anzahl von Ringen vorzusehen; soll die Signalgebung eines bestimmten Ringes bei einer derartigen Mehr-Ring-Anlage angezeigt werden, so kann ein Modul vorgesehen werden, dessen erfindungsgemäße Grundschaltung in Fig. 18B dargestellt ist In diesem Falle kann der Modul die Signalgebung zur Anzeige bringen, die in drei getrennten Ringen durchgeführt wird.

Gemäß Spalte 212 in Fig. 5 dienen die Adressen 16, 17 und 18 zum Einschalten des Ringzustandsmoduls für irgendeinen der drei getrennten Ringe. Der Modul bzw. seine Schaltung möge beispielsweise gerade mit einem Lämpchen anzeigen, wann die Grün-Einlaufphase für den ersten Ring einer Mehr-Ring-Verkehrsregelung stattfinden soll. Die Adresse 16 erscheint auf den CB-Leitungen deren Codierung in F i g. 5 angegeben ist Die Funktions-Sammelschienen FBOOwdFBOt führen beide eine logische 0, stehen also auf Ausgabe-Betrieb. Dann wird die Adresse 16 der in F i g. 18 B dargestellten Schaltung zugeführt, um zu ermitteln, ob eine bestimmte Funktion oder Betriebsweise des Rings »aktiv« ist oder nicht Man sieht daß ein Schalter 900, der drei Schaltstellungen besitzt, in der ersten Schaltstellung gezeichnet ist; dabei kommt eine logische 1 an einen Negator 902 und eine logische 0 an einen Nagator 904, von denen jeder einen Eingangswiderstand 902a bzw. 904a aufweist Die Ausgänge 9026 und 9046 der Negatoren führen zu einer Gruppe von Gattern, nämlich drei NAND-Gattern 906, 908 und 912 sowie einem NOR-Gatter 910. Diese haben Ausgangsleitungen 906a, 908a, 910a und 912a. Ein NAND-Gatter 914 mit Ausgang 914a wird über die Leitungen 910a, 654; und 652fc gesteuert, die der negierten Form von CBOC und der nichtnegierten Form von CB 01 entsprecher (F i g. 18). NOR-Gatter 920,922 und 924 mit Ausgängen 920a, 922a und 924a sind durch die vorerwähnten Gatter von F i g. 18Ö steuerbar; die Ausgänge dieser NOR-Gatter werden über Negatoren 930,932 und 934, die jeweils Ausgänge 932a, 9326 und 932c besitzen, an ein NAND-Gatter 940 gebracht Der Zustand seiner Ausgangsleitung 940a wird über einen Negator 9SC umgekehrt, dessen Ausgang mit 950a bezeichnet ist. Die Ausgangs-Decodierleitung 692 und die Abfrageleitunj 700. deren Erläuterung mit der Schaltungsanordnung von F i g. 18 gegeben wurde, führen zu einem NOR-Gatter 960. dessen Ausgang 96Ox von einem NOR-Gattei 962 mit Ausgang 962« umgekehrt wird. Der letztere wird zusammen mit dem Ausgang 9SOa eingangsseitif an das NOR-Gatter 970 gegeben, dessen Ausgangslei tung 970a mit dem Taktgabe-Anschluß C eines D-Flipflops 980 verbunden ist Der ZT-Anschluß de: letzteren liegt an Eingabeleiningen 980a und sein (^-Anschluß an der Ausgangsleitung 9806, welche die der Lichteinwirkung ausgesetzte Diode 990 steuert Es sei angemerkt daß eine Anzahl von Flipflops 980 vorgesehen sein kann, um den Zustand der verschiedenen Funktionen bzw. Elemente eines bestimmter Ringes anzuzeigen; der Einfachheit halber ist nur die Grün-Einlaufphase dargestellt Sollen bei einem bestimmten Ring weitere Maßnahmen festgestellt werden so können zusätzliche, von der Leitung 970a gesteuerte Parallel-Flipflops vorgesehen sein.

Die CB- Leitungen des Rechners stehen \m Betrieh mit der bei der Pufferschaltung 90 (Fi g. 18) dargestellten Schaltung in Verbindung. Sie werden decodiert, so daß — wie oben erwähnt — entweder die negierte oder die nichtnegierte Form der logischen Schaltsignale an den CB-Leitungen verfügbar ist Beispielsweise möge die Adresse 16 kommen, womit angezeigt wird, daß die im ersten Ring herrschenden Bedingungen von der in Fig. 18B gezeigten Schaltungsanordnung dargestellt werden sollen. Hierbei befindet sich der Schalter 900 in der gezeichneten Stellung. Daher erscheint an der Leitung 902£> eine logische 0 und an der Leitung 904i eine logische 1. Die logische 0 wird dem NAND-Gatter 912 zugeführt so daß dessen Ausgang 912a auf einer logischen 1 verriegelt wird; das gleiche Logik-Signal G kommt auf der Leitung 9026 an das NOR-Gatter 910. wodurch dieses entriegelt wird Die logische 1 auf der Leitung 9046 gelangt an das NAND-Gatter 908 und an das NOR-Gatter 910, und infolgedessen tritt auf der Ausgangsleitung 910a eine logische 0 auf, also der Code, welcher von dem handgesteuerten äußeren Schalter 900 bewirkt wurde.

Weiter seien die CB-Leitungen betrachtet Das NAND-Gatter 906 erhält die nichtnegierte Form von CB 02 auf der Leitung 652c, die nichtnegierte Form von CB 03 auf der Leitung 652rf und die invertierte Form von CB 04 auf der Leitung 654e Die Schaltung für diese logischen Formen ist dem Netzwerk ähnlich, das für die Zuführung des codierten Signals an das NAND-Gatter 660 vorgesehen ist (F i g. 18). Ein Blick auf F i g. 5 zeigt daß die während des Befehls ADD 16 dem NAND-Gatter 906 zugeführten logischen Schaltsignale auf der Leitung 906a einen O-Ausgang hervorrufen. Das NAND-Gatter 908 bekommt die nichtnegierte Form von CBOl über die Leitung 6526, die nichtnegierte

Form von CSOO über die Leitung 652.» und die logische 1 von der Leitung 904b. So entsteht au' ri<-r Ausgangsleitung 906a eine logische 0, die zusenden mit einer logischen 0 auf der Leitung 9ö6a — womit an den NOR-C attem 920,922 und 924 eine logische 0 entsteht <-, - auf der Leitung 920a eine logische 1 erzeugt. Diese ruft wiederum am NAND-Gatter »40 eine logische 0 hervor, was seinerseits an der Leitung 950a eine logische 0 bewirkt Trifft nun der als Fenster bezeichnete Inipuls IOEN ein. so entsteht auf der Leitung 692 eine logische ι η 0, sofern die Fß-Sammelschienen zur Datenausgabe aus dem Rechner codiert sind. Auf de^r leitung 700 erscheint während des /QST-Abf rage-Impulses eine logische 0, wodurcl. auf der Leitung 90Oe eine logische 1 entsteht, die am Eingang Uts NOR-Calters 970 eine zweite r. logische C erzeugt. Die beiden logischen O-Einga:.^? fähren zu einer logischen 1 auf der Leitung 970a, wodurch ein Flipflop ββΟ getaktet und das Logiksignal von der Rechner-Sammelschiene EBOO an die Ausgangsleitung 9806 Obertragen wird. Hat die Sammel- 2» schiene ESOO negative Schaltlogik, also eine logische 0, so wird die Leitung 9806 an Masse gelegt und das Lampchen 990 eingeschaltet, womit angezeigt wird, daß die Zeiteingabe für die Grün-Einlaufphase am Ring 1 erfolgt Die anderen fß-Sammelschienen führen andere Daten zur Verwendung bei dieser Gruppe. Da acht solcher Leitungen vorhanden sind, können acht getrennte Daten von der in Fig. 18B gezeigten Schaltung gleichzeitig dargestellt werden, wenn man weitere Flipflop-Schaltungen hinzunimmt

Beim allgemeinen Betrieb erscheint die Adresse 16, die im Zusammenwirken mit der festverdrähteten Schaltungsano.dnung des Schalters 900 auf der Leitung 932« eine logische 0 hervorruft Die anderen beiden Adressen 17 und 18 würden eine solche logische 0 nicht 3-, erzeugen. Der Fenster-Impuls IOEN ist zur selben Zeit aufgetreten wie die Adresse; es geschieht jedoch nichts, bis der Abfrageimpuls IOST auf der Leitung 700 eintrifft der das NOR-Gatter 970 abfragt, wodurch die Flipflops 980 getaktet werden. Soll von der in F i g. 18B gezeigten Schaltungsanordnung ein anderer Ring überwacht werden, so wird der Schalter 900 in eine seiner beiden anderen Stellungen umgelegt Dadurch entsteht auf den Leitungen 9026 und 9046 ein anderer logischer Schaltzustand, der die Gatter 906 bis 912 so codiert, daß die an den Eingangsleitungen stehenden Schaltsignale richtig decodiert werden und einen anderen Ring bezeichnen. Hätte der Schalter 900 eine andere Stellung, so bliebe die Adresse 16 ohne Wirkung auf das NOR-Gatter 970, selbst weniui der Abfrage-Impuls auftritt In jeder der beiden anderen Stellungen gelangt an den Negator 904 eine logische 1, so daß auf der Leitung 9046 eine logische 0 entsteht Diese ruft auf der Leitung 908a eine logische 1 hervor, was auf der Leitung 920a eine logische 0 bewirkt. Ob nun der ^ Schaltzustand auf der Leitung 9026 einer logischen 0 oder einer logischen 1 entspricht, bleibt für das NAND-Gatter 940 gleichgültig.

In der Praxis wird die in Fig. 18B gezeigte Schaltungsanordnung als Modul ausgebildet und mit einer Anzahl von Ausgabe-Anzeige-Lampchen für jeden in Fig. IA gezeigten Verkehrsstrom versehen. Dieser Modul hat genügend viele Anschlüsse, die denjenigen der Phasen- bzw. Verkehrsstrom-Moduln entsprechen, so daß sie zum korrekten Betrieb in die gleichen Bereiche einsteckbar sind wie die Phasen-Moduln. Hervorzuheben ist, daß die Einginge von den Cß-Leitungen über die in F i g. 18B gezeigte Schaltungsanordnung die Pufferschaltung 90 ebenso durchlaufen wie die Daten zum Phasen-Modul 92 (Fig. 18). Dies ermöglicht die richtige Codierung der CB-Leitungen, um den Betrieb entweder des Verkehrsstrom-Moduls oder des Ringzustands-Moduls zu kennzeichnen bzw. festzustellen.

Zeitanzeige- und -Einstelltafel

Unter Bezug auf die F i g. 4A bis 4C, 19A und 19B wird im folgenden die Schaltungsanordnung der Zeitanzeigednd -Einstelltafel 22 im einzelner Hesprorhen. Vor der Erläuterung der Gesamtwirkungsweise werden dabei zunächst einzelne Merkmale beschnoben.

Aus Fig. 19A und 19B, die aneinanderzusetzen sind, ereeben sich Einzelheiten der Phasen-Wahlschalter des hmschubs 74 (Fig.2A) in Form der Schaiteranordnungen 740 und 742. Hiervon zeigt die Schalteranordnung 740 die Phasen W/,ischalter 74/4 bis 74Z₄ die jeweils eine obere und eine untere Schalterstellung haben. Auf Leitungen 7445 bis 744L befinden sich die Ausgänge für die Phasen bzw. Verkehrsströme Nr. 2 bis 12. Wird einer der Schalter 7i P bis 74L nach unten umgelegt so wird die zugehörige Ausgangsleitung an Masse gelegt In der oberen Schaltstellung sind die Ausgangsleitungen 744Ä bis 744L über Widerstände R122 bis R132 mit einer 5-V.-Speisespannung verbunden. Wird also ein Schalter gedrückt d. h. nach unten umgelegt so kommt auf die zugeordnete Ausgangsleitung eine logische 0. Bleibt der Schalter jedoch in der oberen Stellung, so führt die Ausgangsleitung für die betreffende Phase bzw. den betreffenden Verkehrsstrom eine logische 1.

Anzumerken ist, daß der Schalter 74/4 keine Ausgangsleitung besitzt Wird ein Verkehrsstrom ausgewählt und haben die Phasen bzw. Verkehrsströme Nr. 2 bis 4 eine logische 1, so zeigt dies die Auswahl der Phase bzw. des Verkehrsstroms Nr. 1 an. Infolgedessen ist eine Ausgangsleitung für den Verkehrsstrom Nr. 1 nicht erforderlich, der automatisch gewählt wird, wenn keine andere Phase bzw. kein anderer Verkehrsstrom angesteuert wird.

Die Schalteranordnung 742 weist Schalter 74Λ 1 bis 74Ll auf, welche den Schaltern der Anordnung 740 entsprechen und zusammen mit diesen betätigbar sind. Wird in der Schalteranordnung 740 ein Schalter betätigt so wird in der Anordnung 742 einer der Schalter kurzzeitig geschlossen. Dadurch gelangt eine logische 1 mit etwa 5 V auf die Ausgangsleitung 746, die als Neuwahl-Leitung dazu dient die Neuwahl-Flipflop-Schaltung 440 (F i g. 3E) auf den logischen Ausgang 1 zu setzen, welcher anschließend vom NAND-Gatter 450 bei ADD 22 abtastbar ist Wird eine der Drucktasten des Einschubs 74 losgelassen, so öffnen die Neuwahl-Schalter wieder. Nur ein kurzer Impuls ist erforderlich, um die Flipflop-Schaltung 440 zu setzen.

Der Schalteranordnung 740 sind die Drucktasten 7Oe und 73e fur die Zeit- bzw. die Betriebsarten-Eingabe zugeordnet Wird der mit einem Schlüssel betätigbare Freigabe-Schalter 76 geschlossen, so bewirkt eine Betätigung des Schalters 7Oe₁ daß auf die Leitung 750a eine logische 0 gelangt Dadurch wird das Zeiteingabe-Flipflop 400 (F i g. 3E) auf einen logischen Ausgang 1 an den Leitungen 412 gebracht, welcher bei ADD 24 von dem NAND-Gatter 140 abgefühlt werden kann. In ähnlicher Weise gelangt bei Drücken der Betriebsart-Eingabetaste 73e eine logische 0 auf die Ausgangsleitung 7506, mit der am Betriebsart-Eingabe-Flipflop 420 (Fig.3E) der logische Ausgang 1 gesetzt wird. Die Drucktasten des Einschubs 74 sind untereinander

verkoppelt, etwa nach Art des Drucktasten-Aggregats eines Radios, so daB jeweils nur eine Taste betätigbar ist. Das Drücken einer Taste öffnet jeweils den Schalter, der einer zuvor betätigten Tasie zugeordnet ist. Werden zufällig zwei Schalter zusammen betätigt, so wird der in F i g. 19B links dargestellte an Masse gelegt

Eine entsprechende Doppel-Schalteranordnung ist in Fig. 19A dargestellt. Eine Haupt-Schaltergruppe 752 weist Schalter 75a bis 75/; 77a bis 77a 78a bis 78g 80a, 806, 82a und 826 auf, die zu der Zeitanzeige- iinr? -Einstelltafel 22 (Fig.2) gehören. Den genannten Schaltern sind jeweils Ausgangsleitungen 754a bis 754p zugeordnet Ist einer dieser Schalter offen, so gelangt an die Ausgangsleitung ein positives Schaltsignal. Wird der Schalter geschlossen, so wiH eine Masse-Verbituiung mit der betreffenden Ausgangsleitung hergestellt und dadurch ein logischer Ausgang 0 erzeugt Wie bei den Schaltern an dem Einschub 74 ist eine zweite oder Hilfs-Schaltergruppe 756 vorgesehen, deren entsprechende Schalter mit 75a 1 bis 75/1,77a 1 bis 77c 1,78a 1 bis 78c 1, 80a 1 bis 8061, 82a 1 und 8261 bezeichnet sind. Wird einer der Schalter in der Gruppe 752 betätigt oder geschlossen, so bewirkt eine mechanische Koppelung die kurzzeitige Betätigung des zugeordneten Schalters in der Hilfs-Schaltergruppe 756, und auf der Neuwahl-Leitung 746 wird ein logisches Signal 0 hervorgerufen. Dieses wird durch den Negator 447 (Fi);. 3F) umgekehrt, so daß das Neuwahl-Flipflop 440 wie erwannt gesetzt wird. Es ist jeweils nur einer der Schalter in der Anordnung 752 zu schließen bzw. zu betätigen, weshalb mechanische Koppelungen vorgesehen sind, die einen Schalter öffnen, wenn der andere geschlossen wird. Für derartige Verkoppelungen von Schaltern in den Anordnungen 740 bzw. 752 gibt es verschiedene, an sich bekannte Bauausführungen.

Mit den Schaltern der Anordnungen 740 und 752 sind die in F i g. 4B und 4C rechts gezeichneten Eingangsleitungen verbunden. Dementsprechend sind die Ausgangsleitungen dieser Schalteranordnungen mit der betreffenden Funktions-Bezeichnung von Fig.4B und 4C versehen. Diese zeigen links Eingangs- bzw. Eingabeleitungen D/-00 bis D/-07, welche mit den entsprechend bezeichneten Leitungen der Decodierund Steuerungseinheit 14 verbunden sind (F i g. 3D). Für die Übertragung von Schaltsignalen aus der Schalteranordnung an die Eingabe-Datenleitungen sind NAND-Gatter 760a bis 760A mit zugeordneten Ausgängen 762a bis 762Λ vorgesehen. Zu einem weiter unten erläuterten Zweck haben weitere NAND-Gatter 760/ und 76Oy jeweils Ausgänge 762/und 762/ die mit Schaltungsteilen von F i g. 4A verbunden sind. Ein Negator 764 kehrt das von der Eingangsleitung 754m, welche der Drucktaste ■06 zugeordnet ist, kommende Signal um und führt es weiteren in F i g. 4A dargestellten Schaltungsteilen zu.

Eine weitere Schaltungsanordnung 758 (Fig.4B) enthält die Kippschalter 73a bis 73c/ des Einschubs 73 (F i g. 2A) und ermöglicht es, die Betriebsart-Eingabe an den Digitalrechner C vorzunehmen, wenn bei der Regelanlage B gewisse Normal-Betriebsarten Verwendung finden sollen. In der Anordnung 758 sind Ausgangsleitungen 758a bis 758t/ den entsprechenden Kippschaltern 73a bis 73c/ zugeordnet Ein Eingang eines NAND-Gatters 759 ist mit Ausgangsleitungen 7586 und 758c verbunden, die den speziellen Betriebsarten der Totzeit-Verkürzung and des veränderlichen Einlaufs zugeordnet sind. Wird entweder Schalter 736 oder Schalter 73c geschlossen, so wird einer der Eingänge des NAND-Gatters 759 an Masse gelegt, d. h.

auf logische 0 gebracht, wodurch ein logischer Ausgang 1 auf der Leitung 759a entsteht, die zu dem der Bedarfs-Betriebsweise zugeordneten Schalter 736 führt Tritt daher auf der Leitung 759a eine logische 1 auf, so

-> bewirkt das Schließen des Bedarfs-Kippschalters 73c/ die Aufrechterhaltung eines 5-V-Signals auf der Lciiung 758c/ und der Schalter 73c/ bleibt unwirksam. Wenn weder Schalter 736 noch Schalter 73c betätigt bzw. geschlossen wird, führen die Leitungen 7586 und 758c

") eine logische 1, die dem Eingang des NAND-Gatters 759 zugeführt wird. Dadurch entsteht eine logische 0 auf der Leitung 75^s, und dementsprechend bewirkt das Schließen des Schalters 73c/eine logische 0 (Masse-Verbindung) an der Leitung 758d Mithin kann die Bedarfs-Betriebsweise rv n-Dgrammiert werden, wenn sowohl die Totzeit-Verkürzung als auch der veränderliche Einlauf ausgeschaltet sind.

Wird die Drucktaste 73e(Fi g 2A und 19B) gedrückt und der Freigabeschalter 76 geschlossen, so gelangt der

2(i logische Schaltzustand der Schalteranordnung ,'Wan den Speicher 12 als Instruktion, ob die einzelnen Normal-Betriebsweisen in den Programmzyklus des R echners aufzunehmen «ind oder nicht Die Aufnahme findet statt, wenn ein Kippschalter des Einschubs 73 in der oberen oder BetätlgungvVitilung steht Umgekehrt wird jedoch das Unterprogramm für die -u^c Jnete Normal-Betriebsweise daim nicht in den Speicher 12 zur Verarbeitung durch den Rechner eingegeben, wenn einer der Kippschale·' nach unten umgelegt ist Für diese Arbeitsweise ist vorgesehen, daß bei Schließen der Drucktaste 73e auf der Leitung 7506 eine logische 0 auftritt, die an der Ausgangsleitung 432 des NAND-Gatters 422 (F i g. 3E) eine logische 1 hervorruft Kommt das Rechnerprogramm bei der Unterschleife-Betriebs art-Eingabe zur Adresse 25, so wird der gesetzte Zustand des Flipflops 420 gelesen, das im Programm die Dateneingabe an der Schalteranordnung 758 in den Speicher 12 über NAND-Gatter 770a bis 770c/ veranlaßt sobald die Adresse 15 auftritt Das Betriebs art-Eingabe-Flipflop wird anschließend durch das äußere Steuersignal EXCbti Adresse 25 zurückgesetzt Das Flipflop 420 bleibt rückgesetzt, bis die Drucktaste 73e für die Betriebsart-Eingabe zusammen mit dem Schließen des Freigabe-Schalters 76 wieder betätigt wird.

Um das Unterprogramm für eine Normal-Betriebsart wegzunehmen, wird der dieser Betriebsart entsprechende Kippschalter in seine Ruhestellung nach unten umgelegt Dann wird die Drucktaste 73e gedrückt, wodurch das Betriebsart-Eingabe-Flipflop gesetzt wird. An der Adresse 15 des Eingabe-Befehls wird anschließend die Schalteranordnung 758 decodiert bzw. abgefragt und die Schalterstellung der einzelnen Kippschalter in den Speicher 12 eingegeben, wodurch dieser anzeigen kann, ob irgendwelche zuvor eingeführten Normal-Betriebsweisen durch die Schaltergruppe 758 ausgeklammert worden sind oder nicht Man erkennt, daß die Betätigung der Drucktaste 73e zusammen mit Schalter 76 die Ablesung des Zustande der Schaltergruppe 758 durch den Rechner bewirkt, um die Einführung oder Ausschließung von Unterprogrammen zu ermöglichen, die den einzelnen Betriebsarten entsprechen. Wird das Unterprogramm eingeführt, so leuchtet das zugehörige Lämpchen auf der Tafel 22 für

den betreffenden Verkehrsstrom auf, bei dem diese Betriebsart eingeführt wurde. Die Einführung der speziellen Betriebsart in eine bestimmte Phase bzw. einen bestimmten Verkehrsstrom erfolgt durch Einstel-

lung der Schalter der Anordnimg 740 (Fig. 19B). Bei Adresse 18 wird die Einstellung dieser Schalter decodiert bzw. abgefragt und dem Speicher über NAND-Gatter 7(»a bis 760d und 722a bis 722c/ zugeführt Die Codierung dieser NAND-Gatter gibt die jeweilige Adresse im Speicher an, wo der Schaltzustand der Anordnung 758 entsprechend einem bestimmten Verkehrsstrom gemäß Schalterwahl auf arm Einschub 74 (F i g. 2A) eiiigeixihi t werden soll.

Für die Steuerung der auf den Leitungen DI-&0 bis ;υ D/-07 befindlichen Daien sind die von der Adresse ADD 15 beaufschlagten NAND-Gatter 770a bis 77Oi>, die von der Adresse ADD 18 beaufschlagten NAND-Gatter 772a bis 772h und .iU. *_un der Adresse ADD 19 beaufschlagten N AM »-Gatter 774a bu> 774h vorges·. hei. \y ■'; die Adressen AUDi¹I, ADDiB oder ADD 19 im logischen Zustand 1 sind, können die zugeordneten NAND-Caiie' Eingabedaten von den tn meinen Schaltern und von den in F i g. 4A dargestellten S·^*'tür gian 'dnungen aufnehmen.

Die Schaltungsanordnung zur Anzeige und Veränderung der Ziffern ir· Fenster 70a des Einschubs 70 (Fig.2A) ist in Γ', g. 4A herausgezeichiu . Zunächst seien die Schaltungsteile besprochen, welche sich auf die Einer- und Zehner-Ziffern-Wiedergabe in diesem Fenster 70a beziehen. D-Flipflops 780 und 782 sind mit ihrem Vor-Setz-Anschluß P (prebet) und mit dem Rücksetz- oder Lösch-Anschluß CL an eine Speisespannung von 5 V angeschlossen. Dadurch wird das Voroder Rücksetzen der Flipflops verhindert.

Die D- Anschlüsse sind normalerweise über Leitungen 784 und 786 an eine 5-V-Spannungswelle angeschlossen, so daß an den D-Anschlüssen eine logische 1 steht Um diesen normalen Zustand zu verändern, sind von Hand betätigbare Drucktasten 70t/ und 70c (Fig.2A) vorgesehen, mittels deren Leitungen 784 und 786 an Masse gelegt werden können. Ober Leitungen 794 und 796 sind die φ Anschlüsse der Flipflops 780 und 782 mit der Eingangsseite von NAND-Gattem 800 und 802 verbunden, deren andere Eingänge zu einem weiter unten erläuterten Zweck über einen Negator 804 mit der Leitung 256 für Impulse von 2s~' in Verbindung stehen. Diese Impulsleitung 256 ist auch an die Taktgabe-Anschlüsse C der Flipflops 780 und 782 angeschlossen. Die Ausgänge 800a der NAND-Gatter MO und 802 führen zu den Eingängen von 810 und 812 mit Ausgängen SlOa, welche wiederum an die Taktgabe-Anschlüsse von kombinierten Verriegelungszählern 820 und 822 angeschlossen sind. Letztere nehmen binäre Logik-Signale von den DO-Leitungen auf, die so codiert sind, daß ein Zahlenwert im Speicher 12 und an einer ausgewählten Speicheradresse dargestellt wird Die Eingabe wird dadurch ermöglicht, daß auf der Leitung 596 den Anschlüssen AiR ein Austast-Impuls zur vorherigen Rücksetzung der Zähler zugeführt wird. Tritt dann das Signal »Bereit für Neudaten-Strobe« auf, so taktet während der Dauer dieses Signals der kurze Impuls »Neudaten-Strobe« die Zähler, wodurch auf den DO-Leitungen befindliche Daten eingeführt werden.

Diese erste Taktgabe geschieht durch Zuführen einer logischen 0 an die NAND-Gatter 810 und 812. Nach diesem ersten Eintakten der an den DO-Leitungen stehenden Schaltsignale in die Zähler 820 und 822 sorgen weitere Taktimpulse; die von den Ffipflops 780 und 782 in die Leitungen 810a und 812a gegeben werden, für die Fortzahlung der logischen Ausgangssignale der Zähler 820 und 822 um eine Ziffer bei jedem positiven Impuls.

Der Verriegelungszähler 820 schiebt den Einer-Binärcode an den Ausgangsleitungen DO-OO bis DO-03 oder irgendeine weitergerückte Veränderung davon an die A'<;?angsleiiungen 820a bis 8204 welche mit dem Eingang eines Sieben-Kanal-Decodierers 824 verbunden sind. In entsprechender Weise trägt eier Verriegelungszähler 822 den Binärcode der Zehnerziffer, welcher an den Ausgangsleitungen DO-04 bis DO-07 auttritt oder irgendeine weitergerückte Veränderung davon an die Ausgangsleitung 822a bis S22ci die mit dem Eingang eines zweiten Sieben- Kanal- Decodierer* 826 in Verbindung stehen. Diese Sieber-Kanal-Decodierer sind normale Bauelemente, welthe ^e entsprechenden Logiksignale von den Verriegelungszählern aufnehmen und an normale Sieben-Kanal-Anzeigeeinheiten 830 und 832 weitergeben.

Es ist darauf hinzuweisen, daß die Ausgänge 822a bis 822c/ auch mit den Eingängen der NAND-Gatter 774a bis 774d (Fig.4B) verbunden sind, während die Ausgänge 820a bis 820r/ des Decodieren 820 außerdem mit den Eingängen der NAND-Gatter /7ic bis 774Λ (Fig.4B) in Verbindung stehen. Der Zweck dieser Verbindungen wird weiter unten erläutert, und zwar im Zusammenhang mit der Umstellung des Speicherzustandes für die handbetätigte Veränderung der Zeiteinstellungen und anderer, in dem Fenster 70a angezeigter Daten.

Die Arbeitsweise der Schaltungsanordnung zum Weiterrücken des Ausgangs der Verriegelungszähler 820 und 822 ist in Fig.2OA bis 2OC im einzelnen erläutert, mit Beschränkung auf den Einer-Zähler 820, da der Zehner-Zähler 822 gleichartig arbeitet F i g. 20A zeigt den logischen Schaltzustand vor Eintreffen eines Austastimpulses (strobe) auf der Neudaten-Strobe-Leitung 562 und bei offenem Tastschalter 70d Man entnimmt F i g. 3B, daß die Leitung 562 bei Vorhandensein eines Austastimpulses eine logische 0 führt, was als Negativlogik dargestellt ist, während bei Fehlen eines Austastimpulses an der Leitung 562 eine logische 1 steht

Weil bei geöffnetem Schalter 70dder D-Anschluß des Flipflops 780 eine logische 1 hat verschiebt der erste positiv werdende Impuls auf der Leitung 256 das am D-Anschluß stehende Signal auf den Q-Anschluß, wo eine logische 1 entsteht, die am ^-Anschluß eine logische 0 hervorruft Letztere bewirkt über die Leitung 794 zum Eingang des NAND-Gatters 800 dessen Verriegelung auf dem logischen Ausgang 1 an der Leitung 800a. Dieser Zustand bewirkt zusammen mit der logischen 1 auf der Daten-Strobe-Leitung 562 am NAND-Gatter 810, daß dieses an seiner Ausgangsleitung 810a eine logische 0 führt und infolgedessen kein Taktgabe-Impuls an den Decodierer 820 gelangt Die -Impulse auf der Leitung 256 werden in der Leitung 806 umgekehrt; wegen des verriegelten Zustandes des NAND-Gatters 800 bleiben sie jedoch ohne Wirkung.

Bei noch geöffnetem Schalter 70c/ läuft gemäß Fig.2OB ein Neudaten-Strobe-Signal auf der Leitung 562 ein, was am Taktgabe-Anschluß CLK des Zählers 820 eine logische 1 entstehen läßt, welche den Zähler dazu bringt die an den DO-Leitungen anstehenden Schaltsignale auf die Anschlüsse QA bis QD des Zählers 820 zu übertragen, wodurch der Speicher-Binärcode zum Sieben-Kanal-Decodierer 824 gelangt Dennoch bleiben die Impulse auf der Leitung 256 so lange wirkungslos, wie das Gatter 800 durch das logische NuUsignal auf der Leitung 794 verriegelt bleibt In

diesem Dauerzustand wird die Speicherinformation im Fenster 70a (F i g. 2A) angezeigt

Soll nun der logische Ausgang des Zählers 820 verändert und eine neue Einerziffer im Fenster 70a angezeigt werden, so muß der Taktgabe-Anschluß CLK des Zählers 820 einen Impuls erhalten, was durch Drücken der Taste 7Od(F i g. 20C) von Hand geschieht Dadurch wird der D-Anschluß des Flipflops 780 an Masse gelegt Beim ersten positiv werdenden Impuls auf der Leitung 2S6 wird die logische 0 vom D-Anschluß an ic den Q-Anschluß _verschoben, was wiederum eine logische 1 an dem Q-Anschluß zur Leitung 794 erzeugt Hierdurch wird das NAND-Gatter 800 entriegelt, und an seiner Ausgangsleitung 800a kann nun eine Impulsfolge mit 2 s -' auftreten. Weil die Strobe-Leitung 562 auch das Signal IOST führt, das am NAND-Gatter 234 (Fig.3B) eingegeben wird, besteht eine logische 0 nur während 100 ns, wogegen während der restlichen Zeit eine logische 1 vorliegt Man erkennt in Fig. 20C, daß nun das NAND-Gatter 810 entriegelt wird und infolgedessen auf der Leitung 810a die Impulse zum Weiterrücken des Ausgangs von Zähler 820 auftreten können.

Die weitergerückte Zählung geht über den Sieben-Kanal-Decodierer 824 an die Sieben-Kanal-Anzeige 830. Wird daher die Taste 7Od gedrückt so erfolgt jede halbe Sekunde ein Weiterrücken des Anzeigeausgangs in der Sieben-Kanal-Anzeigevorrichtung 830 um eins. Wenn die Ziffer neun erreicht ist folgt natürlich die Null. Zwischen den Einern und den Zehnern besteht keine Verbindung; deshalb ist es notwendig, sowohl die Einer-Ziffern als auch die Zehner-Ziffern weiterzurükken, um eine neue Zahl zu gewinnen, bei der beide Ziffern verändert sind. Der Negator 804 kehrt das Signal "_On 2 s"¹ auf der Leitung 256 um, so daß am Eingang zum NAND-Gatter 800 stets eine logische 0 ansteht wenn der Impuls einer logischen 1 entspricht Ein gleichzeitiges Entriegeln des Gatters 800 beim Verändern des logischen Zustandes auf der Leitung 794 wird dadurch verhindert, und infolgedessen kann es keinen Irrtum hinsichtlich des genauen Zeitpunkts geben, zu dem die Taste 70dgedrückt wird.

Bei der Regelanlage B tritt die höchstwertige Ziffer im Fenster 70a (F i g. 2A) dann auf, wenn an der Tafel 22 die Werte MAXi oder MAX 2 angezeigt werden sollen, nämlich entweder die Ziffer 0 oder die Ziffer 1. Für die höchstwertige Ziffer erübrigt sich daher erfindungsgemäß eine komplizierte Anzeige-Einrichtung. Ein Hunderter-D-Flipflop 840 ist mit seinem Vor-Setz-Anschluß Pan die Leitung 576 für SETMAX angeschlossen. Die Leitung 572 für CLEARMAX steht mit dem Lösch- oder Rücksetz-Anschluß CL des FHpflops 840 in Verbindung, dessen (^-Anschluß zu der Q-Hunderter-Leitung 472 führt, welche einen Eingang des Abfühl-NAND-Gatters 470 bildet (Fig.3E). Erscheint eine logische 1 an dem <?■ Anschluß, so kann das NAND-Gatter 470 abgefühlt werden und das innere Flipflop des Digitalrechners C über die Leitung EBOO setzen. Eine logische 0 auf der Leitung 472 beeinflußt das NAND-Gatter 470 nicht Die Leitung 842 bringt das logische Signal vom (^-Anschluß des Flipflops 840 an dessen D-Anschluß sowie an NAND-Gatter 844a bis 844t/mit Ausgängen 846a bis fA6d Letztere sind an die Anschlüsse F, E, D und A einer Sieben-Kanal-Anzeigeeinrichtung 848 angeschlossen. Durch eine logische 0 auf der Leitung 842 werden die NAND-Gatter 844a bis 844</so verriegelt, daß an den Leitungen 846a bis 846c/ der logische Ausgang 1 steht, was eine Betätigung der Anzeigeeinrichtung 848 hinsichtlich vier der sieber Anzeige-Dioden oder -Kanäle bewirkt

Anzumerken ist daß die Sieben-Kanal-Anzeige 84t nur eine Betätigung von sechs Kanälen erfordert, um eine Hunderter-Ziffer (entweder Eins oder Null) zu bilden. Sechs Kanäle oder Striche am Umfang bilden die Ziffer Null, zwei Kanäle oder Striche an einher Seite dei Anzeigevorrichtung bilden die Ziffer Eins. Werder daher die Kanäle A, D, fund F durch eine logische 1 aul den Leitungen 846a bis 846c/ gesperrt und wird dei Kanal G dauernd ausgetastet, so können nur zwei dei Kanäle bzw. Striche aufleuchten, und es wird dei Ausgang einer Ziffer 1 angezeigt Gelangt jedoch aul die Leitung 842 eine logische 1, so werden die NAND-Gatter 844a—844</ nicht verriegelt; wie weitei unten erläutert wird, ermöglicht das eine solche Steuerung der NAND-Gatter, daß alle sechs Kanäle bzw. Striche der Anzeigeeinheit 848 zur Anzeige dei Ziffer 0 betätigbar sind.

Zur Steuerung der NAND-Gatter 844a bis 844c/ is ein Flipflop 850 vorgesehen, dessen Vor-Setz-AnschluE P an einer 5-V-Spannungsquelle liegt so daß eir Vor-Setzen nicht möglich ist Der Lösch-Anschluß CL ist mit der Leitung 582 für die Dezimalpunkt-Rückset zung verbunden. Führt diese bei ADD20 und EXC IOSTeine logische 0, so wird das Flipflop 850 zu einem unten beschriebenen Zweck gelöscht Der Taktgabe-Anschluß Cdes Flipfiops SSC ist an eine Leitung 851 mil einem Negator 852 angeschlossen, um den Zustand aul der Neudaten-Strobe-Leitung 562 umzukehren. Erscheint an letzterer bei ADD 19 und DOX-IOST ein« logische 0, so führt die Leitung 851 eine logische 1 welche das am D- Anschluß des Flipflops 850 stehende logische Signal an den Q-AnschluB weitertaktet Das Signal am D-Anschluß steht über die Leitung 762/ am Ausgang des NAN D-Gatters 760/ zur Verfugung, wc eine logische 1 stets dann auftritt, wenn zur Anzeige vor MAXi oder MAX 2 an der Tafel 22 eine dei Vorwähltasten 75c oder 75d gedrückt wird. Dei (^-Anschluß des Flipflops 850 liegt an der Leitung 854 und steuert die NAND-Gatter 844a bis 8444 wenn aul der Leitung 842 eine logische 1 auftritt Die Leitung 854 speist ferner Negatoren 856 und 858, deren Ausgänge 856a bzw. 858a zu den Anschlüssen B und C dei Anzeigeeinrichtung 848 führen.

Vorstehend wurde die Schaltungsanordnung für die Anzeige entweder einer logischen 0 oder eine; logischen 1 bei der höchstwertigen Ziffer im Fenster 70έ (Fig.2A) beschrieben. Zum Verständnis der Arbeitsweise sei angenommen, daß der Wert MaX 1 für einer bestimmten Verkehrsstrom anzuzeigen ist, wobei ah höchstwertige Ziffer die 1 auftaucht Bei ADD 18 und EXC gibt der Speicher als Signal SETMAX auf die Leitung 576 eine logische 0, welche am (^-Anschluß des Hunderter-Flipflops 840 ein hohes und derr.er.tspre chend am (^-Anschluß ein niedriges Potential erzeugt Letzteres bewirkt an der Leitung 842 eine logische 0 welche die NAND-Gatter 844a bis 844c/ sperrt Infolgedessen können nur die Anschlüsse B und C dei Anzeigeeinrichtung 848 angesteuert werden, was die Ziffer 1 als höchstwertige Ziffer hervorruft; sie wird jedoch noch nicht angezeigt Wenn die Vorwähllaste 75c (Fig. 19A) betätigt wird, erfolgt die Eingabe dei betreffenden Setz-Ziffer von MAXi für den mittels einer Wähltaste des Einschubs 74 ausgewählten Verkehrsstrom in die Anzeigeeinrichtung 848. Nun führt die Leitung 762/eine logische 1, die an den D-AnschluD des Flipflops 850 gelangt Wird die Neudaten-Strobe-

Leitung 562 durch einen /OST-Impuls in den Zustand einer logischen 0 gebracht, so erscheint auf der Leitung 851 eine logische 1, welche in dadurch weitergetakteten Flipflop 850 vom D-Anschluß an den (^-Anschluß verschoben wird. Dadurch trifft auf der Leitung 854 eine logische 1 ein, die auf die N.\ND-Gatter 844a bis M4d keinen Einfluß hat, weil letztere durch die an der Leitung 842 anstehende logische 0 auf den logischen Ausgang 1 verriegelt sind. Die Negatoren 856 und 852 kehren jedoch die logische 1 auf der Leitung 854 um, wodurch die Kanäle bzw. Striche B und C der Anzeige-Einrichtung 848 betätigt und zur Wiedergabe gebracht werden, so daß die höchstwertige Ziffer 1 dank dieses Vorganges angezeigt wird Hierbei können die beiden anderen Ziffern durch die Sieben-Kanal-Anzeige-Einrichtungen 830 und 832 gesteuert werden.

Es sei angenommen, daß die gerade gewählte Zeit MAXi in der höchstwertigen Ziffer keine 1 enthielt In diesem Falle ermöglicht die Adresse ADD 19 das Erscheinen einer logischen 0 auf der Leitung 572, welche mit dem Rücksetz- bzw. Lösch-Anschluß des Flipflops 840 verbunden ist Die Ausgangsleitung 842 führt eine logische 1, bei deren Eintreffen die NAND-Gatter 844a bis 844c/ entriegelt werden. Ist also auf der Leitung 854 eine logische 1 vorhanden, so steht an jedem NAND-Gatter 844s bis 844</ der logische Ausgang 0, wodurch die Anschlösse F, E₁D und A an Masse gelegt werden. Zusammen mit den zuvor an Masse gelegten Kanälen 5 und Cergibt sich nun die Anzeige einer 0 als höchstwertige Ziffer im Anzeige-Fenster 70a. κι

Wie bei den Zehnern und Einem kann auch die Hunderter-Ziffer im Fenster 70a gegenüber der im eben beschriebenen Vorgang entstandenen Ziffer von Hand verändert werden. Dazu ist ein Doppe!-F!ipflop 860 mit Eingängen 862 und 864 vorgesehen (Fig.4A), wovon 3s das eine normalerweise an Masse liegt, während das zweite normalerweise an eine 5-V-Spannungsquelle angeschlossen ist. Der Ausgang 866 des Doppel-Flipflops 860 führt zum Eingang eines NAND-Gatters 868 mit einem Ausgang 868a, dessen logischer Zustand durch einen Negator 870 mit einem Ausgang 870a umgekehrt wird. Letzterer liegt am Taktgabe-Anschluß Cdes Hunderter-Flipflops 840.

Beim normalen Betrieb befindet sich die handbetätigbare Taste 70b in der Stellung, die in F i g. 4A gezeichnet ist und auf der Leitung 862 eine logische 0 erzeugt, so daß an der Ausgangsleitung 866 eine logische 0 ansteht und das NAND-Gatter 868 mit dem logischen Ausgang 1 verriegelt wird. Letzterer wird im Negator 870 umgekehrt so daß am Taktgabe-Anschluß C eine logische 0 erscheint und keine Taktgabe stattfindet Wenn nun die im Fenster 70a angezeigte Ziffer geändert werden soll, wird die Taste 706 nach unten gedrückt wodurch die Leitung 864 an Masse gelegt und in der l titling Mg eine logisch« 1 erzeugt wird. Infolgedessen steht am Ausgang 866 des Doppel-Flipflops 860 eine logische 1, die das NAND-Gatter 868 entriegelt Dessen Eingang erhält nun den Taktgabe-Impuls von 2 s-' auf der Leitung 806, so daß auf der Ausgangsleitung 868a eine Impulsgabe erfolgt Diese bewirkt am Taktgabe- bo Anschluß C bei jedem positiv werdenden Impuls eine Zustansftnderung des Flipflops 840, so daß in der Anzeigeeinrichtung 848 abwechselnd eine 1 oder eine 0 erscheint Sobald der richtige Wert im Fenster 70a angezeigt wird, läßt man die Taste 70b los, die infolge _b5 ihrer Federbelastung nach oben geht Die Taktgabe am Flipflop 840 wird dadurch ermöglicht, daß der ^■Anschluß mit dem D-Anschluß verbunden ist und letztere stets ein logisches Signal führt, das demjenigen am (^-Anschluß des Flipflops 840 entgegengesetzt ist. Ober die Q-Hunderter-Leitung 472 und das Abfühl-NAND-Gatter 470 wird der Betrag der neuen Hunderter-Ziffer in den Speicher eingegeben.

Einige der im Fenster 70a anzuzeigenden Zeiteinstellungen haben als niedrigstwertige Ziffer Einheiten von 0,1 si, deshalb ist es notwendig, einen Dezimalpunkt zwischen den beiden letzten (letztwertigen) Ziffern setzen zu können. Hierzu sieht die Erfindung gemäß F i g. 4A ein Flipflop 890 vor, dessen P-Anschluß (preset) an einer Speisespannung von 5 V liegt Der Lösch- oder Rücksetz-Anschluß CL ist an eine Leitung 582 für die Dezimalpunkt-Rücksetzung angeschlossen, welche eine logische 0 führt, wenn gemäß Spalte 214 von F i g. 5 die Adresse ADD 20 wirksam wird Der D-Anschluß des Flipflops 890 steht mit einer Leitung 7S2y in Verbindung, die den Ausgang des NAND-Gatters 760/ (Fig.4C) führt, dessen Eingänge diejenigen Funktionen bzw. Betriebsarten sind welche ihre Zeitgabe in Abständen von 0,1 s erhalten sollen. Dies ist für verschiedene Funktionen bzw. Betriebsarten möglich, obgleich im gezeichneten Ausführungsbeispiel die Betriebsarten Rot-Auslauf 2, Gelb-Auslauf 2, Mindest-Totzeit Durchgangszeit, Rot-Auslauf und Gelb-Auslauf hierfür vorgesehen sind

Wird ein auf der Tafel 22 befindlicher Schalter für irgendeine dieser Funktionen bzw. Betriebsarten betätigt oder geschlossen, so tritt am Eingang des NAND-Gatters 760y eine logische 0 iuf, was auf der Leitung 762; eine logische 1 erzeugt, so d«B ^ine solche auch am D-Anschluß des Flipflops 890 ansteht Gelangt beim /OST-Impuls auf die Leitung 582 mit dem Neudaten-Strcbe-irnpuls eine logische 0, so wird die am D-Ansschluß befindliche logische 1 auf den (^-Anschluß verschoben und daher an dem mit der Leitung 892 verbundenen φ Anschluß eine logische 0 hervorgerufen. Letztere bringt den DP-Anschluß der Sieben-Kanal-Anzeigeeinrichtung 830 auf Masse-Potential, so daß zwischen den beiden letztwertigen Ziffern im Fenster 70a ein Dezimalpunkt erscheint

Ist für die im Fenster 70a anzuzeigende Funktion oder Betriebsart kein Dezimalpunkt erforderlich, so führt die Ausgangsleitung 762/eine logische 0, und infolgedessen tritt auf der Leitung 892 eine logische 1 auf. Daher wird der DP-Anschluß nicht an Masse gelegt, so daß er die Sieben-Kanal-Anzeigeeinrichtung 830 auch nicht betätigen kann.

Nur in einem Betriebsfalle der Regelanlage B braucht ein Dezimalpunkt zwischen den beiden höchstwertigen Ziffern zu stehen, wenn nämlich im Fenster 70a als Anzeige der Gradient (Zeitquotient, s/s) erscheint Um diesen Dezimalpunkt anzuzeigen, wenn die Wähltaste 90b an der Tafel 22 gedrückt bzw. betätigt ist, sieht die Erfindung ein Flipflop 894 vor, dessen Vor-Setz-Anschluß an einer 5-V-Speisespannung liegt Sein Löschoder Rücksetz-Anschluß CL ist mit der Leitung 582 für die Dezimal-Rücksetzung verbunden, während der D-Anschluß mit der Leitung 896 am Ausgang des Negators 764 (Fig.4C) in Verbindung steht Der Takt-Impuls für das Flipflop 894 tritt auf der Leitung 851 auf, welche die Negation des Zustande auf der Neudaten-Strobe-Leitung 562 führt Wird die Wähltaste 90b des Einschubs 80 (Fig.2A) gedrückt, so wird die Leitung 754m an Masse gelegt wodurch auf der Leitung 896 und auch am D-Anschluß des Flipflops 894 eine logische 1 erzeugt wird Diese wird bei Eintreffen eines Strobe-Impulses von der Leitung 851 an den Q-An-

Schluß verschoben, weswegen am OAnschluß eine logische 0 auftritt, die — weil letzterer mit dem DP-Anschluß der Sieben-Kanal-Anzeigeeinrichtung 832 über die Leitung 898 in Verbindung steht — den DP-Anschluß an Masse bringt Dieser Vorgang bewirkt, daß zwischen den beiden höchstwertigen Ziffern im Fenster 70a der Dezimalpunkt erscheint

Fig.21 zeigt im Block-Schema den grundsätzlichen Ablauf der Arbeitsvorgänge an der Zeitanzeige- und -Einstelltafel 22. Wird eine Wähltaste des Einschubs 74 betätigt oder geschlossen, so wird damit ein bestimmter Verkehrsstrom ausgewählt, um seine Steuerdaten oder Betriebsweise im Fenster 70a anzuzeigen.

Anschließend wird auch einer der Schalter an den Einschoben 75,77,78,80 und 82 betätigt Dadurch wird eine bestimmte Funktion oder Betriebsart ausgewählt, die im Fenster 70a anzuzeigen ist Soll beispielsweise die Dauer der Gelb-Phase für den Verkebrsstrom Φ 4 angezeigt werden, so sind die Tasten 74a und 74e (Fig.2A und 19B bzw 19A) zu betätigen. Der Phasenwahl-Einschub 74 wird dann von den NAND-Gattern 760a bis 760c/ (Fig.4B) decodiert, deren Ausgang von oben nacn unten 0011 wäre, weil auf der Leitung 744c/ eine logische 0 auftritt Dieser Ausgangscode wird Ober die Leitungen 762a bis 762c/ an die NAND-Gatter 774a bis 744c/Obertragen. Läuft gemäß Spalte 210 in Fig.5 die Adresse ADD 18 für eine Eingabe herein, so wird die Codierung der NAND-Gatter 760a bis 7SOd Ober die Decodier- und Steuerungseinheit 14 an den Digitalrechner C übertragen. So wird derjenige Yerkshrssirom angesprochen, für den der Speicherzustand angezeigt werden solL Hier ist zu beachten, daß die Rechnercodierung auf der CB-Leitung für den Verkehrsstrom Φ 4 als HLHH angegeben ist, was der Codierung der NAND-Gatter 760a bis 760c/ nicht entspricht Der Grund hierfür besteht darin, daß eine Codierung für den Verkehrsstrom Φ1 nicht vorhanden ist, weil dieser im Rechner automatisch durch das Fehlen der anderen Verkehrsströme erkannt wird; als innerer Code für den ausgewählten Modul des Verkehrsstroms Φ 4 kann daher tatsächlich die Rechnerphase 3 dienen, nämlich HHLL Dies ist die Negation der an den NAND-Gattern 760a bis 760c/ stehenden Codierung, wenn die Wähltaste 74a betätigt wird. (Die Bildung der Ergänzung bzw. des Kompliments zur Phasencodierung hat keine Bedeutung.) Der Grundgedanke besteht darin, die Schalteranordnung 70/76 zu decodieren, damit ihr richtiger Schaltzustand im Speicher ermittelt werden kann.

Bei Betätigung der Vorwähltaste 7Se (Fig. 19"A) werden die NAND-Gatter 76Oe bis 760A so gesteuert daß sie die richtige Codierung an die NAND-Gatter 772e bis 772Λ übertragen, welche der Gelb-Phase entspricht Unter Verwendung dieser beiden Daten-Wörter von den Schalteranordnungen 740 bis 752 wird die richtige Speicherstelle für die Gelb-Phase des Verkehrsstroms Φ 4 aufgesucht und an die Verriegelungszähler oder Decodier-Flipflops 820 und 822 übertragen. Die Daten gelangen Ober die Ausgabeleitungen DOOl bis DO-07 (F i g. 4A) an die betreffenden Decodierer bzw. Verriegelungszähler 820 und 822. Das Signal »Bereit für Neudaten-Strobe« auf der Leitung 566 löscht diese Zähler zur Aufnahme der neuen Daten auf den hereinführenden Leitungen. Sobald die Decodierer durch ein logisches Negativsignal auf der Leitung 596 ausgetastet worden sind, wird der neue Ausgang der Verriegelungszähler oder Decodierer 820 und 822 von den Sieben-Kanal-Decodierem 824, 826 decodiert und in den Sieben-Kanal-Anzeigeeinrichtungen 830 und 832 wiedergegeben. Infolge kurzzeitiger Betätigung eines der Schalter in den Anordnungen 742 und 756 erfolgte eine Zeitanzeige im Fenster 70a, so daß über die Leitung 746 und den Negator 747 eine logische 1 an die Neuwahl-Flipflop-Schaltung 740 übertragen wurde. Beim Abfühlen dieses FBpflops während des Programms mit der Feststellung, daß es gesetzt war, wurde das Programm zum Lesen von Adresse und Betriebsart

ίο des Verkehrsstroms in Gang gesetzt und im Speicher die richtige Zeit für die Übertragung an die Leitungen DOOO bis DO07 aufgesucht

Soll die angezeigte Zeit verändert werden, so betätigt man die Drucktasten 70c bzw. 7Od Dies bewirkt ein

is Weiterrücken des Ausgangs der Decodierer 820 bzw. 822 und auch der Ziffer, die in den Anzeigeeinrichtungen 830 bzw. 832 angezeigt wird. Beim anschließenden Betätigen der Drucktaste 7Oe geschieht nichts, weil der Freigabe-Schalter 76 nicht geschlossen ist Wenn nun die in den Anzeigeeinrichtungen 830 bzw. 832 eingestellte neue Zeit in den Speicher 12 eingegeben werden soll, betätigt man mit Hilfe eines Schlüssels den Freigabe-Schalter 76 und außerdem auch die Taste 7Oe Dadurch gelangt eine logische 0 auf die Leitung 750a (F i g. 3E und 19B), wodurch die Zeiteingabe-Flipflop-Schaltung 400 gesetzt wird. Bei Einlaufen der Befehle ADD 24 und SENS meldet das Abfühl- Flipilop 410 dem Rechner, daß eine neue Zeit eingegeben werden soll. Gemäß Spalte 212 in Fig.5 gibt das Signal ADDX9

w dann die Leitungen 820a bis 820c/ und 822a bis 822c/ für die Eingabe über die NÄND-GaUcr 744a bis 744n frei. So kommt die neue Zeiteinstellung an die zuvor befragte Speicherstelle. Sodann wird durch die Signale ADD20 und ADDZX (Fig. 15) ein Austastimpuls erzeugt um die Decodierer 820 und 822 sowie ihre Anzeigeeinrichtungen auszutasten oder freizumachen. Nach diesem Vorgang gelangen die im Speicher befindlichen neuen Daten über die Leitungen DO-OO bis DO07 an die Decodierer oder Verriegelungszähler 820 und 822 zur Anzeige in den Einrichtungen 830 bzw. 832; mithin wird der neue Speicher-Zustand jetzt im Zeitvorgabe-Einschub 70 bzw. an der Anzeigetafel 22 angezeigt Die gleiche, allgemein in Fi g. 21 gezeichnete Anordnung dient zur Oberprüfung und/oder Verände rung der Zeiteinstellung für die einzelnen Betriebsarten oder Funktionen der jeweiligen Verkehrsströme in der Regelanlage B.

Aus F i g. 4C ergibt sich, daß die Eingabeleitung 754b für die Durchgangszeit nur zum NAND-Gatter 760y für die Dezimalpunkt-Setzung führt, nicht aber zu irgendeinem der Decodier-NAND-Gatter 760a bis 760A. Dies vereinfacht erfindungsgemäß die Schaltungsanordnung; hätten alle NAND-Gatter 760a bis 760A am Ausgang ein logisches Hoch-Signal, so wäre zu folgern, daß der betätigte Schalter derjenige für die Durchgangszeit ist Im Bedarfsfalle ist es allerdings auch möglich, das Schließen des Durchgangszeit-Schalters über die NAND-Gatter 760a bis 760A zu decodieren.

Arbeitsbeispiel der Phasen/Zeit-Anzeigetafel

Vorstehend wurde die allgemeine Arbeitsweise sämtlicher Schaltungen für die Phasen/Zeit-Anzeige- und -Steuertafel beschrieben. Zusätzlich ist auf F i g. 5 zu verweisen, die einige Grund-Adressierschritte für die Ausführung der Funktionen oder Betriebsarten dieser Tafel und auch für weitere Funktionen bzw. Betriebsarten der in der Regelanlage B vorhandenen Schaltungsanordnungen angibt Als AusfOhrungsbeispiel sei nach-

folgend die allgemeine Betriebsweise der Steuertafel an Hand einer Reihe von vereinfachten Programmschritten erläutert, welche bei den Anordnungen hauptsächlich gemäß F i g. 3A bis 3E und 4A bis 4C verwendbar sind. Eine weitergehende Erläuterung erübrigt sich, da

Tafel - Weiterrücken

die Programmschritte in sich verständlich und die Ergebnisse jedes Schrittes jeweils angegeben sind.

Das erste Einfach-Grundprogramm betrifft das Weiterrücken der Tafel und ist wie folgt aufgebaut:

Schritt Programm-Befehl

Ergebnis

A SENS-ADD 22

B STORE SENS

C SENS-ADD 24

D STORE SENS

E SENS-ADD 25

F STORE SENS

G Wenn keine Betriebsart-Eingabe, nächsten

Schritt überspringen.

H Sprung auf Unter-Programm für Betriebsart-

Eingabe.

I Wenn keine Zeiteingabe, nächsten Schritt überspringen
J Sprung auf Unterprogramm für Zeiteingabe.

K Wenn keine Neuwahl, nächsten Schritt fiberspringen.
L Sprung auf das Unterprogramm für Anzeige.

M-O EXCTO. EXC2A EXCiS

P Wiederholung für alle Verkehrsströme.

Das Haupt-Rahmenprogramm der Regelanlage B ist in F i g. 2E angegeben. Die Adresse 326, welche auf Seite drei des Speichers und die hexadezimale Position 26 hinweist erfolgt der Befehl zu einem Unterprogramm für das Weiterrücken der Anzeige zu springen und nach Beendigung des Unterprogramms zum Hauptprogramm zurückzukehren. Dies ist als /MC-Befehl bezeichnet, was »Sprung auf ein Unterprogramm und Einschreiben auf der laufenden Seite« (jump to a subroutine and mark in current page) bedeutet; dahinter erfolgt die Rückkehr zum Hauptprogramm und dessen Beendigung.

Das vorstehed angegebene Weiterrück-Programm wird vom Hauptprogramm v.'ieder aufgenommen und vervollständigt Für jeden in Bewegung befindlichen Verkehrsstrom, der von der Regelanlage B gesteuert wird, werden die Schritte A bis P wiederholt Ist dieses Programm für sämtliche Verkehrsströme beendet so kehrt die Weiterrück-Unterschleife ram Hauptprogramm gemäß F i g. 2E zurück.

Mit den Schritten A bis F werden die Flipflops für Neuwahl, Zeiteinabe und Betriebsart-Eingabe abgetastet; sind die beiden letztgenannten nicht gesetzt und ist das Neuwahl-Flipflop gesetzt so folgt daraus, daß an der Einstelltafel Drucktasten betätigt worden sind, um die Dauer einer bestimmten Betriebsart für einen Prüfen und Setzung des Neuwahl-Flipflops 440 ermitteln. Bei Setzung Daten auf dem Neuwahl-FIipflop speichern. Zeiteingabe-Flipflop 400 prüfen.
Bei gesetztem Flipflop 400 Daten speichern.
Betri^bsart-Eingabe-Flipflop 420 prüfen.
Bei gesetztem Flipflop 420 Daten speichern.
Bei nicht gesetztem Betriebsart-Eingabe-Flipflop
nächsten Schritt überspringen.

Erfolgte kein Überspringen wegen des vorigen Schrittes, so springt das Programm auf das Unterprogramm für die Betriebsart-Eingabe und kommt nach Beendigung nicht auf dieses Programm zurück.

Bei nicht gesetztem Zeiteingabe-Flipflop nächsten Schritt überspringen.

Erfolgte kein Überspringen wegen des vorigen Schrittes, so springt das Programm auf das Unterprogramm für die Zeiteingabe. Nach Beendigung kehrt es nicht zu diesem Programm zurück.

Bei nicht gesetztem Neuwahl-FIipflop erfolgt Überspringen des nächsten Schrittes.

Erfolgte kein Überspringen wegen des vorherigen Schrittes, so springt das Programm auf das Unterprogramm für das Weiterrücken der Zeitanzeige für die Dauer oder Funktion dieser Betriebsart

Flipflops für Neuwahl, Zeiteingabe und Betriebsart-Eingabe werden neu gesetzt.

Das Programm wird für jeden Verkehrsstrom der Regelanlage neu durchlaufen.

ausgewählten Verkehrsstrom anzuzeigen, für den dann das Weiterrück-Unterprogramm durchlaufen wird. In

j", diesem Falle tritt der Schritt L ein, nämlich ein Sprung auf die Anzeigen-Unterschleife. Letztere ist ein Hilfsprogramm, das die im Speicher vorhandene Zeiteinstellung für den jeweiligen Verkehrsstsrom und die mit den Schaltern auf der Tafel 22 ausgewählte

so Betriebsweise anzeigt Sind keine Fiipflops gesetzt so werden in den vorsorglichen Schritten M bis O des Weiterrück-Programms sämtliche Fiipflops rückgesetzt. Dann erfolgt die Programmwiederholung für den nächsten Verkehrsstrom. Sind alle Verkehrsströme durchgeprüft indem das Weiterrück-Programm für jeden einzelnen Verkehrsstrom durchlaufen ist so wird das Weiterrück-Programm beendet und das Hauptprogramm fortgesetzt.
Beispielsweise sei angenommen, daß die Höchst-Ein-

bo laufzeit für den Verkehrsstrom Φ 4 angezeigt werden soll. Dazu werden die Wähltasten 74a und 78c der Tafel 22 betätigt Nach Aufruf des Weiterrück-Programms und nach dessen Durchlauf bis zu Φ 4 wird das Neu.vahl-Flipflop 440 durch Betätigung der Wähltaste 74a oder 78c gesetzt. Im Schritt A des Weiterrück-Programms wird dann das Setzen des Neuwahl-Flipflops abgefühlt und im Schritt B eingespeichert Da an der Steuertafel keine Betätieune für die Zeiteineabe oder

die Betriebsart-Eingabe stattgefunden hat, werden die beiden anderen Flipflops nicht gesetzt, so daß die Schritte G und I wirksam werden; die Unterprogramme für die Zeit- und Betriebsart-Eingabe werden daher umgangen. Bei Erreichen des Schrittes K fehlt ein

Anzeige der Höchst-Einlauf zeit für Φ 4

DOADD 19

EXC-ADD 20 (Blank)

K	EXC-ADDIX
L	DO-ADD19
M	DO-ADD15
N-P	EXC-ADD22 EXC-ADD 24 EXC-ADD25

Auslaß-Befehl, so daß der Schritt L wirksam wird; infolgedessen geht das Weitenikk Programm in die Unterschleife für die Anzeige wieder, was in vereinfachter Form im folgenden Programm dargestellt ist.

Schritt	Hand	Programm-Befehl
A	Taste 74a drücken.
B		SENS-ADD 22
C	Taste 78c drücken.
D		SENS-ADD 22
E		Ist Flipflop für Neuwahl gesetzt und für Zeiteingabe nicht gesetzi, gem. DI-ADD18 Adresse der Zeit und Funktionsschalter feststellen.
F		EXC-ADD18
G		EXC-ADD19
H		DO-ADD15

Der Rechner durchläuft dann die verschiedenen Schritte des Anzeige-Unterprogramms. An der Anzeigetafel erfolgt dadurch eine Löschung und anschließend die Eingabe der Speicherdaten für die Höchst-Einlaufzeit des Verkehrsstroms Φ 4. Die Austastung (blanking) wird dann durch Ausführung des Befehls ADD 21 bei Schritt K beseitigt Nachdem die Höchst-Einlaufzeit für Φ 4 angezeigt worden ist, wird das Neuwahl-Flipflop im Schritt N ruckgesetzt Das Programm setzt sich dann mit der Weiterrück-Schleife bei allen noch überwachten verbleibenden Verkehrsströmen fort Im Anschluß an die Durchprüfung sämtlicher Verkehrsströme wird das Hauptprogramm zu dessen Beendigung wieder aufgenommen.

Weil alle 0,1 s ein Programmzyklus durchlaufen wird, erscheint die durch Auswahl einer Betriebsart und eines Verkehrsstroms bedingte Anzeige kontinuierlich. In

60

65 Ergebnis

Neuwahi-Flipflop 440 wird gesetzt.

Setzer des Neuwahl-Flipflops wird angezeigt. Neu-Wahl-Flipflop wird wieder gesetzt.

Setzen des Neuwahl-Flipflops wird angezeigt. Wörter werden gelesen und in den NAND-Gattern 760a—760Λ gespeichert

Wirkungslos, weil Leitung 762/ auf H. Daher keine Hunderter-Anzeige. Wirkungslos, da Leitung 762/ auf H. Über NAND-Gatter 602 und Negator 604(F i g. 15)wer-

den die Betriebsarten-Lämpchen 774 78a, 80c und 82c

gelöscht. Zuerst wird der Impuls »Bereit für Neudaten-Strobe« auf der Leitung 566 erzeugt wodurch die Decodierer 820 und 822 gelöscht werden. Bei Erscheinen von lOSTtritt der Neudaten-Strobe-Impuls auf der Leitung 562 auf, der die NAND-Gatter 810 und 812 verriegelt sowie die Dezimal-Flipflops 890 und 894 taktet Wirkungslos, weil nicht binnen 0,1 s.

Logisches Niedrig-Signal auf der Leitung 582 zur Setzung des Blank-Flipflops. Logisches Niedrig-Signal auf Leitung 596 bewirkt Austastung der Einheiten 820,822, 824 und 826. Auf den Leitungen DO-OO bis DO-07 treten Zeitdaten auf.

Blank-Flipflop wird gesetzt Decodierer veranlassen Anzeige der in Speicherstellung 263 gesetzten Zeit. Programmstelle 99 auf S. 2. (Höchst-Einlaufzeit für Φ 4.) Neudaten-Strobe-Impuls bringt Daten auf die Leitungen DO-OO bis DO-07.

Betriebsart-Lämpchen leuchten entsprechend den eingeschalteten Betriebsarten auf.

Neuwahl-Flipflop 440 sowie Zeit- und 3eiriebsart-Eingabe-FIipflops werden neu gesetzt

gleicher Weise sieht es so aus, als wären sämtliche auf dem Zeitvorgabe-Einschub 70 und den unteren Phasen-Moduln angezeigten Funktionen bzw. Schaltmaßnahmen kontinuierlich angezeigt, obwohl die Anzeige in Wirklichkeit zehnmal je Sekunde stattfindet Wegen der Geschwindigkeit des Digitalrechners ergibt sich der Eindruck, als fänden verschiedene Funktionen oder Betriebswelsen zur gleichen Zeit statt

Im weiteren sei angenommen, daß die Höchst-Einlaufzeit für den Verkehrsstrom Φ 4 verändert werden solL Durch Betätigen der Wähltaste 74a oder 78c wird das Neuwahl-Flipflop gesetzt; dadurch wird, wie erwähnt, die Höchst-Einlaufzeit für Φ 4 angezeigt Anschließend wird die Taste 70c oder 7Od gedrückt, um die Ziffern oberhalb dieser Tasten weiterrücken zu lassen. Sobald die richtige Neueinstellung vorliegt, wird zuerst der Freigabe-Schalter 76 betätigt und dann die

Drucktaste 7Oe gedrück,. Dadurch wird auf die Leitung 750 (Fig.3E) ein negativer logischer Zustand »egebeii. der das Zeiteingabe-FJioflop 400 setzt. Irr· Steuertafel-Weiterrück-Programm r'imjti daher ein Abfühlen des Neijwahl-Flipfiops statt; diesps ist aber beim vorherigen Durchlauf bis zum Schritt L des Anzeige-Programms gelöscht worden, so daß bei Schritt A des Weiterrück-Frügramms ein Setzen des Neuwahl-Flipflops nicht abgefühlt werden kann. Bei Schritt C des Weiic:rück-Prograir.ms lieg! der Befehl SENS-ADD24 vor, mit dem das Setzen des Zeiteingabe-FIipflops 400 abgeta

Zeiteingabe-Umerprogramm

stet wird. Infolgedessen erfolgt kein Überspring-Befehl bei Schritt I, und das Weiterrück-Programm schreitet zu dem Befehl bei Schritt J fort. Dies ist ein Sprung-Befehl ^ur Einführung einer Zeit-Unterschleife, welche run

-, eingeführt wird, so daß die jetzt im Fenster 7Oe angezeigte Zeit an die Speicherstelle für die Höchst-Einlaufzeit des Verkehrsstroms Φ 4 eingegeben wird. Das Zeiteingabe-Unterprogramm ist verhältnismäßig einfach und besteht im wesentlichen aus den beiden im

in folgenden verkürzt wiedergegebenen Schritten.

Schritt

Proeramm· Befehl

Ergebnis

DlADDi*

SENS-A DD t9

Zustand der Leitungen 820a bis 820c/ und 822a bis 822c/ wird in Speicher an der Adresse der NAND-Gatfc 760a bis 760Λ hinzugefügt, was die früheren Zeitdaten vernichtet.

(^-Anschluß des Hunderter-Flipflops 840 wird abgelesen und in den Speicher als 0 oder 1 eingegeben.

Man erkennt, daß die Daten auf den Leitungen 820a bis 820c/ und 822a bis 822c/ in den Speicher bei der Verkehrsstrom- und Betriebsart-Adresse aus den NAND-Gattern 760a bis 760Λ eingegeben wird. Gleichzeitig wird der (?-Anschluß des Flipflops 840 abgelesen und entweder als 0 oder als 1 in den Speicher eingeführt. Da dieses Flipflop nur für die Signale MAX 1 und MAX2 benutzt wird, wird es im speziellen Beispiel von Fig.3E vom NAND-Gatter 470 nicht abgefühlt Nach Vervollständigung des Zeiteingabe-Unterprogramms wi^rd dieses beendet, und das Weiterrück-Pro gramm läuft für den nächsten Verkehrsstrom weiter, bis sämtliche Verkehrsströme verarbeitet worden sind. Nach dem Durchlauf des Weiterrück-Programms für alle Verkehrsströme wird das Hauptprogramm mit den

Befehlen gemäß F i g. 2E weitergeführt Obgleich zu Beginn eine Anzahl von Zeiten in den

Speicher 12 eingegeben werden kann, sei im folgenden to beispielshalber eine Liste von Speicherstellen für bestimmte Funktionen bzw. Schaltmaßnahmen und der zugeordneten Rechnereinstellungen angegeben.

Zeiteinsteilungen für Φ 4

(Hexadezimale)	Funktionen
Speicherstelle	(Schaltmaßn.)
203	Durchgangszeit
2OF	MAXi
21B	MAX 2
227	Mindest-Einlaufzeit
233	Gelb
23F	Rot
24B	Betätigungen/s
257	Anzahl vor Betätigung
263	Höchst-Einlaufzeit
26F	Gradient (s/s)
27B	Mindest-Totzeit
287	Bedarf Gelb
293	Bedarf Rot
29F	Fußg. Verzog.
2AB	Fußg. frei
2B7	Rot-Auslauf

HEX/DEZ.	0.1 s
18	Ja
28	Nein
28	Nein
08	Nein
28	Ja
OA	Ja
03	Nein
03	Nein
12	Nein
02	(0,01)
14	Ja
28	Ja
OA	Ja
05	Nein
05	Nein
OA	Nein

Zeit

2,4

40

40 8

4,0 1,0 3,0

18 .02 2,0 4,0 1,0 5 5

10

Man sieht, daß die Zeit in hexadezimaler Form eingegeben und in Sekunden übersetzt wird, welche in der letzten Spalte angegeben sind. Die vorletzt Spalte gibt den Zustand des NAND-Gatters 76Oy wieder. Wird es für die betreffende Betriebsart benutzt, so ist diese in Einheiten von 0,1 s angegeben, sonst in Einheiten von 1 s. Dies gilt mit Ausnahme der unterstrichenen Zeiten. An der Speicherstelle 257 (hexadezimal) ist die Anzahl »vor Betätigung« in Fahrzeugen nicht in Sekunden angegeben. Ferner ist an der Speicherstelle 26F (hexadezimal) der Gradient in s/s angeordnet Hierbei wird das Flipflop 760./ nicht benutzt, weil Hunderter statt Zehner angezeigt werden; auch das ist in der Liste angegeben.

Schluß

Die vorstehend beschriebenen Schaltungsanordnung gen dienen in Verbindung mit einem Digitalrechner dazu, grundsätzlich die verschiedenen Funktionen oder Schaltmaßnahmen durchzuführen, die den einzelnen Schaltkreisen zugeordnet sind. Je nach den in die Regeianläge B ein- oder auszugebenden Zeit- oder Schaltdaten kann die Programmierung zum Bewerkstelligen der einzelnen Zeitgabe- und Steuerfiipktionen nach der Erfindung verändert werden.

Hierzu 32 Wall

Claims (29)

Patentansprüche:

1. Verkehrsregelanlage zur Steuerung der Signalgebung, mit einer Rechner- und einer Anzeigeeinheit sowie einem Speicher, in welchem mittels einer Festhalteeinrichtung individuelle, codierte Darstellungen speicherbar sind, die derjenigen Zeitdauer entsprechen, während deren für den Betrieb der Verkehrsregelanlage ein ausgewählter Zeitabschnitt funktionsbestimmend sein sou, dadurch gekennzeichnet, daß der Speicher (12) getrennt codierte Adressen für separate Speicherstellen aufweist, weiche jeweils einem bestimmten Zeitabschnitt entsprechen, daß zur Wahl der einem bestimmten Zeitabschnitt entsprechenden codierten Adresse des Speichers (12) eine handbetäbgbare Schaltergruppe (74,75) vorhanden ist, daß durch diie mit letzterer ausgewählte codierte Adresse eine !Einrichtung (100) zum Herausgreifen derjenigen getrennt codierten Darstellung im Speicher (12), die pem bestimmten Zeitabschnitt entspricht, sowie eine (Decodiereinrichtung (140) für die ausgewählte getrennt codierte Darstellung ansteuerbar ist, urn «inen Zeitgabewert zu erzeugen, und daß in Abhängigkeit von diesem die Zeitgabc für den bestimmten Zeitabschnitt erfolgt.

2. Anlage nach Anspruch 1, dadurch gekennzeichnet, daß eine optische Anzeigeeinrichtung (10) zum lichtbaren Anzeigen einer numerischen Anzeigciriformation vorhanden ist, weiche die ausgewählte getrennt codierte Darstellung als Zahl repräsentiert.

3. Anlage nach Anspruch 2, dadurch gekennzeichnet, daß die in der optischen Anzeigeeinrichtung (TOa) wiedergegebene Zahl veränderbar und in eine ΐί •eue, codierte Darstellung decodierbar ist, weiche an diejenige Speicherstelle eingebbar ist, die der mit der Schaltergruppe (74, 75) ausgewählten codierten (Speicheradresse entspricht

4. Anlage nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß zum Einstellen der t>auer der jeweiligen Programmperioden der Verkehrsregelanlage auf einen vorgewählten, bekannten Zeitraum eine äußere Zeitsteueranlage Vorgesehen ist, die eine Einrichtung (120) zum Erzeugen eines Steuersignals mit bekannter Geschwindigkeit bzw. Frequenz aufweist, welche dem bekannten Zeitabschnitt entspricht, daß das Vorhandensein des Steuersignals abtastbar ist und bei auftretendem Steuersignal eine programmausgelö-He Abtastvorrichtung (150) anspricht, mittels deren 4ie Programmperiode gesteuert veränderbar ist, dal) die Schaltungsanordnung (120) ein Flipflop (290) mit feinen? Ausgang (234) besitzt, welches zur Erzeugung des Steuersignais an diesem Ausgang durch ein mit der bekannten Geschwindigkeit bzw. Frequent tetätigbaren Taktgeber (130) taktbar ist, und daß Vom Ausgang des Flipflops (290) eine Löscheinrichtung (320) gesteuert ist, mittels welcher das Steuersignal am Ausgang des Flipflops (294) bo löschbar ist

5. Anlage nach Anspruch 4, dadurch gekennzeichnet, daß die Zeitsteueranlage (120) eine Einrichtung besitzt, mittels deren die Programmperiode bei einem an dem Flipflop (290) anstehenden Ausgang durchlaufbar und bei einem an dem Flipflop (290) auftretenden zweiten Ausgang anhaltbar ist, welch letzterer während des Programmablaufs erzeugbar ist, und daß zur Steuerung der gewählten Zeitdauer eine in Abhängigkeit von derjenigen Anzahl von Programmperioden, die der bekannten Anzahl entspricht, arbeitende Anordnung vorhanden ist

6. Anlage nach wenigstens einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß eine Ein- und Ausgabeeinrichtung (170) für die leitungsgebundene Zu- und Abführung von Verkehrsinfonnation in die bzw. aus der Rechnereinheit (10) vorhanden ist, daß die Ausgabeeinrichtung (500) eine an die Zuleitung angeschlossene Ausgangsleitung (DO) besitzt, mittels deren aus der Recheneinheit (10) ein einzelnes Bit Binärinfornnation ausgebbar ist, daß die Eingabeeinrichtung ein logisches Gatter (502) mit einer ersten Eingangsleitung (504), durch die dem logischen Gatter (502) ein einzelnes Bit Eingangsinformation zuführbar ist, sowie einer zweiten Eingangsleitung ^506) aufweist, mittels welcher das logische Gatter (502) auftaktbar ist, worauf an einer Ausgangsleitung (508) ein dem Bit Eingangsinformation entsprechendes Bit Binärinformation ausgebbar ist, und daß an die Ausgabeeinrichtung (500) eine Schalteinrichtung (Q 6) angeschlossen ist, durch deren Zustand der logische Schaltzustand an der Zuleitung (EB) steuerbar ist, wozu die Schalteinrichtung (Q6) ein an die Ausgangsleitung (508) des logischen Gatters (502) angeschlossenes Zustandssteuerglied aufweist, so daß in Abhängigkeit von dem einzelnen Bit Binärinformation an der Ausgangsleitung (508) des logischen Gatters (502) der Zustand der Schalteinrichtung (Q 6) einstellbar ist

7. Anlage nach Anspruch 6, dadurch gekennzeichnet, daß ein zweites logisches Gatter (616) vorhanden ist, welches zwei Eingangsleitungen (6166,- 616a bzw. ADRESSE2X) sowie eine Ausgangsiei'ung (DI) aufweist, die mit dem ersten Eingang (504) des ersten logischen Gatters (502) verbindbar ist, daß eine Einrichtung zum Auftakten der ersten Eingangsleitung (616a bzw. ADRES-SEU) des zweiten logischen Gatters (616) vorgesehen ist und daß dessen zweiter Eingangsleitung (6166/ ein logisches Signal zuführbar ist, das der Verkehrsinformation entspricht

8. Anlage nach wenigstens einem der Ansprüche 4 bis 7, dadurch gekennzeichnet, daß ein erstes D-Flipflop (iS34) vorhanden ist, dessen D Anschluß an die Ausgangsleitung (DO) angeschlossen ist und das eine (^-Klemme sowie einen Taktanschluß (an 632) aufweist, daß ein zweites D-Flipflop (640) mit seinem D-Anschluß an die <?·Klemme des ersten D-Flipflops (634) angeschlossen ist und eine mit einer Ausgangsschaltung, die eine Ausgangseinrichtung (642) zur Steuerung eines der Signale besitzt, verbundene Q-Klemme sowie einen Taktanschluß (an 644) hat und daß den Taktanschlüssen der beiden Flipflops (634, 640) Taktimpulse zuführbar sind, wobei eine Einrichtung zum Erzeugen des dem ersten Flipflop (634) zugeführten, vor dem an das zweite Flipflop (640) gelangenden Taktimpuls erzeugten Taktimpulses vorhanden ist

9. Anlage nach Anspruch 8, dadurch gekennzeichnet, daß der erste Taktimpuls (STROBE) mit einer ersten Impulsfrequenz und der zweite Taktimpuls (DOXIOST; ADRESSEX) mit einer zweiten Impulsfrequenz erzeugbar ist, welch letztere die erstere wesentlich übersteigt

10. Anlage nach wenigstens einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß im Speicher

(12) getrennte logische Binärsignale entsprechend ausgewählten Funktionen der Verkehrsregelanlage (B) aufnehmbar sind und eine Ausgangsschaltung (600) für eine Lichtanzeige (784 80c; 82 c, TId) eines bestimmten ausgewählten Vorganges bzw. Zustan- s des sowie eine Betätigungseinriditung vorhanden ist, mittels deren die Lichtanzeige (784 80ς 82t; TId) bei Eintreffen eines codierten Signals aus dem Speicher (12), das dem ausgewählten Ausgang biw. Zustand entspricht, betätigbar ist, und daß zum ι ο Auslosen der Betätigungseinrichtung eine Steuerung vorhanden ist, die ein D-Flipflop (600) aufweist, dessen D-Anschluß an einer mit dem Speicher (12) verbundenen Leitung (DO) liegt, dessen Q-Klemme die Betätigungseinrichtung (606) bildet und dessen is Taktanschhiß von einem mit der Steuerung verbundenen Taktgeber (602) einen Taktimpuls erhält, um das an dem Speicher (12) und dem D-Anschluß stehende codierte Signal an die ^-KJenwne überzuleiten.

11. Anlage nach wenigstens einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, daß eine Eingangsschaltung mit einer Schaltanordnung vorhanden ist, die ein einem ausgewählten Vorgang bzw. Zustand entsprechendes logisches Signal zu erzeugen gestattet, das dem Speicher (12) mittels einer Einrichtung zuführbar ist, welche von einer Steueranordnung auftaktbar ist und welche ein logisches Gatter (722) mit zwei Eingängen sowie einem Ausgang (738) aufweist, wobei der erste jo Eingang mit der Schaltanordnung (92ei 92f, 91g) verbindbar ist, um ein durch ihren Zustand bzw. ihre Stellung entstehendes codiertes Signal aufzunehmen, wobei der zweite Eingang (720) mit der Steuerungsanordnung (14) verbindbar ist, mittels deren der zweite Eingang wahlweise zu- und abschaltbar ist, und wobei der Ausgang (738) mit dem Speicher (12) verbindbar ist

12. Verkehrsregelanlage zur Steuerung der Signalgebung, mit einer Rechner- und einer Anzeigeeinheit sowie mit einem Speicher, in welchem mittels einer Festhalteeinrichtung individuelle, codierte Darstellungen speicherbar sind, die derjenigen Zeitdauer entsprechen, während deren für den Betrieb der Verkehrsregelanlage ein ausgewählter « Zeitabschnitt funktionsbestimmend sein soll, dadurch gekennzeichnet, daß in der Anzeigeeinheit (70a/ wenigstens ein ausgewählter Zahlenwert optisch darstellbar und dieser mittels einer Stelleinrichtung (706, 70a 704J individuell in einen geänderten Wert umwandelbar ist, der in den Speicher (12) über eine Eingabeeinrichtung (820, 822) eingebbar ist, welche für die Zuleitung von Befehlen an die Rechnereinheit (C) handbttatigbar ist, und daß das Vorhandensein solcher und anderer Befehle auf der die Verkehrsbewegungen wiedergebenden Anzeigeeinheit darstellbar ist

13. Anlage nach wenigstens einem der Ansprüche 1 bis 12, dadurch gekennzeichnet, daß zur Steuerung der Verkehrssignale ein Zeitgabesystem (120) mit eo taktbarer Flipflopschaltung (290) vorgesehen ist und daß die Zeitdauer der einzelnen Verkehrssignale (S) für jeden Verkehrsstrom (Φ 1... Φ 4) gesteuert veränderbar- und anzeigbar ist

14. Anlage nach wenigstens einem der Ansprüche 1 bis 13, dadurch gekennzeichnet, daß zur Steuerung einer ausgewählten, aus eiüer gegebenen Anzahl von Zeiteinheiten bestehenden Zeitdauer eines Verkehrssignals (S) bestimmter Funktion eine programmgesteuerte Rechnereinheit ^Q vorhanden ist, die mit bestimmten Programmperioden arbeitet, welche aus einer Reihe von aufeinanderfolgenden Schritten bestehen, daß das Zeitgabesystem (120) ein Flipflop (290) aufweist, das einen ersten, ausgewählten Ausgang beim Auftakten sowie einen zweiten Ausgang führt und das mittels eines Taktgebers mit einer bestimmten Geschwindigkeit bzw. Frequenz taktbar ist, deren Periode den Zeiteinheiten entspricht, daß eine Einrichtung zum Unterbrechen des Programmablaufs bei Auftreten des zweiten Ausgangs an dem Flipflop (290) und zum Freigeben des Programmablaufs bei Auftreten des ersten, gewählten Ausganges vorgesehen ist, wobei der zweite Ausgang während des Programmablaufs erzeugbar ist, und daß die Zeitgabe der ausgewählten Zeitdauer in Abhängigkeit von einer Anzahl von Programmperioden steuerbar ist, die der gegebenen Anzahl von Zeiteinheiten entspricht

15. Anlage nach Anspruch 14, dadurch gekennzeichnet, daß mittels einer Meldeeinrichtung (300) das Andauern des ersten Ausganges an dem Flipflop (290) über die bekannte Periode hinaus signalisierbar ist und daß die Meldeeinrichtung (300) eine Anzeigeeinrichtung (306) steuert mittels deren das Vorhandensein des ersten Ausganges während einer ein festes Mehrfaches der bekannten Periode überschreitenden Zeitdauer anzeigbar ist

16. Anlage nach Anspruch 14 oder 15, dadurch gekennzeichnet, daß zum Einstellen der Zeitdauer der Programmperiode auf eine vorgewählte, bekannte Zeit eine außerhalb der Rechnereinheit (C) befindliche Schaltanordnung (120) vorgesehen ist, welche eine Einrichtung (290) zum Erzeugen eines Steuersignals mit einer der bekannten Zeit entsprechenden bekannten Geschwindigkeit bzw. Frequenz, eine das Vorhandensein des Steuersignals feststellende Abtasteinrichtung (150) und eine programmgesteuerte Fühleinrichtung (460) aufweist, mittels deren die Periodendauer in Abhängigkeit von dem festgestellten Vorhandensein des Steuersignals steuerbar ist

17. Anlage nach Anspruch 16, dadurch gekennzeichnet, daß die Schaltanordnung ein Flipflop (290) mit einem Ausgang (294) sowie eine Takteinrichtung (130) besitzt die mit der bekannten Geschwindigkeit bzw. Frequenz betätigbar ist und durch die das Flipflop (290) zur Erzeugung des Steuersignals an dem Ausgang (294) getaktet werden kann, und daß das Flipflop (290) abhängig von der Taktgabe durch eine Löscheinrichtung (320) unter Beseitigung des Steuersignals von dem Ausgang (294) rücksetzbar ist

18. Anlage nach wenigstens einem der Ansprüche 1 bis 17, dadurch gekennzeichnet, daß ein Schaltkreis (73, 75, 77, 78, 80,82) zur Erzeugung einer Adresse entsprechend einer ausgewählten Funktion der Verkehrsregelanlage vorhanden ist, daß ein dieser Adresse entsprechendes codiertes Signal dem Speicher (i2) mittels einer Schalteinrichtung (760) zur Erzeugung der Binärdarstellung der ausgewählten Funktion an einer Reihe paralleler Ausgangsleitungen (DO) zuführbar ist, an welche der Eingang einer Zähleinrichtung (820, 822) angeschlossen ist, die mittels einer Stelleinrichtung (824,826) auf einen der Binärdarstellung an den parallelen Leitungen (DO) entsprechenden Binärcode in einer zweiten

Gruppe von Ausgangsleitungen (820a-et 822a-</,) uinsetzbar ist, daß der Binärcode an diesen zweiten Ausgangsleitungen mittels einer handbetätigbaren (70b—d) veränderbar ist, daß der an den zweiten Ausgangsleitungen (820a-4 822a-d) auftretende Binärcode mittels eines Decodieren (824, 826) umss-izbar ist, welcher einen Ausgang zum Erzeugen einer decodierten Darstellung des Binärcodes an den zweiten Ausgangsleitungen (820a — d, 822a—</,) aufweist, und daß mittels einer Anzeigeeinrichtung (830, ι ο 832) die der decodierten Darstellung entsprechenden Ziffern anzeigbar sind.

19. Anlage nach Anspruch 18, dadurch gekennzeichnet, daß eine Aufnahmeeinrichtung (770, 772, 774) für den Binärcode an den zweiten Ausgangsleitungen zur Eingabe in den Speicher (12) an der Adresse der ausgewählten Funktion vorhanden ist

20. Anlage nach Anspruch 18 oder 19, dadurch gekennzeichnet, daß für die Zuführung eines logischen Signals, z. B. eines Bits, an eine der y> Eingangsleitungen (DI) eine Schnittstellenschaltung (610) vorhanden ist, die zur Aufnahme des logischen Signals als Verkehrsinformation einen Eingangsteil (612) hat und mit einem Ausgangsteil (614) an den einen Eingang eines logischen Gatters (616) angeschlossen ist, wobei Eingangs- und Ausgangsteil durch eine Verbindungseinrichtung (610) verbunden sind, die mit einer Strahlungsquelle (612) und mit einer Betätigungseinrichtung (614) hierfür zur Betätigung in Abhängigkeit von dem Eingangsteil (612) zugeführter Verkehrsinformation versehen ist, und daß der Ausgangsteil (616) abhängig von der Freigabe (614) der Strahlungsquelle (612) durch eine von dieser beaufschlagte Betätigungseinrichtung betätigbar ist

21. Anlage nach Anspruch 20, dadurch gekennzeichnet, daß die Verbindungseinrichtung (610) einen mit einem Eingang an den ersten Teil angeschlossenen Kurzschlußkreis aufweist, der einen mit Masse verbundenen Ausgang besitzt, und daß ein Kurzschlußglied (D 2) zwischen dem Eingang und dem Ausgang des Kurzschlußkreises in Reihe liegt

22. Anlage nach wenigstens einem der Ansprüche

1 bis 21, dadurch gekennzeichnet, daß ein Impulserzeuger (6⁷O) zum abwechselnden Erzeugen eines ersten und eines zweiten Impulses vorhanden ist und daß bei Auftreten des ersten Impulses eine Betätigungseinrichtung (712) für eine erste Steuerungseinrichtung (716) sowie bei Auftreten des zweiten Impulses eine Betätigungseinrichtung (694) für eine zweite Steuerungseinrichtung (722) anspricht

23. Anlage nach Anspruch 22, dadurch gekennzeichnet, daß der zweite Impuls mit einer Impulsfre- quenz erzeugbar ist weiche wesentlich kleiner ist als die Impulsfrequenz des ersten Impulses.

24. Anlage nach Anspruch 22 oder 23, dadurch gekennzeichnet daß der Impulserzeuger (670) zum Erzeugen erster bzw. zweiter Impulse zumindest eo jeweils alle 0,1 s eingerichtet ist

25. Verkehrsregelanlage nach wenigstens einem der Ansprüche 1 bis 24, dadurch gekennzeichnet daß zur Auswahl von ausgesuchten Verkehrsregelungs-Faktoren bzw. -Einflußgrößen entsprechenden Un- terprogrammen ein handbetätigbares Schaltwerk (758) vorhanden ist, an das eine Decodiereinrichtung (770, 772, 774) angeschlossen ist welche eine- Einrichtung zur Ingangsetzung eines der Einstellung des Schaltwerks (758) entsprechenden Unterprogramms besitzt.

26. Anlage nach Anspruch 25, dadurch gekennzeichnet daß das Schaltwerk (74, 75) eine Gruppe von Schaltern (74,4-L; 75a-ί 77a-α 78a-G 80a, b, 82a, b) aufweist, die jeweils einer ausgewählten Funktion entsprechen und dank einer Sperreinrichtung nur einzeln betätigbar sind, daß zur Herstellung eines dem jeweils betätigten Schalter zugeordneten Ausganges (760) eine die Gruppe decodierende Trennschaltung vorhanden ist und daß in Abhängigkeit von dem Ausgang der Speicher (12) mit derjenigen Stelle des Zahlenwerts adressierbar ist welche dem betätigten Schalter entspricht

27. Anlage nach Anspruch 25 oder 26, dadurch gekennzeichnet daß als Anzeigeeinrichtung ein Sieben-Kanal-Decodierer (824, 826) mit einem Eingang für codierte Information vorhanden ist welcher dem Zahlenwert für die ausgewählte Funktion in dem Speicher (12) entspricht und daß die codierte Information mittels einer Decodiereinrichtung (824,826) in eine Sieben-Kanal-Darstellung umsetzbar ist welche ziffernweise mittels einer Sieben-Kanal-Anzeigeeinrichtung (830, 832) darstellbar ist

28. Anlage nach einem der Ansprüche 25 bis 27, dadurch gekennzeichnet daß die Stelleinrichtung (70) einen Binärzähler (820,822) mit einem Eingang (DOOO bis DOOT) für aus dem Speicher (12) zugeführte binär codierte Information aufweist die dem der ausgewählten Funktion zugeordneten, in dem Speicher (12) befindlichen Zahlenwert entspricht, daß mit dem Eingang eines Sieben-Kanal-Decodiereirs (824,826) eine an diesen binär codierte Ausgangsinformation (820, 822) liefernde Ausgabeeinrichtung verbunden ist und daß die binär codierte Ausgangsinformation mittels eines handbetätigbaren Zählen; (7Oq 7Od) nacheinander jeweils um eine Zifferneinheit veränderbar ist

29. Anlage nach Anspruch 28, dadurch gekennzeichnet daß die Eingabeeinrichtung (820, 822) Zuführmittel für die binär codierte Ausgangsinformation von dem handbetätigbaren Zähler (70<; 7Od) an den Speicher (12) aufweist und daß zur Betätigung der Zuführmittel ein handbetätigbarer Schalter (7Oe^vorhanden ist