DE2326644A1

DE2326644A1 - Verfahren zur datenkompression von nachrichtensignalen

Info

Publication number: DE2326644A1
Application number: DE2326644A
Authority: DE
Inventors: Franz Dipl Ing May; Broder Dr Ing Wendland
Original assignee: Licentia Patent Verwaltungs GmbH
Current assignee: Licentia Patent Verwaltungs GmbH
Priority date: 1973-05-25
Filing date: 1973-05-25
Publication date: 1974-12-12
Also published as: FR2231163A1; BE815483A; FR2231163B3; DE2326644C3; NL7406839A; DE2326644B2

Description

LICENTIA
Patent-Verwaltungs-GmbH 6000 Prankfurt(Main) 70, Theodor-Stern-Kai 1

ülm(Donau), 21. Mai 1973 PT-UL/Sar/lu UL 73/27

"Verfahren zur Datenkompression von Nachrichtensignalen"

Die Erfindung betrifft ein Verfahren und eine Anordnung zur Datenkompression von Nachrichtensignalen, insbesondere von Fernsehsignalen, zur Anpassung des Datenflusses an die beschränkte Kapazität eines Nachrichtenkanals, wobei das Nachrichtensignal in Zeitabständen der Dauer T abgetastet wird und, gesteuert durch eine Detailanalyse des Nachrichtensignales, nur für die Senke relevante Signale übertragen werden.

Pur die übertragung von Nachrichtensignalen sind im allgemeinen sehr große Nachrichtenflüsse erforderlich» So benötigt beispiels-

409860/OSfS

23266U

- 2 - UL 73/27

weise die Puls -C ode -Modulation (PCM) für Videosignale rait einer Bandbreite von 5 MHz eine Bitrate von etwa 70 MBit/s. Schon frühzeitig sind daher Verfahren entwickelt worden, um die zur Übertragung erforderliche Bitrate zu reduzieren. ,

In der Deutschen Offenlegungsschrift 2045392.3 wird beispielsweise vorgeschlagen, zur Anpassung an die beschränkte Kapazität tines Nachrichtenkanals, gesteuert durch eine Detailanalyse des Nachrichtensignals, nur die für die Senke relevanten Signale auszulesen, zu quantisieren und in Form einer Runlength-Codlerung zu

übertragen. , I

ι ι I

Der hier vorliegenden Erfindung liegt die Aufgabe zugrund·, durch einen verbesserten Relevanzdetektor die Auswahl relevanter Werte zu optimieren und durch eine Kombination des Relevanzdetektors mit einem Kontrast-Codlerer, beispielsweise mit der an sich bekannten DIfferenz-Puls-Code-Modulation (DPCM), die erforderliche Übertragungsrate welter zu verringern.

Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß die Abtastwerte einem Relevanzdetektor, der aus den Helligkeitsunterschieden räumlich und zeitlich benachbarter Abtastwerte als Aus-

- 3 409850/0565

"3 - UL 75/27

gangssignal eine Kontrast-Verdeekungsscnwelle erzeugt, und einem Kontrast-Codierer, beispielsweise einer DPCM-Schaltung, der mit Hilfe des Ausgangssignales des Relevanzdetektors relevante Signale ermittelt, zugeführt werden.,, daß nur die relevanten Signale einem redundanzreduzierenden Codierer weitergeleitet werden, daß anschließend die erzeugten Codewörter einem Pufferspeicher zugeführt werden, der in Abhängigkeit von seinem Füllgrad das Ausgangssignal des Relevanzdetektors zur Erzeugung eines konstanten Füllgrades beeinflußt

und daß in an sich bekannter Weise die Codewörter in konstanter Geschwindigkeit aus dem Pufferspeicher ausgelesen und übertragen werden. -

[
Durch das erfindungsgemäße Verfahren wird die Auswahl relevanter Werte in einem für das menschliche Auge angepaßten Weise erzielt und die zu übertragende Datenmenge reduziert. Vorteilhafte Weiterbildung der Erfindung sind in Unter ans prüchen beschrieben. Die Umschaltung zwischen der übertragung relevanter Abtastwerte und der Übertragung relevanter Differenzwerte gestattet entweder eine weitere Reduktion der Übertragungsrate oder eine bessere Qualität des rekonstruierten Signals.

Anhand der Figuren 1 - & wird die Erfindung im folgenden erläutert.

4098S0/0SSS

- 4 - UL 73/27

Figur 1 zeigt den verbesserten Relevanzdetektor in Kombination mit der bekannten DPCM-Schaltung,

Figur 2 den Einsatz des verbesserten Relevanzdetektors bei der Übertragung von relevanten Abtastwerten,

Figur 3 einen Codierer, der zwischen der Übertragung relevanter Abtastwerte und der Übertragung relevanter Differenzwerte umschaltet,

Figur 4 eine für die Codierung breitbandiger Signale günstige Konfiguration der DPCM-Schaltung.

Figur 1 zeigt ein Ausführungsbeispiel des der Erfindung zugrunde liegenden Codierers. Er ist ausgelegt zur Codierung von Fernsehsignalen. In einem Abtasthalteglied 1 wird das anliegende Nachrichtensignal abgetastet und jeweils für die Dauer einer Taktperiode T gespeichert. In einem Multiplizierer 9 werden die Abtastwerte dann, wie später erläutert, geeignet bewertet und dem Relevanzdetektor 2 zur Berechnung der Kontrastverdeckungsschwelle zugeführt. Dieser bildet zuerst in dem Netzwerk 21 den Betrag der Differenzen zeitlich oder örtlich benachbarter Bildpunkte,

4098

- 5 - UL 73/27

beispielsweise in der Weise, wie in der deutschen Patentanmeldung P 2046974.3 beschrieben. Das Ausgangssignal des Netzwerkes wird auf ein weiteres Netzwerk, beispielsweise ein Transversalfilter, gegeben, das aus einem Schieberegister 22 mit 2-n Stützstellen besteht, das mit dem Abtasttakt getaktet wird und dessen parallel vorliegende Ausgangssignale, mit festen Koeffizienten 23 bewertet, ständig in einem Summierer 24 aufsummiert werden.

In vorteilhafter Weise kann zur Anpassung an die Nichtlinearität der Empfindlichkeit des menschlichen Au_ges die Bewertung durch die Koeffizienten 23 nichtlinear, beispielsweise durch die Einfügung von Halbleiterdioden gestaltet werden. Ebenfalls können aus den gleichen Gründen die zeitlichen und örtlichen Differenzen im Netzwerk 21 abhängig von ihren Vorzeichen unterschiedlich behandelt werden.

Die Impulsantwort des Filters wird durch die Kontrastverdeckungseigenschaften des menschlichen Auges bestimmt und dementsprechend eingestellt. Die nach dem Abtasthalteglied 1 vorliegenden Abtastwerte werden in der Verzögerungsleitung 3 um die Dauer η·Τ, d. li. um die halbe Durchlaufzeit des Schieberegisters 22, verzögert und der DPCM-Schaltung 4 zugeführt«, Diese bekannte Schaltung be-

- 6 -409850/0566

- 6 - UL 73/27

steht im wesentlichen aus einem nichtlinearen A/D-Wandler 41, einem Codierer 42, einem ein- oder mehrdimensionalen Prädiktor 4^ und einem D/A-Wandler 44.-Parallel zum A/D-Wandler 41 wird das an dessen Eingang anliegende Differenzsignal in einem Komparator 5 mit dem Ausgangs signal S des Relevanzdetektors 2 verglichen. Ist der Betrag des Differenzsignals größer als das Ausgangssignal S des Relevanzdetektors, wird ein Relevanzsignal R erzeugt, das die weitere Verarbeitung des Differenzwertes steuert. Das im A/D-Wandler 41 erzeugte Codewort für den quantisierten Differenzwert wird im Codierer 42 umcodiert und der Prädiktorschleife der DPCM-Schaltung zugeführt. Gleichzeitig wird das Codewort für den quantisierten Differenzwert zusammen mit dem Relevanzsignal dem redundanzeliminierenden Codierer 6 zugeführt. Dieser enthält beispielsweise einen Runlength-Cod lerer, der durch Zählen aufeinanderfolgender irrelevanter Differenzwerte Adreßworte für die relevanten Differenzwerte ermittelt und diese Adreßworte mit den Codeworten für die relevanten Differenzwerte einem Pufferspeicher 7 zuführt. Aus dem Pufferspeicher 7 werden dann die Daten mit konstantem Takt ausgelesen und auf den PCM-Kanal gegeben.

Als Kontrast-Codierer kann statt der DPCM-Schaltung auch ein an sich bekannter Zero-Order-Prädiktor verwendet werden.

- 7 -409850/0565

- 7 - UL 73/27

Der hier beschriebene Relevanzdetektor ermittelt die Schwelle zur Auswahl relevanter Werte auf Grund von Relevanzkriterien des Auges und garantiert damit nicht die Einhaltung der vorgegebenen mittleren Datenrate am Eingang des Pufferspeichers, die der Übertragungsrate auf dem Kanal gleich ist. Um ein Überlaufen des Pufferspeichers zu vermeiden, wird daher ständig der Füllgrad des Pufferspeichers ermittelt und daraus im Steuerglied 8 ein Steuersignal P erzeugt, das im Multiplizierer 9 das Eingangssignal des Relevanzdetektors bewertet» Aus Aufwandsgründen kann es vorteilhaft sein, an Stelle des Eingangssignals das Ausgangssignal des Relevanzdetektors zu bewerten« Die Ermittlung des Füllgrades erfolgt in günstiger V/eise durch einen Vorwärts-Rückwärts-Zähler_/der die Anzahl der ein- bzw. ausgelesenen Codeworte zählt. Der Zählerstand kennzeichnet dann den Füllgrad«, . Das digitale Ausgangssignal des Zählers wird nach einer Digital-Analog -Wand lung dem Steuerglied 8 zugeführt. Dieses Steurglied besteht im einfachsten Fall aus einem Proportionalglied. Für den hier vorgeschlagenen Codierer ist es besonders günstig, es als ein integral wirkendes Steuerglied auszubilden. Die Arbeitsweise der Anordnung läßt sich unter Berücksichtigung der Regelungstechnik optimieren.

Die Schaltung des Decodierers im Empfänger ist in einfacher Weise

- 8 - UL 73/27

sendeseitigen
aus dem beschriebenen/Codierer herleitbar, so daß eine gesonderte

Erörterung entfallen kann.

Durch den Einsatz eines linearen A/D-Wandlers hinter dem Abtast-Haltegliedes 1 kann der gesamte Codierer auch in digitaler Technik aufgebaut werden.

Figur 2 zeigt einen Codierer, der nicht die relevanten Differenzwerte einer DPCM-Schaltung überträgt, sondern lediglich relevante Abtastwerte. ^l

In dem Abtasthalteglied 1 wird das anliegende Nachrichtensignal abgetastet und für die Dauer einer Tastperiode T gespeichert. Im Multiplizierer 9 werden die Abtastwerte dann über das Steuerglied

entsprechend dem Füllgrad des Pufferspeichers bewertet und dem Relevanzdetektor 2 zugeführt, der schon oben erläutert wurde.

Die Abtastwerte werden außerdem einer Verzögerungsleitung 3 zugeführt. Nach der Verzögerung in der Verzögerungsleitung 3 s**- folgt die Auswahl relevanter Abtastwerte. Die Differenz zwischen einem Abtastwert und seinem, im Prädiktor 43 erzeugten Schätzwert wird im Komparator 5 mit dem Ausgangssignal S des Relevanzdetektors verglichen und vom Komparator ein Relevanzsignal R

~ 9 09850/ϋδοδ

- 9 - UL 73/27

erzeugt, wenn die Differenz D größer ist als S₀

Das Relevanzsignal R veranlaßt die Übernahme des relevanten Abtastwertes in den Prädiktor 43» Es wird außerdem zusammen mit dem im A/D-Wandler 10 digitalisierten relevanten Abtastwert dem redundanzeliminierenden Codierer 6 zugeführt* Dieser enthält beispielsweise wieder den oben beschriebenen Runlength-Codierer. Der Pufferspeicher 7 mit seiner bereits beschriebenen Füllgradsteuereinrichtung bewirkt eine gleichmäßige Ausgabe der Ausgangssignale des Codierers 6.. auf dön Über tr agungs kanal.

Durch Vorverlegung des A/D-Wandlers 10 hinter das Abtasthalteglied kann der gesamte Codierer in digitaler Technik ausgeführt werden. Weiterhin besteht die Möglichkeit., durch den Einsatz eines D/AWandlers vor dem Übertragungskanal den reduzierten Datenfluß analog zu übertragen.

Figur 3 zeigt einen Codierer, der zur Reduktion der erforderlichen Übertragungsrate zwischen des Übertragung relevanter Abtastwerte und relevanter Differenzwerte umschaltet. Gleiche Baugruppen wie in Figur 1. oder 2 sind gleich bezeichnet und haben die gleiche Funktionsweise. Die Differenz zwischen einem Abtastwert und sei-

- 10 -

UL 75/27

nem im Prädlktor erzeugten Schätzwert wird wiederum in einem Komparator 5 mit dem Ausgangesignal S des Relevanzdetektors 2 verglichen und ein Relevanzsignal R erzeugt, wenn die Differenz größer ist als Sl.

Gleichzeitig wird in einem zweiten Komparator 51 entschieden, ob der relevante Abtastwert übertragen wird oder die Differenz des relevanten Abtastwertes zu einem Schätzwert. Der Komparator 51 vergleicht hierzu die Differenz D zwischen einem Abtastwert und seinem Schätzwert mit einer zweiten Schwelle S2, die ebenfalls vom Relevanzdetektor erzeugt wird oder fest vorgegeben ^ist. Im einfachsten Fa^l erzeugt der Relevanzdetektor das Schwellsignal S2 durch Verstärkung aus dem Schwellsignal Sl. Der Komparator 51 erzeugt das Umschaltsignal U. Ist die oben genannte Differenz D größer als S2, wird der Abtastwert übertragen, ist sie kleiner als S2, wird die Differenz D übertragen. Die logische Funktion des Schaltwerkes, bestehend aus dem Inverter 52 und den Und-Gliedern 55 und 54, läßt sich in Form einer Tabelle darstellen:

R	U	Bedeutung
0	0	. nicht relevanter Wert, keine Übertragung
0	1	relevanter Wert, Übertragung des Differenzwertes
1	0	relevanter Wert, Übertragung des Abtastwertes
1	1

403850/0565

- li -

- 11 - UL 73/27

Der Ausgang des Und-Glledes 53 veranlaßt die übertragung des relevanten Abtastwertes A und der Ausgang des Und-Gliedes 54 die übertragung des Differenzwertes D. Die beiden A/D-Wandler 10 und 11 wandeln die relevanten Abtast- bzw. Differenzwerte in Digitalworte. Der·redundanzeliminierende Codierer 6 kann wiederum einen Runlength-C od ierer enthalten. Der Gewinn dieses unschaltbaren Systems gegenüber dem System nach Figur 3 besteht darin, daß für die übertragung von Differenzwerten ein Codewort mit weniger Binärstellen erforderlich ist als für die übertragung von Abtastwerten. Damit der Empfänger erkennen kann, ob ein Differenzwert oder ein Abtastwert übertragen wurde _s sind die jeweiligen Codeworte um ein Kennbit zu erweitern. Der dem Codierer 6 nachgeschaltete Pufferspeicher 7 hat die gleiche Aufgabe wie der bereits in Figur 1 beschriebene»

Auch Hier besteht die Möglichkeit, den gesamten Codierer in digitaler Technik aufzubauen. Die A/D-Wandler 10 und 11 entfallen dann, während hinter das Abtasthalteglied 1 ein einziger A/D-Wandler geschaltet wird. Eine vorteilhafte Ausgestaltung der Erfindung besteht in der Verwendung eines mehrdimensionalen Relevanzdetektors und eines mehrdimensionalen Prädiktors, wie es beispielsweise in der DT-OS 2 045 392 und der DT-OS 2 046 974 angegeben ist. Die Verwendung des dort beispielsi-jeise angegebenen

- 12 -

- 12 - UL 73/27

Planar-Prädiktors führt zu einem besseren Schätzwert, der eine weitere Erhöhung des Kompressionsfaktors und/oder der Qualität des rekonstruierten Signales gestattet.

In Figur 4 ist eine für die Codierung von breitbandigen Videosignalen günstige Konfiguration einer DPCM-Schaltung dargestellt, wie sie beispielsweise in dem in Figur 1 dargestellten Codierer Verwendung finden kann. Die Schaltung entspricht einer eindimensionalen DPCM, die nur den vorhergehenden, bereits quantisierten Abtastwert zur Vorhersage benutzt.

Das Videosignal liegt am positiv wirkenden Eingang des A/D-Wandlers 401 an, während am negativ wirkenden Eingang der zugehörige Schätzwert anliegt. Die erste Stufe des A/D-Wandlers besteht beispielsweise aus einem Differenzverstärker, undj, wegen der für die DPCM üblichen symmetrischen Kennlinie, einem Betragsbildner, der auch das Vorzeichenbit des Differenzsignals abgibt. Dem Betragsbildner nachgeschaltet sind Komparat^oren für die einzelnen Amplitudenstufen und, bei Verwendung Im Codierer nach Figur 1, in vorteilhafter Weise auch der Komparator 5 zum Vergleich des Differenzwertes D mit dem Ausgangssignal S des Relevanzdetektors, um das Relevanzsignal R zu gewinnen»

Die Ausgangssignale Do des A/D-Wandlers werden in einem ersten

409850/058S " ¹³ "

- 13 - UL 73/27

Speicher 411, beispielsweise bestehend aus D-Flip-Flops, abgetastet und für die Dauer einer Abtastperiode T gehalten. Der nachfolgende Codierer 412 erzeugt aus den gespeicherten Signalen einmal die Codeworte zur übertragung der Differenzwerte, zum anderen formt er diese in die entsprechenden Worte des Binärcodes und führt diese den ersten Eingängen der Recheneinheit 413 zu. Ein zweiter Speicher 403, ebenfalls aus D-Flip-Flops bestehend, tastet die Ausgangssignale der Recheneinheit ab und führt sie für die Dauer einer Abtastperiode den zweiten Eingängen der Recheneinheit zu. Die Recheneinheit bildet ständig die Summe der an den ersten und zweiten Eingängen liegenden Binärsignale. Der D/A-Wandler 404 wandelt die Ausgangssignale der Recheneinheit in Analogsignale und gibt diese direkt auf den negativ wirkenden Eingang des A/D-Wandlers 401. Da hier in den beiden in der DPCM-SchaItung verknüpften Schleifen nur jeweils eine Ab--'-. tastung und Speicherung verwendet wird, eignet sich die vorgeschlagene Konfiguration besonders zur Verarbeitung breltbandiger Videosignale. ,

4098SG/0S6S

Claims

- 14 - UL 73/27

Patentansprüche

IyVerfahren zur Datenkompression von Nachrichtensignalen, insbesondere von Fernsehsignalen, zur Anpassung des Datenflusses an die beschränkte Kapazität eines Nachrichtenkanals, wobei das Nachrichtensignal in Zeitabständen der Dauer T abgetastet wird und, gesteuert durch eine Detailanalyse des Nachrichtensignales, nur für die Senke relevante Signale übertragen werden, dadurch gekennzeichnet, daß die Abtastwerte einem Relevanzdetektor der aus den Helligkeitsunterschieden räumlich und zeitlich benachbarter Abtastwerte als Ausgangssignal eine Kontrast-Verdeckungsschwelle erzeugt, und einem Kontrast-Codierer, der mit Hilfe des Ausgangssignales des Relevanzdetektors relevante Signale ermittelt, zugeführt werden, daß nur die relevanten Signale einem redundanzreduzierenden Codierer weitergeleitet werden, daß anschließend die erzeugten Codewörter einem Pufferspeicher zugeführt werden, der in Abhängigkeit von seinem Füllgrad das Ausgangssignal des Relevanzdetektors zur Erzeugung eines konstanten Füllgrades beeinflußt
und daß in an sich bekannter Weise die Codewörter in konstanter

- 15 409850/0565

- 15 - UL 73/27

Geschwindigkeit aus dem Pufferspeicher ausgelesen und übertragen werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß aus den Abtastwerten, gesteuert durch die Ausgangssignale des Relevanzdetektors, nur relevante Abtastwerte ausgelesen und.übertragen werden.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß relevante Abtastwerte, die sich von ihrem Schätzwert um einen höheren Betrag als der vom Relevanzdetektor erzeugte Betrag eines Ausgangssignals unterscheiden, übertragen werden und daß statt der relevanten Abtastwerte, die sich von ihrem Sehätzwert um einen niedrigeren Betrag als der vom Relevanzdetektor erzeugte Betrag seines Ausgangssignals unterscheiden, die Abweichung der relevanten Abtastwerte von-ihrem Schätzwert übertragen wird.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß das Regelsignal, mit dem das Ausgangssignal des Relevanzdetektors beeinflußt wird, durch Integration des den Füllgrad des Pufferspeichers kennzeichnenden Signals gewonnen wird.

- 16 -

409880/056S

- 16 - UL 73/27
5. Schaltungsanordnung zur Durchführung des Verfahrens nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß der Relevanzdetektor (2) aus einer Anordnung (21) zur Bildung der Beträge der Differenzen zwischen benachbarten Abtastwerten besteht, dem ein Transversalfilter (22-24) mit 2n Stützstellen für 2n Abtastwerte und symmetrischer Impulsantwort nachgeschaltet ist und daß vor der DPCM-Schaltung (4) ein Verzögerungsglied (3) der Verzögerungsdauer nT geschaltet ist.
6. Anordnung zur Durchführung des Verfahrens nach einem der An- _ ■ Sprüche 1 bis 4, dadurch gekennzeichnet, daß sowohl der Relevanzdetektor (2) als auch der Prädiktor (43) mehrdimensional ausgebildet sind.
7. Anordnung zur Durchführung des Verfahrens nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß der redundanzeliminierende; Codierer (6) ein vom Relevanzsignal gesteuerter Runlength-Codierer ist. .
8. Anordnung zur Durchführung des Verfahrens nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß zur Gewinnung des den Füllgrad des Pufferspeichers kennzeichnenden Signals ein Vorwärts/Rückwärts-Zähler vorgesehen ist, dem die ein-

409850/056S

- 17 - UL 73/27

und ausgelesenen Werte zugeführt werden und dessen Zählerstand als Steuersignal den Faktor eines Multiplizierglledes am Eingang oder Ausgang des Relevanzdetektors zur Beeinflussung des Ausgangssignals des Relevanzdetektors steuert.,
9. Anordnung zur Durchführung des Verfahrens nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet^ daß die DPCM-Schaltung besteht aus einem nicht-linearen A/D-Wandler (401) mit einem Differenzeingang, auf dessen nicht-invertierenden Eingang die zu verarbeitenden Abtastwerte des Nachrichtensignals gegeben werden; einem ersten Speicher (411)_s der die Ausgangesignale des A/D-Wandlers (401) abtastet und für die Dauer einer Abtastperiode T hält; einem Qodierer (412), der die gespeicherten Ausgangssignale des A/D-rWandlers in Binärcodewörter umcodiert und diese Codewörter den ersten Eingängen einer Recheneinheit (41J) zuführt; einem zweiten Speicher (403)* der die Ausgangssignale der Recheneinheit abtastet und für die Dauer einer Abtastperiode hält und den zweiten Eingängen der Recheneinheit zuführt; und einem A/D-Wandler (4θ4)_Β der die Ausgangssignale der Recheneinheit ohne Abtastung und Speicherung direkt dem invertierenden Eingang des A/D-Wandlers (401) zuführt»