DE2303596C2 - Datenverarbeitungsanordnung - Google Patents
DatenverarbeitungsanordnungInfo
- Publication number
- DE2303596C2 DE2303596C2 DE2303596A DE2303596A DE2303596C2 DE 2303596 C2 DE2303596 C2 DE 2303596C2 DE 2303596 A DE2303596 A DE 2303596A DE 2303596 A DE2303596 A DE 2303596A DE 2303596 C2 DE2303596 C2 DE 2303596C2
- Authority
- DE
- Germany
- Prior art keywords
- segment
- capability
- data processing
- memory
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
- G06F12/1458—Protection against unauthorised use of memory or access to memory by checking the subject access rights
- G06F12/1483—Protection against unauthorised use of memory or access to memory by checking the subject access rights using an access-table, e.g. matrix or list
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Computer Security & Cryptography (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
- Storage Device Security (AREA)
- Executing Machine-Instructions (AREA)
Description
(a) die absolute Hauptspeicheradresse des geforderten Informationswortes zu erhalten und
(b) die gebildete absolute Adresse und den erforderlichen
Speicherzugriff im Hinblick auf die Segmentgrenzen und die Zugriffsart-Codegruppe des entsprechenden
Fähigkeitswortes zu überprüfen.
In Mehrprozeßanordnungen, bei denen Verfahren der oben angegebenen Art angewendet werden, enthält
der Systemspeicher einen Hauptspeicher, der aus mehreren Speicii^rmodulen gebildet sein kann, sowie einen
Zusatzspeicher, der typischerweise ein Magnetplattenspeicher sein kann. Bei der Ausführung irgendeines Anwendungsprogramms
durch einen Datenverarbeitungsmodul wird die Arbeitsinformation nur aus dem Hauptspeicher
entnommen und nur in diesen eingegeben. Folglich werden alle Speicherzugriffsoperationen unter
der Voraussetzung ausgeführt, daß die Segmentbezeichnung in dem für den Speienerzugriff verwendeten
Fähigkeitsregister ein Segment im Hauptspeicher definiert Offensichtlich müssen Einrichtungen vorgesehen
sein, mit deren Hilfe Blöcke oder Segmente zwischen den Hauptspeichermodulen und dem Zusatzplattenspeicher
automatisch übertragen werden können, ohne daß der diese Blöcke benutzende Datenverarbeitungsmodul bemerkt, daß solche Übertragungen stattfinden.
Wenn ein Datenverarbeitungsmodul versucht, einen Zugriff auf einen Informationsblock auszuüben, muß
der Block folglich automatisch in einen Hauptspeicherbereich übertragen werden, wenn er nicht bereits an
dieser Stelle war. Außerdem kann es beispielsweise beim Auftreten eines Fehlers in einem Speichermodul
notwendig sein, Informationssegmente in andere Speichermodule zu verschieben, ehe der fehlerhafte Speichermodul
aus dem System entfernt wird. In diesen Fällen muß gewährleistet sein, daß andere Datenverarbeitungsmodule
keinen Zugang zu einem Segment erhalten, das an dem Verschiebungsvorgang beteiligt
ist.
Aufgabe der Erfindung ist es, eine Datenverarbeitungsanordnung der im Oberbegriff des Patentanspruchs
1 angegebenen Art anzugeben, bei der Zugriffsversuche auf gerade nicht verfügbare Speichersegmente
sofort erkannt und Abhilfemaßnahmen sofort ergriffen werden können.
Diese Aufgabe wird bei der gattungsgemäßen Datenverarbeitungsanordnung
durch die kennzeichnenden Merkmale des Patentanspruchs 1 gelöst.
Durch das in der erfindungsgemäßen Datenverarbeitungsanordnung ausführbare Unterbrechungskonzept
kann ein Datenverarbeitungsmodul zu einem Eintritt in das Unterbrechungsdurchführungsprogramm jedesmal
dann gezwungen werden, wenn ein Fähigkeitsregister verwendet wird, in dem in einem Teil eine diskrete charakteristische
Codegruppe gespeichert ist. Folglich muß nun nur noch dafür gesorgt werden, daß das Einschreiben
der diskreten charakteristischen Codegruppe in den entsprechenden Teil des bestimmten Fähigkeitsregisters
bei Bedarf erfolgt. Typischerweise wird dies dann ausgeführt, wenn
(I) das Segment, auf das sich das Fähigkeitsregister bezieht, an einem Verschiebungsvorgang innerhalb
des Hauptspeichers beteiligt ist oder wenn
(II) das Segment, auf das sich das zu ladende Fähigkeitsregister bezieht, gerade im Zusatzspeicher
sitzt.
Der erste Fall wird durch Zuordnung eines vorbestimmten Anzeigers zum zugehörigen Segmentbezeichnungseintrag
in einer Hauptsegmentbezeichr.ungsliste angezeigt, während der zweite Fall durch eine bestimmte
Angabe angezeigt wird, die einem Anzeiger zugeordnet ist, de·· sich auf den Eintrag in der Hauptsegmentbezeichnungsliste
bezieht
In der bevorzugten Ausführungsform der Erfindung hat jeder Datenverarbeitungsmodul einer Mehrprozessoranordnung
keinen wesentlichen internen Speicher; er hat vielmehr direkten Zugriff auf alle Speichermodule
des Systemspeichers. Jeder Datenverarbeitungsmodul ist typischerweise so ausgebildet, wie in der Patentanmeldung
P 21 26 206.6 angegeben ist. In Fernmeldesystemen, die mit einer Speicherprogrammsteuerung
unter Verwendung von Mehrprozessoranordnungen der oben angegebenen Art ausgestattet sind, kann der
Steueralgorithmus typischerweise in mehrere Anwendungsprogramme aufgeteilt sein, von denen jedes einen
bestimmten Aspekt der Vorgänge bei der Herstellung einer Fernsprechverbindung und bei der Verwaltung
des Durchschaltenetzwerkes behandelt. Zu irgendeinem Zeitpunkt können sich mehr als ein Ruf im gleichen
Stadium der Herstellung der Rufverbindung befinden, und folglich können die gleichen Anwendungsprogramme
durch verschiedene Datenverarbeitungsmodule gleichzeitig in der Ausführung begriffen sein. Folglich
müssen die Systemsteuerprogramme einzeln jeden »Durchlauf« eines Anwendungsprogramms, beispielsweise
zu Zwecken der Zeitplanung, identifizieren können. Typischerweise wird der Durchlauf jedes Anwendungsprogramms
als ein »Vorgang« angesehen, und vom Standpunkt der Zeitplanung aus gleicht ein aktiver
Vorgang einer durchzuführenden Aufgabe. Jedem Vorgang wird bei seinem Beginn seine eigene sogenannte
»Abspeichergruppe« und seine »Hinweisliste für reservierte Fähigkeiten« zugewiesen. Jede Abspeichergruppe
bildet ein Speichersegment, in das die Arbeitsparameter jedesmal dann abgespeichert werden, wenn der
Vorgang vor seiner Beendigung ausgesetzt wird. Die Hinweisliste für reservierte Fähigkeiten definiert alle
Systemeinrichtungen, die für die Ausführung des Vorgangs erforderlich sind. Die Systemeinrichtungen enthalten
alle Speichersegmente einschließlich der Haupt-Speichersegmente und der Zusatzspeichersegmente und
alle Systemhilfseinrichtungen wie Computer-Peripheriegeräte und dergleichen, die für die Ausführung des
Vorgangs nötig sind. Jede Angabe in der Hinweisliste definiert eine einzelne Systemeinrichtung. Die Angaben
in der Hinweisliste für die reservierten Fähigkeiten, die sich auf Speichersegmente bezieht, enthält ein »Hinweis«-Feld
und ein »Zugriffsartcode«-Feld. Das Hinweis-Feld bestimmt das erste Wort eines 3-Wort-Eintrags
in der Hauptfähigkeitsliste, der den Ort des Segnients im Speicher definiert, während das Zugriffsartcodefeld
die Art des Zugriffs (nur Lesen, Lesen-Schreiben) definiert, den der Vorgang auf das Segment ausüben
darf. Die zwei höchstwertigen Bits des Zugriffsartcodefeldes werden zu der Bestimmung verwendet, daß sich
der Eintrag auf ein Speichersegment bezieht. Die Angaben der Hinweisliste für reservierte Fähigkeiten, die sich
auf Systemhilfseinrichtungen, beispielsweise auf ein Segment im Zusatzspeicher oder auf Register in Computer-Peripheriegeräten
usw., beziehen, sind so angeordnet, daß das Zugriffsartcodefeld die Art der Hilfseinrichtung
definiert, während sich das Hinweisfeld auf den die bestimmte Hilfseinrichtung definierenden Eintrag
bezieht. Typischerweise definieren die zwei höchstwer-
tigen Bits des Zugriffsartcodefeldes im wesentlichen die
Art der Hilfseinrichtung.
Gemäß einer Ausführungsform der Erfindung wird ein Fähigkeitsregister eines Datenverarbeitungsmoduls
in dem genannten Teil mit lauter Nullen geladen, wenn festgestellt wird, daß die zwei höchstwertigen Bits des
Zugriffsartcodefeldes der Eintragung in der Hinweistabelle für reservierte Fähigkeiten, die zum Laden des
Fähigkeitsregisters verwendet wird, eine Hilfseinrichtung und nicht ein Speichersegment definiert
Gemäß einer weiteren Ausgestaltung der Erfindung werden in dem genannten Teil des Fähigkeitsregisters
eines Datenverarbeitungsmoduls lauter Nullen geladen, wenn das erste Wort des zum Laden des Fähigkeitsregisters
verwendeten Hauptfähigkeitslisteneintrags lauter Nullen enthält
Mit Hilfe dieser zwei Mechanismen wird ermöglicht, den Datenverarbeitungsmodul zu »Fangen« (»trap«)
und zur Durchführung eines Unterbrechungsdurchführungsprogramms unter Anwendung einer von drei Gegebenheiten
zu veranlassen. Diese Gegebenheiten sind:
(I) Nullen im Summenprüfwort des Hauptfähigkeitslisteneintrages,
(II) die Hilfseinrichtungs-Codegruppe im Zugriffsartcodefeld und
(III) eine Null-Codegruppe im Zugriffsartcodefeld.
Die erste Gegebenheit ermöglicht einem Systemsteuerprogramm, den Zugriff auf ein Speichersegment
durch alle Anwendungsprogramme typischerweise zu verhindern, wenn das Segment innerhalb des Hauptspeichers
verschoben oder auf den neuesten Stand gebracht wird. Die zweite Gegebenheit veranlaßt den Datenverarbeitungsmodul,
in ein Unterbrechungsdurchführungsprogramm einzutreten, so daß beispielsweise einSystemsteuerungs-Ein-Ausgabe-Durchführungsvorgang
in Verbindung mit der geforderten Systemhilfseinrichtung ausgeführt werden kann, während die dritte
Gegebenheit einem Systemsteuerprogramm ermöglicht, einen einzelnen Datenverarbeitungsmodul am Zugriff
auf ein bestimmtes Speichersegment zu hindern. Dies kann dann der Fail sein, wenn andere Anwendungsvorgänge
zeitweise den ausschließlichen Zugriff auf das Speichersegment erfordern.
Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung dargestellt
Darin zeigt
F i g. 1 ein einfaches Blockschaltbild eines typischen Mehrprozessorsystems, bei dem die Erfindung anwendbar
ist
F i g. 2a und 2b zusammen ein Blockschaltbild eines Datenverarbeitungsmoduls der Datenverarbeitungsanordnung,
Fig.3 eine Anordnung der Akkumulatorregistergruppe des Datenverarbeitungsmoduls von F i g. 2,
Fig.4 die Anordnung der Fähigkeitsregistergruppe
des Datenverarbeitungsmoduls von Fi g. 2,
Fig.5 ein Flußdiagramm eines Speicherzugriffsbefehls
für den Datenverarbeitungsmodul,
F i g. 6a ein Schaltbild eines Teils der sekundären Maschinenanzeigerregister,
F i g. 6b einen Teil der Fehleranzeigeregister des Datenverarbeitungsmoduls
von F i g. 2,
F i g. 7 ein Flußdiagramm der Mikroprogrammfolge für das sogenannte »Fangen« (Trapping),
Fi g. 8 die Bedeutung gewisser Fähigkeitswörter, die
in den Fähigkeitsregistern mit verdeckter Fähigkeit des
Datenverarbeitungsmoduls enthalten sind,
Fi g. 9 ein schematisches Diagramm der bei der Ausführung
eines Fähigkeitsregister-Ladebefehls ausgeführten Operationen,
Fig. 10 ein Flußdiagramm der wesentlichen Abschnitte der Operation, die bei der bevorzugten Ausführungsform
der Erfindung bei einem Fähigkeitsregister-Ladebefehl ausgeführt wird, und
Fig. 11 ein Schaltbild einer Nulldetektorschaltung, die dem Operandenregister des Datenverarbeitungsmoduls
zugeordnet ist.
Allgemeine Beschreibung
Unter Bezugnahme auf F i g. 1 soll zunächst eine typische Mehrprozessor-Datenverarbeitungsanlage beschrieben
werden, die in Modulbauweise organisiert ist und Datenverarbeitungsmodule verwenden kann, in denen
eine bevorzugte Ausführungsform der Erfindung enthalten ist. Die Anlage besteht typischerweise
(I) aus einem Hauptspeicher MEM mit mehreren Speichermodulen SM1 bis SMS,
(II) aus mehreren Datenverarbeitungsmodulen PMi
(II) aus mehreren Datenverarbeitungsmodulen PMi
bis PM 3,
(III) aus mehreren Ein-Ausgabe-Modulen IOM1 bis JOM 3, die Peripheriegeräte PU1, PU 2 und PUA bis PLWbedienen, und
(IV) aus einer Wechselverkehrseinrichtung /CAf für den Informationsaustausch zwischen dem Speicher und den Datenverarbeitungsmodulen oder den Ein-Ausgabemodulen.
(III) aus mehreren Ein-Ausgabe-Modulen IOM1 bis JOM 3, die Peripheriegeräte PU1, PU 2 und PUA bis PLWbedienen, und
(IV) aus einer Wechselverkehrseinrichtung /CAf für den Informationsaustausch zwischen dem Speicher und den Datenverarbeitungsmodulen oder den Ein-Ausgabemodulen.
Die in F i g. 1 gezeigte Anzahl der verschiedenen Module ist nur als Beispiel anzusehen. Die Ein-Ausgabemodule
/OMl bis IOM 3 können so angeordnet sein, daß
sie ein einziges Peripheriegerät (beispielsweise PUi)
oder, über eine Peripheriegeräte-Vermittlungsschaltung PUASN, mehrere Peripheriegeräte (z. B. PUA bis
PUN)in einem Zeitteil verfahren bedienen.
Jeder Datenverarbeitungsmodul kann durch die Wechselverkehrseinrichtung ICM mit irgendeinem der
Speichermodule SM1 bis SM 5 verbunden werden, und
der Speicher MEM ermöglicht die Speicherung aller Anwendungs- und Leitprogramme sowie der Arbeitsdaten
und Festwerte für jeden Vorgang. Während der Durchführung eines Vorgangs schickt ein Datenverarbeitungsmodul
zur Wechselverkehrseinrichtung eine Anforderung, die die gewünschte Speicheradresse angibt
und die Wechselverkehrseinrichtung verteilt die Zugriffsanforderungen in einem Zeitteilverfahren auf
die verschiedenen Speichermoduie. Die Ein-Ausgabemodule /OMl bis /OM3 können ebenfalls für den Austausch
von Informationen zwischen bestimmten Speicherbereichen und den Peripheriegeräten einen Zugriff
auf den Speicher ausüben.
Typischerweise kann das Peripheriegerät PUi ein
Plattenspeicher sein, der als Ergänzungsspeicher für den Hauptspeicher MEM verwendet wird. Unter diesen
Umständen ist es von Zeit zu Zeit notwendig, Informationssegmente aus dem Plattenspeicher zu entnehmen
und in bestimmte Bereiche im Hauptspeicher MEM einzugeben. Eine solche Operation wird von einem Ein-Ausgabe-Arbeitsvorgang
ausgelöst der dem Ein-Ausgabemodul IOM 1 die beteiligten Speicherbereiche mitteilt
und diesem Modul dann überläßt die erforderliche Übertragung vom Plattenspeicher zum Hauptspeicher
7 8
asynchron auszuführen. Nach Beendigung der Übertra- Datenverarbeitungsmodul
gung setzt der Ein-Ausgabemqdul sein eigenes Unterbrechungsbit in einem Systemunterbrechungswort SIW, Die F i g. 2a und 2b zeigen die wesentlichen Einzelheidas sich im Speicher befindet. Einige Zeit später reagiert ten eines typischen Datenverarbeitungsmoduls, der eine einer der Datenverarbeitungsmodule auf das gesetzte 5 Ausführungsform der hier beschriebenen Anordnung Systemunterbrechungsbit, und folglich werden irgend- enthält Der Datenverarbeitungsmodul enthält ein Bewelche Vorgänge, die ausgesetzt waren und auf die Be- fehlsregister IR, eine Akkumulator/Arbeitsregisterendigung der Übertragung warteten, für die Fortse.t- gruppe ACCSTK, ein Ergebnisregister RESREG, ein zung freigegeben. Die Vorgänge eines Unterbrechungs- Operandenregister OP REG, ein Mikroprogramm-Leitsystems der oben angegebenen Art sind in der Patent- 10 werk ßPROG, ein Rechenwerk MILL, eine Vergleichsanmeldung P 21 44 05,1.7 beschrieben. schaltung COMP, ein Speicherdaten-Eingangsregister In einer Moduldatenverarbeitungsanlage, für die sich SDIREG, zwei Speicherschutz-(Fähigkeits-)Registerdie Erfindung besonders eignet, wie bereits ausgeführt gruppen BASESTK und TC/LMTSTK, eine Gruppe worden ist, ist der Speicher auf der Basis von Segmen- von Maschinenanzeigerej;istern PIR (primär), SIR (seten organisiert. Alle Programmdaten sowie Prozeßar- 15 kundär) und FIR (Fehler), eine Nulldetektorschaltung beits- und Festdaten sind in segmentierter Form auf die ZD, die dem Operandenregistcr zugeordnet ist, und eine verschiedenen Speichermodule des Systemspeichers Fangzustands-Feststellschaltung TD, die derart ausgeverteilt Jeder Datenverarbeitungsmodul ist mit mehre- bildet ist, daß sie den Zugriffscode an den Leitungen AC ren sogenannten Fähigkeitsregistern versehen, die so überwacht. Typischerweise können die drei Registerangeordnet sind, daß sie ein Fähigkeitswort enthalten, 20 gruppen (ACCSTK, BASESTK und TC/LMTSTK) das sich auf ein Speichersegment bezieht, auf das der unter Verwendung sogenannter Zwischenspeicherein-Datenverarbeitungsmodul bei der Ausführung des lau- heiten (scratch-pad units) aufgebaut sein, und diese Zwifenden Vorgangs einen Zugriff ausüben muß. Eine sol- schenspeichereinheiten sind mit Leitungsauswahlschalche Anordnung ist in der Patentanmeldung tungen (SELA, SELB bzw. SELL) ausgestattet, die die P 21 26 206.6 beschrieben. 25 Verbindung des benötigten Registers der Gruppe mit
gung setzt der Ein-Ausgabemqdul sein eigenes Unterbrechungsbit in einem Systemunterbrechungswort SIW, Die F i g. 2a und 2b zeigen die wesentlichen Einzelheidas sich im Speicher befindet. Einige Zeit später reagiert ten eines typischen Datenverarbeitungsmoduls, der eine einer der Datenverarbeitungsmodule auf das gesetzte 5 Ausführungsform der hier beschriebenen Anordnung Systemunterbrechungsbit, und folglich werden irgend- enthält Der Datenverarbeitungsmodul enthält ein Bewelche Vorgänge, die ausgesetzt waren und auf die Be- fehlsregister IR, eine Akkumulator/Arbeitsregisterendigung der Übertragung warteten, für die Fortse.t- gruppe ACCSTK, ein Ergebnisregister RESREG, ein zung freigegeben. Die Vorgänge eines Unterbrechungs- Operandenregister OP REG, ein Mikroprogramm-Leitsystems der oben angegebenen Art sind in der Patent- 10 werk ßPROG, ein Rechenwerk MILL, eine Vergleichsanmeldung P 21 44 05,1.7 beschrieben. schaltung COMP, ein Speicherdaten-Eingangsregister In einer Moduldatenverarbeitungsanlage, für die sich SDIREG, zwei Speicherschutz-(Fähigkeits-)Registerdie Erfindung besonders eignet, wie bereits ausgeführt gruppen BASESTK und TC/LMTSTK, eine Gruppe worden ist, ist der Speicher auf der Basis von Segmen- von Maschinenanzeigerej;istern PIR (primär), SIR (seten organisiert. Alle Programmdaten sowie Prozeßar- 15 kundär) und FIR (Fehler), eine Nulldetektorschaltung beits- und Festdaten sind in segmentierter Form auf die ZD, die dem Operandenregistcr zugeordnet ist, und eine verschiedenen Speichermodule des Systemspeichers Fangzustands-Feststellschaltung TD, die derart ausgeverteilt Jeder Datenverarbeitungsmodul ist mit mehre- bildet ist, daß sie den Zugriffscode an den Leitungen AC ren sogenannten Fähigkeitsregistern versehen, die so überwacht. Typischerweise können die drei Registerangeordnet sind, daß sie ein Fähigkeitswort enthalten, 20 gruppen (ACCSTK, BASESTK und TC/LMTSTK) das sich auf ein Speichersegment bezieht, auf das der unter Verwendung sogenannter Zwischenspeicherein-Datenverarbeitungsmodul bei der Ausführung des lau- heiten (scratch-pad units) aufgebaut sein, und diese Zwifenden Vorgangs einen Zugriff ausüben muß. Eine sol- schenspeichereinheiten sind mit Leitungsauswahlschalche Anordnung ist in der Patentanmeldung tungen (SELA, SELB bzw. SELL) ausgestattet, die die P 21 26 206.6 beschrieben. 25 Verbindung des benötigten Registers der Gruppe mit
Zwei der Fähigkeitsregister in einem solchen Daten- deren Eingangs- und Ausgangsleitungen steuern.
Verarbeitungsmodul werden dazu verwendet, Fähig- Der Datenverarbeitungsmodul ist für eine Parallelkeitswörter festzuhalten, die sich auf eine sogenannte verarbeitung organisiert, doch sind zur Vereinfachung Hauptfähigkeitsliste und eine sogenannte Hinweisliste der Darstellung die verschiedenen Datenwege in der reservierten Fähigkeiten(RF)bezieht Die Hauptfä- 30 Fig.2a und Fig. 2b als einzelne Leiter dargestellt. Der higkeitsliste enthält für jedes Segment des Systemspei- Datenverarbeitungsmodul besitzt eine sogenannte chers einen Eintrag, und jeder Eintrag enthält eine In- Hauptvielfachleitung MHW, eine Speichereingangsformation, die die Basis- und Endadressen des Segments Vielfachleitung SIH und eine Speicherausgangsvielfachdefiniert, auf das er sich bezieht Somit liefert die Haupt- leitung SOH. Jede dieser Vielfachleitungen steht für 24 fähigkeitsliste Informationen über den Ort des Blocks in 35 Bits entsprechend der Größe eines Speicherwortes; der dem Speicher für jedes Informationssegment. Offen- Speicherausgangs-Vielfachleitung SOH und der Speisichtlich gehören einige der Informationssegmente ei- chereingangs-Vielfachleitung SIH sind Steuersignalvielner Anzahl von Vorgängen gemeinsam an, während an- fachleitungen SOHCS bzw. SIHCS zugeordnet. Die dere nur für einen bestimmten Vorgang vorgesehen Steuersignalvielfachleitungen werden dazu verwendet, sind. Jedes Segment, auf das ein Vorgang Zugriff haben 40 Steuersignale zwischen dem Datenverarbeitungsmodul muß, ist in der RF-Hinweisliste des Vorgangs aufge- und dem Speicher zu befördern; sie enthalten eine sogezeichnet, und jeder einzelne Punkt der Liste besteht aus nannte Zeitsteuerleitung und Steuerleitungen für den zwei Feldern. Das erste Feld, das Zugriffscodefeld, wird Speicherzugriff (Lesen, Lesen-Schreiben usw.) über die zur Definition der Art des Zugriffs auf das Segment Vielfachleitung SIHCS. Der Speicher ist zwar in F i g. 2a verwendet, den der Vorgang ausführen kann, während 45 und F i g. 2b nicht dargestellt doch wird angenommen, das zweite Feld eine Hinweismarke bezüglich der Basis- daß die Speichereingangs-Vielfachleitung SIH und die adresse der Hauptfähigkeitsliste enthält, die den Beginn Speicherausgangs-Vielfachleitung SOH über die Wechdes Eintrags der Segmentbezeichnung für das bestimm- selverkehrseinrichtung mit dem Systemspeicher verte Segment definiert bunden sind. Somit entsprechen die Vielfachleitungen Bei der hier beschriebenen Erfindung wird sowohl 50 SIH und SOH zusammen mit ihren zugehörigen Steuervom Eintrag in der Hauptfähigkeitstabelle als auch vom Signalvielfachleitungen SIHCS und SOHCS zusammen Zugriffscode in der RF-Hinv/eisHste Gebrauch gemacht, dem Weg SHvon F i g. 1.
Verarbeitungsmodul werden dazu verwendet, Fähig- Der Datenverarbeitungsmodul ist für eine Parallelkeitswörter festzuhalten, die sich auf eine sogenannte verarbeitung organisiert, doch sind zur Vereinfachung Hauptfähigkeitsliste und eine sogenannte Hinweisliste der Darstellung die verschiedenen Datenwege in der reservierten Fähigkeiten(RF)bezieht Die Hauptfä- 30 Fig.2a und Fig. 2b als einzelne Leiter dargestellt. Der higkeitsliste enthält für jedes Segment des Systemspei- Datenverarbeitungsmodul besitzt eine sogenannte chers einen Eintrag, und jeder Eintrag enthält eine In- Hauptvielfachleitung MHW, eine Speichereingangsformation, die die Basis- und Endadressen des Segments Vielfachleitung SIH und eine Speicherausgangsvielfachdefiniert, auf das er sich bezieht Somit liefert die Haupt- leitung SOH. Jede dieser Vielfachleitungen steht für 24 fähigkeitsliste Informationen über den Ort des Blocks in 35 Bits entsprechend der Größe eines Speicherwortes; der dem Speicher für jedes Informationssegment. Offen- Speicherausgangs-Vielfachleitung SOH und der Speisichtlich gehören einige der Informationssegmente ei- chereingangs-Vielfachleitung SIH sind Steuersignalvielner Anzahl von Vorgängen gemeinsam an, während an- fachleitungen SOHCS bzw. SIHCS zugeordnet. Die dere nur für einen bestimmten Vorgang vorgesehen Steuersignalvielfachleitungen werden dazu verwendet, sind. Jedes Segment, auf das ein Vorgang Zugriff haben 40 Steuersignale zwischen dem Datenverarbeitungsmodul muß, ist in der RF-Hinweisliste des Vorgangs aufge- und dem Speicher zu befördern; sie enthalten eine sogezeichnet, und jeder einzelne Punkt der Liste besteht aus nannte Zeitsteuerleitung und Steuerleitungen für den zwei Feldern. Das erste Feld, das Zugriffscodefeld, wird Speicherzugriff (Lesen, Lesen-Schreiben usw.) über die zur Definition der Art des Zugriffs auf das Segment Vielfachleitung SIHCS. Der Speicher ist zwar in F i g. 2a verwendet, den der Vorgang ausführen kann, während 45 und F i g. 2b nicht dargestellt doch wird angenommen, das zweite Feld eine Hinweismarke bezüglich der Basis- daß die Speichereingangs-Vielfachleitung SIH und die adresse der Hauptfähigkeitsliste enthält, die den Beginn Speicherausgangs-Vielfachleitung SOH über die Wechdes Eintrags der Segmentbezeichnung für das bestimm- selverkehrseinrichtung mit dem Systemspeicher verte Segment definiert bunden sind. Somit entsprechen die Vielfachleitungen Bei der hier beschriebenen Erfindung wird sowohl 50 SIH und SOH zusammen mit ihren zugehörigen Steuervom Eintrag in der Hauptfähigkeitstabelle als auch vom Signalvielfachleitungen SIHCS und SOHCS zusammen Zugriffscode in der RF-Hinv/eisHste Gebrauch gemacht, dem Weg SHvon F i g. 1.
damit für das »Fangen« (trapping) eines Vorgangs ge- Den verschiedenen Vielfachleitungen sind eine Reihe
sorgt wird. Typischerweise wird der Hauptfähigkeitsli- von durch Mikroprogrammsignale gesteuerte Undsteneintrag
markiert, wenn das Speichersegment, auf 55 Gatter zugeordnet, wie das Und-Gatter G 2 (d. h. die
das er sich bezieht, gerade verschoben wird, während Gatter, in die die Ziffer 2 eingesetzt ist). Es ist zu bemerder
Zugriffscode im zugehörigen Hinweispunkt mar- ken, daß jedes Gatter in Wirklichkeit aus 24 Gattern
kiert wird, wenn der Zugriff auf das bestimmte Spei- besteht, nämlich eines für jede Leitung der Vielfachleichersegment
nur mit dem bestimmten Vorgang fest ver- tung. Diese Gatter werden durch ein Signal unter der
bunden werden soll Wie oben bereits erwähnt wurde, 60 Steuerung durch das Mikroprogrammleitwerk pPROG
sind in der RF-Hinweisliste außerdem Hilfsfähigkeits- am unbezeichneten Gattereingang so betätigt, daß sie
hinweise enthalten; die hier beschriebene Ausführungs- das Einschreiben der Daten auf den verschiedenen Vielform
der Erfindung sorgt für die Rückstellung eines fachleitungen in die ausgewählten Register nach Bedarf
Fähigkeitsregislers, wenn eine der drei obengenannten erlauben. Und-Gatter, wie das Gatter G 4, sind auch an \
Bedingungen festgestellt wird. 65 den Ausgängen der Register und Registergruppen vor-Es
wird nun unter Bezugnahme auf die Zeichnung ein gesehen, damit ein wahlweises Verbinden der verschie-Datenverarbcilungsmodul
betrachtet, der sich für die denen Maschinenregister mit dem Rechenwerk MILL
Einfügung einer Ausführungsform der Erfindung eignet oder der Hauptvielfachleitung M/iWmöglich ist In den
F i g. 2a und 2b sind auch mehrere Oder-Gatter (d. h. die Gatter, in die die Ziffer 1 eingesetzt ist), dargestellt, die
zu Trennzwecken verwendet werden, damit zwei oder mehr Signalwege durch eine Oder-Verknüpfung zu einem
Eingangsweg zusammengeführt werden können.
Akkumulatorregistergruppe A CC STK
Diese Zwischenspeichereinheit wird zur Bereitstellung einer Anzahl von Akkumulatorregistern (ACCO
bis ACCTj, die auch als Maskenregister oder Änderungsregister
verwendet werden können, verwendet, und das davon benötigte Register wird durch einen Code
ausgewählt, der an die Leitungen RSEL entweder vom Mikroprogrammleitwerk μΡβ.OG oder von einem
Registerauswahlfeld oder einem Änderungsauswahlfeld im Befehlswort des Befehlsregisters IR angeregt wird.
In der Akkumulatorregistergruppe ACCSTK ist auch eine Gruppe sogenannter Verdecktregister enthalten,
die ihrerseits ein Befehlszählregister SCR, ein Unterbrechungszulassungsregister
IAR, ein Maschinenfehleranzeigeregister MFl und ein Ablagestapelkellerhinweisregister
DSPP enthalten, wie F i g. 3 zeigt. Die Bedeutung dieser Verdecktregister wird später ersichtlich Das für
eine Operation benötigte Register wird dadurch ausgewählt, daß ein Auswahlcode zu der der Akkumulatorgruppe
zugeordneten Auswahlschaltung SELA (F i g. 2a) übertragen wird.
Basisregistergruppe BASSTK
Diese Zwischenspeichereinheit wird dazu verwendet, eine Anzahl von »halben« Fähigkeitsregistern für den
Datenverarbeitungsmodul bereitzustellen. Es wurde bereits oben erwähnt, daß das Speicherschutzsystem mehrere
sogenannte Fähigkeitsregister enthält, von denen jedes ein Fähigkeitswort enthält, das aus einer Segmentbezeichnung
(Basisadresse und Endadresse) und einem eine erlaubte Zugriffsart angebenden Code besteht Die
Basisregistergruppe enthält die Basisadressen aller Fähigkeitsregister. Auf der linken Seite von F i g. 4 sind die
in dieser Gruppe enthaltenen halben Fähigkeitsregister dargestellt; sie bestehen aus acht sogenannten »Arbeitsspeicher«-Fähigkeitsregistern
WCR 0 bis IVCR 7 und aus einer Anzahl von Fähigkeitsregistern mit sogenannter
»verdeckter Fähigkeit«. In Fig.4 sind nur drei der Register mit verdeckter Fähigkeit dargestellt (DCR,
NICR und MCR), da nur diese Register für das Verständnis der Erfindung von Bedeutung sind. Die Arbeitsspeicher-Fähigkeitsregister
können durch Auswahlcodefehler in Befehlsregister IR oder durch Mikroprogramm-Steuersignale
ausgewählt werden, während die Register mit verdeckter Fähigkeit nur durch besondere
Befehlswort-Steuercodegruppen und durch vom Mikroprogramm erzeugte Auswahlcodegruppen ausgewählt
werden können.
Die Arbeitsspeicher-Fähigkeitsregister werden für die Speicherung von Fähigkeitswörtern verwendet, die
einige der Arbeitsbereiche des Speichers definieren, zu denen der derzeit aktive Vorgang, der vom Datenverarbeitungsmodul
ausgeführt wird, Zugang benötigt Eines der Arbeitsspeicher-Fähigkeitsregister wird dazu verwendet,
ein Fähigkeitswort festzuhalten, das eine »Hinweisliste für reservierte Fähigkeiten (RF)« definiert;
vereinbarungsgemäß wird die RF-Hinweisliste für den laufenden Vorgang durch die im Arbeitsspeicher-Fähigkeitsregister
WCR 6 aufgezeichnete Segmentbezeichnung
definiert
Die Register mit verdeckter Fähigkeit werden zur Speicherung von Fähigkeitswörtern verwendet, die
Segmentbezeichnungen enthalten, die die »Vcrwaltungs-Segmente« definieren. Das Fähigkeitsregister
DCR ist das Abspeicherbereichsregister, und das darin befindliche Wort definiert das Segment, in das die Parameter
des gerade laufenden Vorgangs abzuspeichern sind, wenn die Operationen dieses Vorgangs ausgesetzt
werden. Das Fähigkeitsregister NICR enthält ein Fähigkeitswort, dessen Segmentbezeichnung ein Segment definiert,
in dem eine Hinweismarke gespeichert ist, die die Fähigkeit der Abladespeichergruppe für den Systemunterbrechungs-Durchführungsvorgang
definiert, auf die ein Zugriff ausgeübt we-rir^ soll, wenn von der Fangdetektorschaltung
TD eine Unterbrechung erzwungen wird. Das Fähigkeitsregister MCR enthält eine Segmentbezeichnung
für das Segment, in dem sich die Hauptfähigkeitsliste befindet. Die Bedeutung dieser
Segmente und ihrer Segmentbezeichnungen wird später bei der genauen Beschreibung des Betriebes des hier
beschriebenen Systems zu erkennen sein.
Jede Basisadresse eines Fähigkeitsregisters bezeichnet
a) den Speichermodul (acht Bits), '-n dem sich das Segment
befindet,
b) die Basis- oder Anfangsadresse des Segment in
dem Speichermodul (16 Bits).
Zugriffsart-Endadressen-Gruppe TC/LMTSTK
Diese Gruppe stellt die andere »Hälfte« der Fähigkeitsregister bereit; sie ist auf der rechten Seite von
F i g. 4 dargestellt Jedes Fähigkeitsregister wird von einer entsprechenden Zeile sowohl in der Basisadressengruppe
als auch in der Endadressengruppe gebildet. Jeder Speicherplatz in dieser Gruppe speichert die Bezeichnungsendadresse
und den Code für die zugelassene Zugriffsart des entsprechenden Fähigkeitswortes.
Ergebnisregister RESREG
Dieses Register wird über die Hauptvielfachleitung MHWäes Datenverarbeitungsmoduls gespeist; es kann
zur vorübergehenden Speicherung des Ergebnisses einer Rechenoperation verwendet werden.
Operandenregister OPREG
Dieses Register kann entweder von der Hauptvielfachleitung
MHWoder von der Speicherausgangs-Vielfachleitung
SOH gespeist werden; es dient als Zwischenregister für die Bildung einer Speicherzugriffsadresse.
Die Versetztwertadresse eines. Befehlswortes wird in dieses Register eingegeben, wenn ein Befehlswort
aus dem Speicher geholt wird.
Befehlsregister/R
Dieses Register wird zum Speichern der Steuerbitfelder eines Befehlswortes verwendet, wenn dieses aus
dem Speicher geholt wird. Die Bedeutung der verschiedenen Felder wird später bei der Durchführung eines
bestimmten Befehls erörtert
Mikroprogramm-Leitwerk/iPROG
Diese Einheit steuert den Ablauf und die Durchführung der Operationen des Datenverarbeitungsmoduls
bei der Ausführung jedes Befehlsschrittes. Die Einheit gibt zeitlich festgelegte Steuersignalfolgen (uPECS) ab,
die folgendes bewirken:
(I) Die bedarfsgemäße Aktivierung der verschiedenen Und-Gatter an den Registereingängen über geeignete
Signale an den unbezeichneten Eingangslei-, tungen der Gatter,
(II) die Steuerung des Betriebes des Rechenwerks MILL (Leitungen A UßS),
(III) die Steuerung des Betriebes der Vergleichsschaltung COWP(LeitungCßS) und
(IV) die Steuerung der Einstellung einiger der Primäranzeiger (Leitungen p.PlC) der Sekundäranzeiger
(pSIC) und der Fehleranzeiger (,uFIC).
Das Mikroprogrammleitwerk kann auch
(I) verschiedene Register für die Verwendung einer Mikroprogrammfolge über Leitungen CRSEL und
RSEL auswählen,
(I I) den Inhalt des Speichereingangsregisters SDI REG (Leitung + IS)erhöhen und
(III) Speicherzugriffs-Steuercodegruppen an der Vielfachleitung SIHCS erzeugen und die Zeitsteuerleitung
dieser Vielfachleitung aktivieren.
(d. h. Basisadresse und Endadresse) und mit der Codegruppe für die zugelassene Zugriffsart des sich auf den
Speicherzugriff beziehenden Fähigkeitswortes. Die Bedingungsanzeigeausgangssignale
CIS, die von der Vergleichsschaltung erzeugt werden, werden in das Mikroprogrammleitwerk
/tPROG eingegeben. Die Bedeutung der Funktion der Vergleichsschaltung wird später erkennbar
werden.
10
15 Speicherdaten-Eingangsregister SDI REG
Dieses Register wirkt als Ausgangsregister für die vom Datenverarbeitungsmodul zum Speicher zu gebenden
Daten; die Adressendaten oder Arbeitsdaten zur Zuleitung zum Speicher werden in diesem Register gesammelt,
ehe sie über die Speichereingangs-Vielfachleitung SIH zum Speicher geleitet werden.
20
Rechenwerk MILL
Diese Einheit ist ein konventionelles Rechenwerk, das
parallel Rechenoperationen an den Datenwörtem durchführen kann, die ihm über seine beiden Eingänge
zugeführt werden. Ein im Rechenwerk erzeugtes Ergebnis wird über die Hauptvielfachleitung MHW einem
vom Mikroprogramm festgelegten Bestimmungsort zugeführt Die jeweils vom Rechenwerk MILL durchgeführten
Operationen sind durch die Rechenwerk-Mikroprogrammsteuersignale A UßS festgelegt Bestimmte
Bedingungssignale, beispielsweise ein Überlaufsignal, werden vom Rechenwerk MILL erzeugt und entweder
in das Primär-Anzeigeregister PIR oder in das Mikroprogrammleitwerk
ßPROG (Signale AUCS) eingegeben.
Vergleichsschaltung COMP
Diese Schallung vergleicht die in das Speicherdaten-Eingangsregister
SDI REG eingegebenen Adressen und die angeforderten Zugriffsoperationen mit den Grenzen
Primäranzeigerregister PIR
Dieses Register wird dazu verwendet, acht primäre Anzeiger bei der Aussetzung eines Vorgangs (in der
Abspeichergruppe dieses Vorgangs) festzuhalten. Typischerweise sind folgende primäre Anzeiger enthalten:
Innerhalb des restlichen Abschnittes des Datenverarbeitungsmoduls werden verschiedene Steuer- und Bedienungssignale
erzeugt und in das Mikroprogramm- leitwerk/iPROG eingegeben. Diese Signale sind folgendermaßen
dargestellt:
(a) An den Leitungen AUCS Bedingungssignale aus dem Rechenwerk MILL,
(b) an den Leitungen CIS Bedingungs- und Anzeigesignale aus der Vergleichsschaltung COMP,
(c) an den Leitungen ICS Anzeigesignale aus den primären und sekundären Anzeigeregistern PIR und
SIR,
(d) an den Leitungen FICS Anzeigesignale aus dem
Fehleranzeigeregister FIR und
(e) an der Leitung OP=O ein Anzeigesignal aus der Nulldetektorschaltung ZD.
BitO | — Arithmetisches Ergebnis ist |
gleich Null | |
Bitl | — Arithmetisches Ergebnis ist |
kleiner als Null | |
Bit 2 | — Überlauf des arithmetischen |
Ergebnisses | |
Bit 3 | — Schreibe inverse Parität |
Bit 4 | — Zweite Gruppe |
Bit 5 | — Interface-Fehler-Sperre |
Bit 6 | - Halt |
Bit 7 | — Erster Versuch |
Bit 8 bis 23 | — Reserve |
Die ersten drei Anzeiger werden von allen Datenbefehlen beeinflußt, während die restlichen fünf Anzeiger
von der internen Hardware und von gewissen Steuerprogrammen beeinflußt werden.
45 Sekundäranzeigerregister SIR
Dieses Register wird dazu verwendet, in erster Linie für den internen Gebrauch durch das Mikroprogrammleitwerk
/iPROG bestimmte Anzeigerbits festzuhalten. Typischerweise enthält dieses Register Rechenoperations-,
Fehlersteuerungs- und Unterbrechungsanzeiger, und es enthält zwei Bits (die Bits 11 und 1-f), die für die
hier beschriebene Anordnung wichtig sind. Das Bit 11 zeigt das Vorhandensein eines »Fang«-Zustandes
(TRAP-Zustand) an, während das Bit 14 der Unterbrechungsanzeiger ist Diese beiden Anzeiger sind in
F i g. 6a dargestellt, auf die später noch genauer Bezug genommen wird.
Fehleranzeigerregister FIR
Dieses Register wird dazu verwendet Fehlerzustandsanzeiger zu speichern; typischerweise können
Anzeiger für Parität, Fähigkeitsfelduberschreitung und
Fähigkeitszugriffsfeldüberschreitung in ihm enthalten
sein. Die vier Bits dieses Registers mit dem höchsten
Stellenwert werden dazu verwendet, die Identität des benutzten Fähigkeitsregisters zu speichern, wenn ein
auf eine Fähigkeit bezogener Fehlerzustand festgestellt wird. Diese vier Bits (M/F20 bis 23!) des Fehleranzeigerregisters
FIR sind in Fig.6b dargestellt; sie werden auch dann benutzt, wenn der »Fang«-Anzeiger
(»TRAP«-Anzeiger) gesetzt ist Der größte Teil des Inhaltes
des Fehleranzeigerregisters wird in das Maschinenfehler-Anzeigerregister MFI in der Akkumulatorregistergruppe
ACCSTK eingeschrieben, nachdem eine Fehler- oder Fanganzeige erfolgt
NuUdetektorschaltung ZD
Diese Schaltung überwacht den Inhalt des Operandenregisters OPREG (Fig.2b), wenn es verwendet
wird, und sie erzeugt an der Leitung OP=O einen kennzeichnenden Ausgangszustand für das Mikroprogrammleitwerk
/iPROG, wenn der Inhalt des Registers Null ist Das Schaltbild der Nulldetektor»chaltung ist in
F i g. 11 dargestellt Sie besteht aus vier NOR-Gattern GZD1 bis GZD 4 mit jeweils sechs Eingängen sowie
aus einem NAND-Gatter GZD5 mit vier Eingängen
und einem Negator IZD. Das aus 24 Bits bestehende Ausgangssignal des Operandenregisters an der Leitung
OPREG O/P ist η vier Gruppen zu je sechs Bits aufgeteilt;
jede Gruppe ist dabei an ein NOR-Gatter angeschlossen. Die NOR-Gatter GZD1 bis GZD 4 erzeugen
somit am Ausgang Signale mit dem Signalwert 1, wenn an allen Eingängen der Signalwert 0 anliegt Folglich
erzeugt das NAND-Gatter GZD 5 an seinem Ausgang ein Signal mit dem Signalwert 0 nur dann, wenn alle
Ausgangssignale des Operandenregisters den Signalwert 0 haben. Der Negator IZD erzeugt daher ein Signal
mit dem (kennzeichnenden) Signalwert 1 an der Mikroprogramm-Zustandssignalleitung OP= 0.
Fangdetektorschaltung TD
Diese Schaltung besteht nach F i g. 6a aus einem einfachen NAND-Gatter mit zwei Eingängen, das den
»Fang«-Anzeiger M/511 des Sekundäranzeigerregisters
SIR über die Leitung TI ansteuert. Das NAND-Gatter wird mit den zwei höchstwertigen Bits an den
Leitungen LIM MSB und LIMMSB-I des Zugriffsart-Codefeldes
jedesmal dann gespeist, wenn ein Fähigkeitsregister verwendet wird. Folglich liegt an der Leitung
TI nur dann ein Signal mit dem Signalwert 0 an, wenn die zwei zuvor erwähnten Bits beide den Wert 1
haben. Alle anderen Kombinationen dieser zwei Bits erzeugen an der Leitung TI ein Signal mit dem Signalwert 1, das bewirkt, daß das Fanganzeigerbit gesetzt
wird.
Fangunterbrechungsoperation
Wie oben erwähnt wurde, überwacht die Fangdetektorschaltung TD von F i g. 2b die zwei höchstwertigen
Bits des Zugriffsart-Codefeldes jedes Fähigkeitsregisters, wenn es verwendet wird, und nach Feststellung
eines Fangzustandes in dem Register bewirkt sie das Setzen des »Fang«-Anzeigers im Sekundäranzeigerregister
SlR. Die folgende Tabelle zeigt die Bedeutung der verschiedenen Kombinationen der zwei höchstwertigen
Bits des Zugriffsart-Codefeldes eines Fähigkeitswortes. Bit 22 Bit 23 Bedeutung
1 1 Aktivspeicherblock (Segment)-
Fähigkeit
5I 0 Passivspeicher(Zusatzspeicher)-
5I 0 Passivspeicher(Zusatzspeicher)-
Block(Segment)-Fähigkeit
0 1 Hilfsfähigkeit
0 1 Hilfsfähigkeit
0 0 Nullfähigkeit
ίο Aus den obigen Ausführungen ist zu erkennen, daß
bei allen Bitkombinationen, bei denen nicht beide Bits den Wert 1 haben, eine außerhalb des normalen, gerade
teufenden Vorgangs liegende Aktivität erforderlich ist Für den Fall, daß die Zugriffsart-Codegruppe ein Zusatzspeichersegment
(Bits 10) ist ein Seitenwechselvorgang (page changing) erforderlich. Wenn die Zugriffsart-Codegrappe
eine Hilfsfähigkeit definiert (Bits 01), muß ein Ein-Ausgabe-Vorgang durchgeführt werden,
während bei der Definierung einer Nullfähigkeit auf ei-
nen Fangdurchführungsvorgang Bezug genommen werden muß, da der Gebrauch des Fähigkeitsregisters
fehlerhaft sein kann. Es ist daher zu erkennen, daß die Feststellung eines »Fang«-Zustandes beim Gebrauch
eines Fähigkeitsregisters die Ausführung der Mikropro-
grammfolge »\ ,rgangswechsel« erfordert die den gerade
laufenden Vorgang aussetzt und zu einem Fangdurchführungsvorgang (»trap handling«) umschaltet
Fig. 5 zeigt allgemein die Operationen, die für jeden
Datenverarbeitungsmodulbefehl ausgeführt werden, der einen Zugriff auf Informationen erfordert die sich
gerade nicht im Datenverarbeitungsmodul selbst befinden. Es wird nun der Betrieb des Datenverarbeitungsmoduls von Fig.2a und Fig.2b entsprechend den in
Fig.5 angegebenen Schritten betrachtet Im ersten Schritt (A) wird die vom Speicher an der Vielfachleitung
SOH erzeugte Information, das Befehlswort in das Befehlsregister IR (F i g. 2b) durch die unter der Steuerung
durch das Mikroprogramm erfolgende Aktivierung des Gatters Gi eingegeben. Die Gatter G 2 und G 3 werden
ebenfalls unter der Steuerung durch das Mikroprogramm zu diesem Zeitpunkt aktiviert, so daß der Versetztadressenabschnitt
des Befehlswortes in das Operandenregister OP REG eingegeben wird.
Im zweiten Schritt (B) wird die erforderliche externe Adresse aufgebaut; dies erfolgt durch Addieren der Versetztadresse im Operandenregister zur Basisadresse eines bestimmten Fähigkeitsregisters, das vom Befehlswort bestimmt ist. Dies wird mit Hilfe des Mikroprogrammleitwertes ßPROG dadurch erreicht, daß
Im zweiten Schritt (B) wird die erforderliche externe Adresse aufgebaut; dies erfolgt durch Addieren der Versetztadresse im Operandenregister zur Basisadresse eines bestimmten Fähigkeitsregisters, das vom Befehlswort bestimmt ist. Dies wird mit Hilfe des Mikroprogrammleitwertes ßPROG dadurch erreicht, daß
(I) an Leitungen CRSEL die bestimmte Fähigkeitsregister-Auswahlcodegruppe
angelegt wird,
(II) die Gatter G 4 und G 5 geöffnet werden,
(III) dem Rechenwerk MILL die Durchführung einer Additionsoperation befohlen wird und
(IV) das Gatter G 6 geöffnet wird.
Im Anschluß daran kann das Ergebnis (Versetztadresse plus Segmentbasisadresse) über das Rechenwerk
MILL wieder zurückgeführt werden, wobei das Gatter G 7 aktiviert ist, nachdem unter Verwendung der Leitungen
RSEL ein von einem Befehlswort definierter Änderungsakkumulator ausgewählt ist, wenn eine Adressenänderung
verlangt wird.
Das Anbieten der Fähigkeitsregister-Auswahlinformation an den Leitungen CRSEL im Schritt B wirkt
auch auf die andere Hälfte des Fähigkeitsregisters, so daß der Fangdetektorschaltung TO ermöglicht wird, die
zwei höchstwertigen Bits der Zugriffsart-Codegruppe TCzu überwachen; der Schritt Cvon F i g. 5 zeigt diese
Funktion. Wenn die Zugriffsart-Codegruppe ein Speichersegment definiert, werden die Schritte D, E und F
ausgeführt Bei diesen Schritten wird die Art des geforderten Zugriffs geprüft, es wird überprüft, ob die gebildete
Adresse noch innerhalb der Grenzen des geforderten Segments liegt, und es wird außerdem geprüft, ob
der geforderte Zugriff mit dem Zugriff verträglich ist der vor dem Zugriff auf den Speicher und der Durchführung
der Befehlsfunktion (Schritt G) zugelassen wurde. Wenn eine der Prüfungen in den Schritten D, E und F
ein negatives Ergebnis hat, dann wird der Fehleranzeiger gesetzt und der Datenverarbeitungsmodul wechselt
den Vorgang zu einem Fehlerabhandlungsvorgang. Für den Fall, daß die Prüfung der zwei höchstwertigen Bits
der Zugriffsart-Codegruppe in dem vom Befehlswort angegebenen Fähigkeitsregister, die im Schritt C von
F i g. 5 ausgeführt wird, keinen Erfolg hat (Leitung n), wird der Schritt T ausgeführt, ehe der Eintritt in eine
'»Fang«-Mikroprogrammfolge erfolgt. Der Schritt T
wird durch das getaktete Setzen des Bits 11 des Anzeigerregisters MIS und der Steuerung durch die Fangdetektorschaltung
TD ausgeführt, wie in F i g. 6a zu erkennen ist
F i g. 7 zeigt das Flußdiagramm der »Fang«-Mikroprogrammfolge; dieses Flußdiagramm wird nun unter
Bezugnahme auf die Arbeitsgänge des Datenverarbeitungsmoduls der F i g. 2a und 2b beschrieben. Das Setzen
des »Fang«-Anzeigers MIS 11 (F i g. 6a) hat zur FoI-ge,
daß das »Fang«-Signal zum Mikroprogrammleitwerk ßPROG (F i g. 2b) als eines der Anzeigersteuersignale
ICS geleitet wird. Die »Fang«-Mikroprogrammfolge
läuft folgendermaßen ab:
35 Schritt 1
Setzen von MFI(20-23)
Bei diesem Schritt öffnet das Mikroprogranrmleitwerk
/tPROG (Fig. 2b) das Gatter G, so daß die vier
höchstwertigen Bits im Fehleranzeigerregister FIR auf den laufenden Zustand der Signale an den Leitungen
CRSEL gesetzt werden. Es sei daran erinnert, daß der »Fang«-Anzeiger während der Ausführung des Schrittes
B von F i g. 5 gesetzt ist; folglich liegt an den Leitungen CRSEL die Adressencodegruppe des Fähigkeitsregisters,
das von dem Befehlswort bestimmt ist, dessen Segmentbezeichnung sich auf die Versetztadresse des
Befehlswortes bezieht. F i g. 6b zeigt diese Operation, wenn die Gatter G 8/20, G 8/21, G 8/22 und G 8/23
(die in Fig. 2b funktionell als Gatter G8 dargestellt
sind, von dem vom Mikroprogramm erzeugten Fang-Setzsignal TSS geöffnet werden, so daß die Kippschaltungen
M/F20 bis 23 entsprechend der Codegruppe an den Leitungen CRSEL gesetzt werden.
Schritt 2
Laden des Maschinenfehler-Anzeigerregisters MF/
Laden des Maschinenfehler-Anzeigerregisters MF/
Bei diesem Schritt werden die Gatter G 9 und G 10 der F i g. 2a und 2b unter der Steuerung durch das Mikroprogramm
geöffnet, und an die Leitungen RSEL wird eine Codegruppe angelegt, die das Maschinenfeh-Icr-Anzeigerregister
MFl (F i g. 3) in der Akkumulatorregistergruppe ACCSTK definiert. Folglich werden der
Inhalt des Fehleranzeigerregisters FIR (und insbesondere dessen Bits 20 bis 23) in das Maschinenfehler-Anzcigerregisler
MFI geschrieben.
Schritt 3
Setzen des Fangbits
Setzen des Fangbits
Bei diesem Schritt wird wirksam aufgezeichnet daß der »Fang«-Anzeiger gesetzt worden ist, so daß der
Unterbrechungsdurchführungsvorgang im Anschluß daran den Grund für einen Eintritt in den Vorgang
kennt Der Unterbrechungsdurchführungsvorgang macht von einem Unterbrechungsannahmewortakkumulator
IAR (F i g. 3) in der Akkumulatorregistergruppe ACCSTK Gebrauch, und ein Bit dieses Akkumuiators
wird ausschließlich für den Gebrauch als »Fangannahme«-Bit (»trap accepted«) reserviert Tatsächlich ist
das normale Unterbrechungssystem des Datenverarbeitungsmoduls der hier beschriebenen Anordnung das in
der Patentanmeldung P 21 44 051.7 beschriebene Unterbrechungssystem, und die Unterbrechungsdurchführung
ist so organisiert, daß sie zur Bestimmung der Ursache für den Eintritt vom Unterbrechungsannahmewort
Gebrauch macht. Das »Fangannahme«-Bit wird dadurch gesetzt daß unter der Steuerung durch das
Mikroprogramm die Gatter G 7 und G10 geöffnet werden
und daß das Rechenwerk MILL angewiesen wird, das »Fangannahme«-Bit auf den Wert 1 zu setzen, nachdem
in der Akkumulatorregistergruppe ACCSTK der Unterbrechungsannahmewortakkumulator IAR ausgewählt
worden ist
Schritt 4
Abspeichern der Parameter des laufenden Vorgangs
Abspeichern der Parameter des laufenden Vorgangs
In diesem Stadium hat der Datenverarbeitungsmodul die Operationen des vor der Erzeugung des Signals 77
von ihm ausgeführten Vorgangs wirksam gesperrt. Nun muß der Datenverarbeitungsmodul eine Vorgangswechseloperation
ausführen, damit der laufende Zustand der Parameter des gesperrten Vorgangs im Systemspeicher
aufbewahrt werden.
Es wurde oben bereits erwähnt, daß jeder Vorgang mit einer sogenannten Abspeichergruppe PDS (F i g. 8)
ausgestattet ist; das Segment, in dem sich diese Gruppe befindet, wird von der Segmentbezeichnung im Abspeicherfähigkeitsregister
DCR definiert. Jede Abspeichergruppe enthält Informationen über den Zustand des gerade
laufenden Vorgangs, beispielsweise die Werte der reservierten Fähigkeitshinweise (RCP) entsprechend jedem
der Arbeitsspeicher-Fähigkeitsregister WCRO bis WCR 5. Diese Speicherplätze in der Abspeichergruppe
werden mit den entsprechenden Hinweismarken geladen, wenn ein Fähigkeitsregister geladen wird, wie in
der Patentanmeldung P 21 62 206.6 beschrieben ist. Bei einem Wechsel (d. h. einem Aussetzen) des laufenden
Vorgangs wird das Abspeicherbereichsegment jedoch auch zum Speichern folgender Informationen verwendet:
Der Inhalt der Register der Akkumulatorregistergruppe ACCSTK, die Hinweismarken für das Programmcodesegment
des gerade laufenden Vorgangs (Fähigkeitsregister WCR 7), die Hinweisliste auf reservierte
Segmente des gerade laufenden Vorgangs (Fähigkeitsregister WCR 6) sowie der Wert des Befehlszählregisters
SCR. F i g. 8 zeigt den Aufbau des Abspeicherbereiches. Während der Vorgangswechselfolge bewirkt
der Schritt 4 vor. F ä g. 7 das Abspeichern des Inhaltes jedes Akkumulators ACCO bis ACC! und der laufenden
Einstellung eines Zeitplan-Zeitgeberregisters STR sowie des Inhaltes des Primäranzeigerregisters PIR. Die
tatsächlichen Operationen, die im Datenverarbeitungsmodul der F i g. 2a und 2b ausgeführt werden, erfordern
(I) die Bildung der ersten Abspeicherbereichsadresse durch Auswahl (über die Leitungen CRSEL) der
DCR-Basisadresse und durch Zugriff auf den Speicher
(durch öffnen der Gatter G 5, GIl, G12,
G13 und G14 mit den üblichen Grenz/Zugriffs-Prüfanordnungen)
an der Abspeichergruppe, wobei die Adresse der Abspeichergruppe ebenfalls für nachfolgende Abspeichergruppenzugriffe (durch
öffnen des Gatters G15 gleichzeitig mit dem öffnen
des Gatters GIl) im Ergebnisregister RES REG aufbewahrt wird und
(II) die Durchgabe der relevanten Registerinhalte (über die Gatter G7, GIl und G14) für jeden
Eintritt in die Akkumulatorregistwgruppe ACCSTK mit einer Fortschreibung der Zugriffsadresse um 1 (durch Öffnen der Gatter G16 und
G 7 und durch Erteilung der Anweisung an das Rechenwerk MILL die Addition einer 1 auszuführen).
Die oben mit (I) und (II) bezeichneten Operationen werden für den Speicher aus den Akkumulatoren
ACCO bis ACC! und für das Zeitplan-Zeitgeberregister
STR in der Akkumulatorregistergruppe ACCSTK in der Abspeichergruppe wiederholt Die Primäranzeiger
werden durch öffnen der Gatter G17, GU und
G14 nach der Adressierung der Abspeichergruppe am nächsten Speicherplatz in die Abspeichergruppe eingegeben.
In der Abspeichergruppe befindet sich auch eine Kellerspeicherhinweismarke
PDP, und der an dieser Stelle befindliche Wert bezieht sich auf den in F i g. 8 unter
ihm liegenden verbleibenden Bereich, der als »Kellerspeicher«-Abschnitt (»push-down«-Abschnitt) beschrieben
wird. Der Wert des Kellerspeicherhinweises bestimmt das zur Zeit zugängliche, aus drei Wörtern bestehende
»Paket« im Kellerspeicherabschnitt, und er ist ein Versetztwert aus der Basis des Abspeicherbereichssegments.
Die Kellerspeicherhinweismarke PDP wird in das Abladestapelkellerhinweisregister DSPP(F i g. 3) in
der Akkumulatorregistergruppe ACCSTK geschrieben, wenn der entsprechende Vorgang für die Verarbeitung
durch den Datenverarbeitungsmodul ausgewählt ist Dieses Hinweisregister DSPP wird dann benutzt,
wenn ein Aufruf oder eine Rückkehr von verschachtelten Unterprogrammen und das Verschachteln dieser
Unterprogramme durch die aus drei Wörtern bestehenden Pakete des Kellerspeicherabschnittes der Abspeichergruppe
ausgeführt wird. Jedes Paket enthält die Hinweismarken für die Fähigkeitsregister WCR 7 und
WCR 6 zusammen mit dem relativierten Wert des Befehlszählregisters SCR. Somit sorgt der Schritt 4 von
Fig.7 auch dafür, daß in den Abspeicherbereich die Abspeicherhinweismarke PDP zusammen mit dem entsprechenden
Wert aus dem Hinweisregister DSPP eingegeben wird.
Schritt 5
Zugriff auf die Unterbrechungsdurchführungs-Abspeicherhinweismarke
Bei einer normalen Vorgangswechselfolge wird der Datenverarbeitungsmodul in dem entsprechenden Befehlswort
mit der nach unten versetzten Ausgabe der
eo
65 RF-HinweisHste des Vorgangs versorgt, die zur Ausübung
eines Zugriffs auf die Hauptfähigkeitsliste verwendet wird, um die Abspeichergruppe für den Vorgang
zu erhalten, zu dem die Vorgangswechsel gemacht wenden soll. In der derzeit vorliegenden Situation erfolgt
die Vorgangswechselfolge jedoch automatisch (d.h, als Ergebnis der Einstellung des »Fang«-Anzeigers),
und somit muß die Abspeichergruppe für den Unterbrechungsdurchführungsvorgang
auf andere Weise erhalten werden.
Fig.8 zeigt einen zugewiesenen Normalunterbrechungsblock
NIB, der dem Datenverarbeitungsmodul zugewiesen ist und auf den mit Hilfe des Segmenthinweises
im Normalunterbrechungsfähigkeitsregister NICR Bezug genommen wird. Dieser Block ist so angeordnet,
daß er einen Abspeichergruppenhinweis IDAP für den Unterbrechuiigsdurchführungsvorgang sowie
die dafür vorgesehene Codegruppe für die erlaubte Zugriffsart enthält
Im Schritt 6 von F i g. 7 wird dieser Abspeichergruppenhinweis dazu verwendet, den Eintrag in der Hauptfähigkeitsliste
zu erhalten, in dem die Grenzwerte um die Summenprüfcodegruppen für die Abspeiche:gruppe
des Unterbrechungsdurchführungsvorgangs gespeichert sind Die tatsächlich durchgeführten Operationen
sind die gleichen wie die, die zum Laden eines Fähigkeitsregisters verwendet werden (wie später noch beschrieben
wird) mit der Ausnahme, daß das Mikropro- gram.nleitwerkμPROG (Fig.2) das Abspeicherfähigkeitsregister
DCR über die Auswahlleitungen CRSEL definiert, in die der Segmenthinweis eingegeben werden
soll. Das tatsächliche Laden des Abspeicherfähigkeitsregisters DCR wird im Schritt 6 des Flußdiagramms von
F i g. 7 ausgeführt.
Der Schritt 3 wurde dazu verwendet, in dieses Register
einen Zustand einzugeben, von dem der Unterbrechungsdurchführungsvorgang festgestellt hat daß er die
Feststellung eines »Fang«-Zustandes angibt. Es sei ebenso daran erinnert daß das Fehleranzeigerregister
FIR und das Maschinenfehleranzeigerregister MFl bei den Vorgangswechseloperationen nicht beteiligt sind; in
ihnen sind daher zur Zeit in den Bits 20 und 23 der Gruppenadressencode für das verwendete Fähigkeitsregister gespeichert, wenn der »Fang«-Zustand festgestellt
worden ist. Diese zuletzt genannten Speicheroperationen werden in den Schritten 1 und 2 von F i g. 7
ausgeführt Folglich kann der Unterbrechungsdurchführungsvorgang durch Bezugnahme auf die Bits 20 bis 23
im Maschinenfehleranzeigerregister MFI die Adresse des verwendeten Fähigkeitsregisters erhalten.
Diese Adresse kann natürlich auch zum Berechnen des Speicherplatzes in der Abspeichergruppe des ausgesetzten
Vorgangs verwendet werden, an dem der reservierte Fähigkeitshinweis für das Fähigkeitsregister
gespeichert ist. Folglich kann der Unterbrechungsdurchführungsvorgang
durch Lesen des Hinweiswortes und durch Prüfen dessen Zugriffsart-Codegruppe im Grund feststellen, warum der Vorgang sich im Fangzustand
befindet Wenn das Segment, auf das ein Zugriff ausgeübt werden muß, im Zusatzspeicher sitzt, wird ein
Plattenabhandlungsvorgang zur Eingabe des erforderlichen Segments in den Speicher zugeteilt. Wenn die Zugriffsart-Codegruppe
eine Hilfsfähigkeit definiert, wird ein Ein-Ausgabe-DurchführungsVorgang zugeteilt, der
die erforderliche Aktion ausführt, während der Vorgang ausgesetzt wird und auf die Freigabe des fraglichen Segments
wartet, wenn die Zugriffsart-Codegruppe eine »Null«-Fähigkeit ist.
23 03 596 | 20 | |
19 | Schritt S1 | |
Schritt 7 | ||
Holen der Parameter öes Unterbrechungsdurchführungsvorgangs
aus der Abspeicftergruppe
Bei diesem Schritt wird das erst vor kurzem geladene Abspeicherfähigkeitsregister DCR, das nun natürlich
den Abspeichergruppen-Segmenthinweis des Unterbrechungsdurchführungsvorgangs enthält, dazu verwerdet,
die verschiedenen Parameter dieses Vorgangs in die entsprechenden Register des Datenverarbeitungsmoduls
zu übertragen. In F i g. 8 unten ist die Anordnung des Abspeicherbereichsegments dargestellt Jedes der
Fähigkeitsregister WCR 0 bis WCR 7 wird durch Verwendung der zugehörigen, in der Abspeichergruppe gespeicherten
Hinweismarke geladen, damit ein Zugriff auf die Hauptfähigkeitsliste in der gleichen Weise ausgeübt
wird, die für einen Befehl zum Laden eines Fähigkeitsregisters angewendet wird; der absolute Wert des
inhaltes des Befehlsregisters SCR wird hergeleitet, wenn es durch die Addition des Basisadressenwertes aus
dem Fähigkeitsregister WCR 7 geladen wird.
Eintritt in den
Unterbrechungsdurchführungsvorgang/HP
Unterbrechungsdurchführungsvorgang/HP
Nach Vollendung der Operationen des Schrittes 7 von F i g. 7 sind die Operationen des Vorgangswechsels
auf den Unterbrechungsdurchführungsvorgang vollständig. Der Unterbrechungsdurchführungsvorgang
muß jedoch von der Tatsache Kenntnis haben, daß die Unterbrechung angenommen ist; dies wird durch Bezugnahme
auf die Codegruppe erreicht, die in das Unterbrechungsannahmeregister IAR in der Akkumulatorregistergruppe
ACCSTK im oben angegebenen Schritt 3 eingegeben worden ist. Es sei bemerkt, daß der
Inhalt dieses Registers von dem Abspeicher- oder Entnahmevorgang der Schritte 4 bzw. 7 nicht betroffen ist.
Aus den obigen Ausführungen ist zu erkennen, daß mit Hilfe der hier beschriebenen Anordnung die Möglichkeit
geschaffen wird, jedesmal in einen Unterbrechungsdurchführungsvorgang einzutreten, wenn ein Fähigkeitsregister
verwendet wird, das eine Zugriffsartcodegruppe enthält, deren höchstwertige Bits andere
Werte als 11 aufweisen. Es muß nun noch gezeigt werden,
wie diese Bits mit einer Codegruppe geladen werden können, die von dem Wert 11 abweicht.
Lesen des Befehlswortes aus dem Programmblock CRCB
Bei diesem Schritt erfolgt ein Zugriff auf den Programmblock CRCB (F i g. 9) des laufenden Vorgangs,
damit eine Leseoperation am nächsten Befehlswort mit Hilfe einer Adresse ausgeführt wird, die durch die Einstellung
des Befehlszählregisters SCR relativ zur Basisadresse des Fähigkeitsregisters WCR 7 bestimmt ist In
den F i g. 2a und 2b werden diese Operationen unter der Steuerung durch das Mikroprogrammleitwerk flPROG
dadurch ausgeführt, daß
(I) unter Verwendung der Leitungen RSEL das Befehlszählregister
SCR ausgewählt wird,
(II) unter Verwendung der Leitungen CRSEL das Fähigkeitsregister
WCR 7 ausgewählt wird,
(III) die Gatter G18 und G 7 aktiviert werden,
(IV) dem Rechenwerk MILL die Durchführung einer Additionsoperation befohlen wird,
(V) das Gatter G11 geöffnet wird,
(VI) die Vergleichsschaltung COMP zur Durchführung von Zugriffsart- und Grenzwertprüfungen
aktiviert wird und
(VII) das Gatter G14 und die Vielfachleitung SIHCS
aktiviert werden.
Der Weg (1) von F i g. 9 zeigt diesen Schritt an.
Schritt 5 2
Schritt 5 2
Eingabe des Befehlswortes in das Befehlsregister
Bei diesem Schritt wird das Eingeben des Befehlswortes, auf das im Schritt 51 ein Zugriff ausgeübt worden
ist, in den Datenverarbeitungsmodul gesteuert Das Mikroprogrammleitwerk pPROG (F i g. 2b) öffnet die
Gatter G1, G 2 und G 3, wenn das Signal an der Zeitsteuerleitung
der Speichei-steuersignal-Vielfachleitung
SOHCS anzeigt, daß das Befehlswort an der Speicherausgangs-
Vielfachleitung SOH anliegt. Das gelesene Befehlswort ict in F i g. 9 oben dargestellt; es besteht aus
mehreren Verwaltungsfeldern (Bits 10 bis 24) und aus
einem Adressenversetztfeld A (Bits 1 bis 9). Die Verwaltungsfelder
definieren
Befehlsoperation zum Laden von Fähigkeitsregistern (a)
Wie oben bereits erwähnt wurde, werden alle Fähigkeitsregister
entsprechend den Verfahren geladen, die in der Patentanmeldung P 21 26 206.6 beschrieben sind.
F i g. 9 zeigt schematisch die bei einem Befeh! von Fähigkeitsregistern durchgeführten Operationen.
In F i g. 9 sind zehn in Klammern gesetzte Bezugszeichen angegeben, die die zehn grundlegenden Schritte
der Mikroprogrammfolge zum Laden von pähigkeitsregistern
bezeichnen. Ein Flußdiagramm dieser Mikroprogrammfolge ist in Fig. 10 dargestellt. Die verschiedenen
Schritte sind in Fi g. 10 mit 51 bis 510 entsprechend
den Bezugszeichen von F i g. 9 bezeichnet, während die drei Schritte, die für die hier beschriebene Anordnung
wesentlich sind, mit SX, SFund SZbezeichnet
sind.
Die nachfolgende Beschreibung ist entsprechend den Schritten von Fig. 10 in Abschnitte unterteilt; auf die
F i g. 2a, 2b und 9 wird häufig Bezug genommen.
mit Hilfe der Bits 10 bis 12 (CRPT) das Fähigkeitsregister WCR 6, das sich auf die RF-Hinweisliste
bezieht,
in den Bits 13 bis 15 (MOD) den als Adressenänderungsregister
zu verwendenden Akkumulator,
in den Bits 16 bis 18 (CRL) das zu ladende Fähigkeitsregister,
in den Bits 16 bis 18 (CRL) das zu ladende Fähigkeitsregister,
in den Bits 19 bis 23 (LDCR) die Funktionscodegruppe, die in diesem FaIi den Befehlsgeber zum
Laden des Fähigkeitsregisters bestimmt, und
im Bit 24 (S) das direkte oder Speicheroperations-Bit
im Bit 24 (S) das direkte oder Speicheroperations-Bit
Der Weg (2) von F i g. 9 gibt diesen Schritt an.
Schritt 53
PRCPT Auswählen
PRCPT Auswählen
Bei diesem Schritt bringt das Mikroprogrammleitwerk ßPROG von Fi g. 2a die Leitungen CRSEL in ei-
21 22
nen solchen Zustand, daß das vom CRFT-FeId des Be- (III) eine Versetztadressen-Codegruppe an den Lcitunfehlswortes
bestimmte Arbeits-Fähigkeitsregister aus- gen GOS erzeugt wird, die die Versetztadressc des
gewählt wird. Der Weg (3) von F i g. 9 gibt diese Opera- in der Abspeichergruppe benötigten Wortes be-
tion an. stimmt,
5 (IV) das Rechenwerk MILL zur Durchführung einer Schritt 54 Additionsoperation aktiviert wird,
(V) die Gatter G11 und G14 aktiviert werden und
Adressierung von RCP (VI) ein Zugriff auf den Speicher zur Durchführung ei
ner Schreiboperation ausgeführt wird. Bei der
Bei diesem Schritt wird die Adresse des RF-Hinweis- io nachfolgenden Schreiboperation ist der Inhalt des
Datenwortes gebildet; der Weg (4) von F i g. 9 gibt diese Operandenregisters beteiligt, der über die Gatter
Operation an. Das Mikroprogramimleitwerk ßPROG G 4, G11 und G14 in den Speicher gegeben wird,
aktiviert die Gatter G 4 und G 5 und befiehlt dem Rechenwerk
MILL, eine Additionsoperation auszuführen Schritt SX
und die Gatter GH und G !4 zu aktivieren. Gleichzei- i§
und die Gatter GH und G !4 zu aktivieren. Gleichzei- i§
tig mit der Aktivierung des Gatters G14 wird an die Zugriffsartadressencode = Nicht-Speicherfähigkeit?
Speichersteuersignal-Vielfachleitung SIHCS eine Lesecodegruppe angelegt, und die Zeitsteuerleitung wird ak- Bei diesem Schritt wird die im Schritt 56 in den TC-tiviert Abschnitt der Endadressen-Gruppe LIM STK eingege-
Speichersteuersignal-Vielfachleitung SIHCS eine Lesecodegruppe angelegt, und die Zeitsteuerleitung wird ak- Bei diesem Schritt wird die im Schritt 56 in den TC-tiviert Abschnitt der Endadressen-Gruppe LIM STK eingege-
20 bene Zugriffsart-Codegruppe daraufhin überprüft, ob
Schritt 55 sie sich auf eine Nicht-Speicherfähigkeit bezieht (d. h.,
ob die höchstwertigen Bits den Wert 11 haben). Diese
Auswahl von CRX Operation wird dadurch ausgeführt, daß die Leitungen
CRSEL mit der Codegruppe im CKL-FeId eines Bein diesem Schritt legt das Mikroprogrammleitwerk 25 fehlswortes aktiviert werden und daß der Zustand des
an die Leitungen SCSEL von F ig. 2a die Information Signals an der Leitung TI geprüft wird. Bezugnehmend f
aus dem CRL-FeId an,damit das zu ladende Fähigkeits- auf Fig. 6a sei daran erinnert, daß das Signal an der ^
register (WCRA-von F ig. 9) ausgewählt wird. Der Weg Leitung TI erzeugt wird, wenn die »Fang«-Detektor-(5)
von F i g. 9 gibt diesen Schritt an. schaltung TD einen »Fang«-Zustand feststellt (d. h.,
30 wenn die zwei höchstwertigen Bits der Zugriffsart-Co-
Schritt 56 degruppe nicht den Wert 11 haben). Es ist zu beachten,
daß der »Fang«-Anzeiger in den Sekundäranzeigern
Lesen von RCP nicht gesetzt ist, da diese Anzeiger zu diesem Zeitpunkt
(an der Leitung CIK) nicht getaktet werden. Wenn das
Bei diesem Schritt wird das RF-Hinweis-Datenwort 35 Signal an der Leitung 77 den Signalwert 1 hat, wird der
(d. h, die Zugriffsart-Codegruppe des Fähigkeitswortes Schritt 5Yausgeführt
und die Adressenversetzung des RF-Hinweises) in dem
und die Adressenversetzung des RF-Hinweises) in dem
Datenverarbeitungsmodul aus der Speicherausgangs- Schritt SY
Vielfachleitung SOH eingegeben. Die Zugriffsart-Codegruppe
wird in den TC-Abschnitt der Endadressengrup- 40 Nullsetzen von CRX
pe LIMSTK an dem im Schritt 55 ausgewählten Speicherplatz eingegeben, während das ganze Wort ein- Bei diesem Schritt wird wieder das Fähigkeitsregisler schließlich der Zugriffsart-Codegruppe und der RF- WCRX ausgewählt, und die Gatter G19 und G 20 von Hinweisadressenversetzung in das Operandenregister F i g. 2a und 2b werden unter der Steuerung durch das OPREG eingegeben wird. Diese Operationen, die in 45 Mikroprogramm aktiviert Dies hat zur Folge, daß in F i g. 9 durch den Weg (6) angegeben sind, werden unter beide Hälften des Fähigkeitsregisters WCRX der Wert der Steuerung durch das Mikroprogramm durch Akti- 0 (der laufende Ausgangswert aus dem Rechenwerk vieren der Gatter G 2, G 3 und G19 in den F i g. 2a und MILL an der Hauptvielfachleitung MHW) eingeschrie-2b ausgeführt, wenn die Zeitsteuerleitung der Speicher- ben wird. Wenn die Zugriffsart-Codegruppe einer Fästeuersignal-Vielfachleitung SOHCSaktiviert wird. 50 higkeit, wie sie in der RF-Hinweisliste enthalten ist, von
pe LIMSTK an dem im Schritt 55 ausgewählten Speicherplatz eingegeben, während das ganze Wort ein- Bei diesem Schritt wird wieder das Fähigkeitsregisler schließlich der Zugriffsart-Codegruppe und der RF- WCRX ausgewählt, und die Gatter G19 und G 20 von Hinweisadressenversetzung in das Operandenregister F i g. 2a und 2b werden unter der Steuerung durch das OPREG eingegeben wird. Diese Operationen, die in 45 Mikroprogramm aktiviert Dies hat zur Folge, daß in F i g. 9 durch den Weg (6) angegeben sind, werden unter beide Hälften des Fähigkeitsregisters WCRX der Wert der Steuerung durch das Mikroprogramm durch Akti- 0 (der laufende Ausgangswert aus dem Rechenwerk vieren der Gatter G 2, G 3 und G19 in den F i g. 2a und MILL an der Hauptvielfachleitung MHW) eingeschrie-2b ausgeführt, wenn die Zeitsteuerleitung der Speicher- ben wird. Wenn die Zugriffsart-Codegruppe einer Fästeuersignal-Vielfachleitung SOHCSaktiviert wird. 50 higkeit, wie sie in der RF-Hinweisliste enthalten ist, von
der Zugriffsart-Codegruppe eines Speichersegmenis
Schritt 57 abweicht, wird folglich der gesamte Inhalt des entsprechenden
Fähigkeitsregisters einschließlich der Zugriffs-Abspeichern von RCP art-Codegruppe so, wie er geladen werden soll, auf den
55 Wert 0 zurückgestellt
Bei diesem Schritt, der durch den Weg (7) in F i g. 9 Wenn das Ergebnis der Prüfung im Schritt SX negativ
angegeben ist, wird der im Operandenregister OP REG war (& h, wenn das Signal an der Leitung 77 den Wert 0
(F i g. 2b) sitzende RF-Hinweis in die Abspeichergruppe hatte), wird der Schritt S 8 ausgeführt
der derzeit laufenden Vorgänge zu dem Speicherplatz
umgespeichert, der für das zu ladende Fähigkeitsregi- 60
der derzeit laufenden Vorgänge zu dem Speicherplatz
umgespeichert, der für das zu ladende Fähigkeitsregi- 60
ster reserviert ist Diese Operation wird unter der Schritt 5 8
Steuerung durch das Mikroprogramm dadurch ausgeführt,
daß Lesen des 5-CAr-Eintrags in MCT
(I) über die Leitungen CRSEL das Fähigkeitsregister 65 Bei diesem Schritt wird das erste Wort des 3-Wort-
DCR der Abspeichergruppe des Vorgangs ausge- Eintrags in der Hauptfähigkeitsliste AfCTgelesen. Diese
wählt wird, Operation ist in F i g* 9 durch den Weg (8) dargestellt; sie
(II) das Gatter G 5 aktiviert wird, umfaßt
23 24
(I) die Auswahl des Fähigkeitsregisters MCR, Schritt S10
(II) die Aktivierung der Gatter G 4 und G5,
(III) die Aktivierung des Rechenwerks MILL zur Lesen des LX-Eintrags in MCT
Durchführung einer Additiottsoperation und
Durchführung einer Additiottsoperation und
(IV) die Aktivierung der Gatter GIl und G14 unter 5 Bei diesem Schritt, der in Fig.9 durch den Weg (10)
der Steuerung durch das Mikroprogramm. angegeben ist, wird die Endadresse des Hauptfähig-
keitslisteneintrags in die Endadressenhälfte des zu Ia-
Wenn die Speicherleseoperation beendet ist, werden denden Fähigkeitsregisters (WCRK) eingelesen. Dieser
die Gatter G 2 und G 3 geöffnet, und das Siimmenprüf- Schritt beendet die Ladeoperation des Fähigkeitsregiwort
wird in das Operändenregister eingegeben. Zu die- to sters.
sem Zeitpunkt wird auch das Gatter G15 geöffnet, da- Aus den obigen Ausführungen geht hervor, daß durch
mit die Λ/CT-Adresse aufbewahrt wird. die hier beschriebene Anordnung ein Eintritt in einen
Wie oben erwähnt wurde, wird jeder Eintrag in der Unterbrechungsdurchführungsvorgang erzwungen
Hauptfähigkeitsliste (MCTin Fi g. 9) von drei Wörtern wird, wenn ein mit einer bestimmten Codegruppe (d. h.
gebildet. Das erste Wort ist so ausgebildet, daß es eine 15 mit lauter Nullen) geladenes Fähigkeitsregister verwen-Summenprüfcodegruppe
hinsichtlich der zwei anderen det wird. Der Mechanismus zum Laden des Fähigkeits-Wörter
des Eintrags ist. Wenn eine Verschiebung er- registers mit der bestimmten Codegruppe setzt ein,
folgt, zeigt der Verschiebungsvorgang dem Rest des Sy- wenn
stems an, daß der Zugriff auf das beteiligte Segment
stems an, daß der Zugriff auf das beteiligte Segment
zeitweise ausgesetzt werden soll, indem an die Stelle des 20 (I) die Summenprüfcodegruppe der Hauptfähigkeitsli-Summenprüfcodewortes
des Hauptfähigkeitslistenein- ste auf Null gesetzt wird oder wenn
trags ein ausschließlich aus Nullen bestehendes Wort (II) die Zugriffsart-Codegruppe der Fähigkeit für den
eingeschrieben wird. Da die Summenprüfcodegruppe Vorgang von einer ein Speichersegment anzeigen-
S-CX für den in das Fähigkeitsregister WCRXzu laden- den Codegruppe abweicht,
den Segmenthinweis derzeit im Operandenregister sitzt, 25
wird der Schritt SZ daher für die Prüfung benutzt, ob Der erste Fall ermöglicht das »Fangen« (trapping)
das Segment verschoben wird. aller Vorgänge, die auf das Segment Bezug haben (d. h.,
wenn das Segment verschoben werden soll), während der zweite Fall zum selektiven »Fangen« eines einzel-
Schritt SZ 30 nen Vorgangs (wenn die zwei höchstwertigen Bits der
Zugriffsart-Codegruppe den Wert 00 haben) oder zum
S-C= 0? »Fangen« des für den Eintritt in einen Hilfseinrichtungs-
Arbeitsvorgang oder dergleichen bereiten Vorgangs
Das Mikroprogrammieitwerk pPROG (Fig.2a und verwendet werden kann, der den Zugriff auf eine Ein-F
i g. 2b) überprüft den Zustand des Signals an der Lei- 35 richtung erfordert, die sowohl außerhalb des Datenvertung
OF=O aus der Nulldetektorschaltung ZD darauf, arbeitungsmoduls als auch außerhalb der Speichermoob
die Summenprüfcodegruppe den Wert 0 hat. Die dule liegen.
NulldetektorschaltungZDist in Fig. 11 dargestellt,und Ein einziges Risiko bleibt jedoch in bezug auf eine
es ist zu erkennen, daß die NOR-Gatter GZD1 bis Speichersegmentverschiebung noch bestehen. Dies ist
GZD 4 an ihren Ausgängen Signale mit dem Signalwert 40 deshalb der Fall, weil einer oder mehrere Datenverar-1
erzeugen, wenn alle Eingangssignale an den Leitungen beitungsmodule eines ihrer Fähigkeitsregister mit der
OP REG O/Fden Signalwert 0 haben, wodurch am Aus- Fähigkeit für das bestimmte Segment vor der Verschiegang
des NAND-Gatters GZD 5 ein Signal mit dem bungsentscheidung geladen haben können. Dieser Si- \
Signalwert 0 erscheint, das schließlich an der Leitung tuation kann durch den Segmentverschiebungsvorgang |
OF=O zu einem Ausgangssignal mit dem Signalwert 1 45 begegnet werden, der zur Folge hat, daß an alle diese
wird. Wenn eines oder mehrere der Eingangssignale an Datenverarbeitungsmodule ein Unterbrechungsbefehl
den Leitungen OP REG O/P den Signalwert 1 haben, angelegt wird. Nach dem Eintritt in den Unterbreerzeugt
das NOR-Gatter, an dem diese Leitung oder chungsdurchführungsvorgang kann jeder Datenverardiese
Leitungen enden, ein Ausgangssignal mit dem Si- beitungsmodul wieder zu dem unterbrochenen Vorgang
gnalwert 0, das ein Ausgangssignal mit dem Signalwert 50 zurückgeführt werden. Es sei daran erinnert, daß jede
1 am Gatter GZ5 und ein Ausgangssignal mit dem Si- Vorgangwechseloperation mit einem Wiederladen der
gnalwert 0 an der Leitung OP= Ü zur Folge hat Arbeitsspeicher-Fähigkeitsregisicr unier Verwendung
Wenn das Signal an der Leitung OP=O den Signal- des RF-Hinweises in der Abspeichergruppe des Vorwert
1 hat, wird der Schritt 57 ausgeführt, ehe die Mi- gangs, zu dem gewechselt wird, verbunden ist. Folglich
kroprogrammfolge zum Fähigkeitsregisterladen verlas- 55 gewährleistet der oben angegebene Mechanismus, daß
sen wird. Wenn jedoch an der Leitung OP=O der Si- bereits geladene Fähigkeitsregister wirksam mit dem
gnalwert 0 anliegt, wird der Schritt 5 9 ausgeführt Signalwert 0 überschrieben werden.
In der obigen Beschreibung ist auf verschiedene Einrichtungen Bezug genommen worden. In »Zum VerSchritt
59 60 ständnis digitaler Computer« von Paul Siegel, herausge- «
geben von John Wiley & Sons, New York und London, |
Lesen des ßX-Eintrags in AiCT und in »Digitale Computer, Bauelemente und Schaltun- |
gen« von R. K. Richards, herausgegeben von Van No-
Bei diesem in Fi g. 9 durch den Weg (9) angegebenen strand & Company Ine, New York, sind typische Bei-Schritt
wird die Basisadresse des Hauptfähigkeitslisten- 65 spiele von Einrichtungen angegeben, die in den in der
eintrags in die Basisadressenhälfte der Fähigkeitsregi- Zeichnung angegebenen Blockelementen mit Ausnahslergruppe
an dem Speicherplatz eingeschrieben, der me der Zwischenspeichergruppen und des Mikroprovom
CRL- Feld des Befehlswortes bestimmt ist. grammleitwerks verwendet werden können. Im Kapitel
25
16 des von Jerry Eimbinder verlegten und von John Wiley & Sons Inc. herausgegebenen Buches mit dem
Titel »Halbleiterspeicher« werden jedoch Informationen über typische Platz-(oder Zeilen-)adressierbare
Direktzugriffsspeicher angegeben, die sich in idealer 5 Weise für die Herstellung von Zwischenspeichergruppen
eignen. Im Kapitel 14 des gleichen Buches finden sich Informationen über die Herstellung eines Mikroprogrammleitwerks
unter Verwendung von Festwertspeicherelementen. 10
Hierzu 11 Blatt Zeichnungen
20
25
30
35
40
45
50
95
•0
Claims (8)
1. Datenverarbeitungsanordnung mit einem Hauptspeicher, in dem Information in Segmenten
gespeichert ist, mit wenigstens einem Datenverarbeitungsmodul, der zur Zusammenarbeit mit dem
Hauptspeicher ausgebildet ist und wenigstens ein Fähigkeitsregister zum Speichern eines Fähigkeitswortes enthält, das eine die Basis- und Endadressen
eines bestimmten Speichersegments anzeigende Segmentbezeichnung und eine Zugriffs-Codegruppe
enthält, wobei das Fähigkeitsregister jedesmal dann verwendet wird, wenn eine sich auf das bestimmte
Speichersegment beziehende Speicherzugriffsoperation von dem Datenverarbeitungsmodul ausgeführt
wird, und in der eine Einrichtung zur Auslösung einer Programmunterbrechung vorgesehen ist,
die bei einer Überschreitung der in einem Fähigkeitswort angegebenen Basis- und Endadressen des
betreffenden Speichersegments oder bei einer durch die Zugriffs-Codegruppe dieses Fähigkeitswortes
nicht zugelassenen Zugriffsart aktiviert wird und im aktivierten Zustand die Aussetzung der Verarbeitung
des gerade laufenden Programms und den Beginn der Verarbeitung eines Unterbreohungsdurchführungsprogramms
zur Folge hat, gekennzeichnet durch eine erste Vorrichtung (G 19,
C 20) zum Überschreiben wenigstens eines Teils des Fähigkeitsregisters (WCRX) mit einer diskreten
charakteristischen Codegruppe, wenn ein durch eine Zugriffsoperation bezeichnetes Speichersegment
entweder zu diesem Zeitpunkt nicht in dem Hauptipeicher (MEM) enthalten ist oder gerade innerhalb
des Hauptspeichers (MEM) verschoben wird, und eine zweite Vorrichtung (TD, TI) zur Feststellung
der diskreten charakteristischen Codegruppe durch Überwachung des Informationsinhaltes des Fähigkeitsregisters
und zur Auslösung einer Programmunterbrechung nach Feststellung der diskreten charakteristischen
Codegruppe.
2. Datenverarbeitungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß der Hauptspeicher
(MEM) ein erstes Informationssegment enthält, in dem eine Hinweisliste (PRCPT) für reservierte Fähigkeiten
gespeichert isi, die zu einem gerade aktiven Vorgang gehört, der von dem Datenverarbeitungsmodul
(PMl, PM2, PM3) ausgeführt wird,
daß der Hauptspeicher (MEM) als zweites Informationssegment eine Hauptfähigkeitsliste (MCT) mit
einem Eintrag für jede Systemhilfseinrichtung enthält, daß jeder Eintrag in der Hinweisliste (PRCPT)
eine Systemhilfseinrichtung definiert, zu der der Vorgang Zugang hat, daß jeder Eintrag die Form
eines Hinweises auf die Basis der Hauptfähigkeitsliste (MCT) und einer Codegruppe für die zugelassene
Zugriffsart aufweist, die die Art der Systemhilfseinrichtung und die Art des zugelassenen Zugriffs des
aktiven Vorgangs auf die Systemhilfseinrichtung definiert.
3. Datenverarbeitungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Datenverarbeitungsmodul
(PMl, PM 2, PM 3) eine Einrichtung zur Feststellung eines Fang-Zustandes enthält,
die auf eine vorbestimmte Fang-Kennzeichnungsbedingung
in einem Eintrag der Hauptfähigkeitsliste (MCT) anspricht.
4. Datenverarbeitungsanordnung nach Anspruch
3, dadurch gekennzeichnet, daß die Einrichtung zur
Feststellung eines Fang-Zustandes im aktivierten Zustand das Arbeiten der ersten Vorrichtung (G 19,
G 20) herbeiführt
5. Datenverarbeitungsanordnung nach Anspruch Ί, dadurch gekennzeichnet daß jeder sich auf ein
Speichersegment beziehende Eintrag der Hauptfähigkeitsliste (MCT) aus zwei Teilen besteht daß der
erste Teil des Eintrags die Segmentbezeichnung des entsprechenden Speichersegments festhält und daß
der zweite Teil des Eintrags eine Segmentbezeichnungs-Prüfcodegruppe (S-CX) definiert, die derart
aufgebaut ist daß sie normalerweise die Basis- und Endadressen gemeinsam angibt und daß sie mit der
vorbestimmten Fang-Kennzeichnungsbedingung überschrieben werden kann, wenn der Zugriff auf
das von dem Eintrag definierte Speichersegment ausgesetzt werden soll.
6. Datenverarbeitungsanordnung nach Anspruch 5, dadurch gekennzeichnet, daß jeder sich auf ein
Speichersegment beziehende Eintrag in der Hauptfähigkeitsliste (MCT) drei Datenwörter enthält von
denen das erste die Segmentbezeichnungs-Prüfcodegruppe (S-CX) speichert, und daß die vorbestimmte
Fang-Kennzeichnungsbedingung dadurch angegeben ist, daß in dem ersten. Wort lauter Nullen
gespeichert sind.
. 7. Datenverarbeitungsanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichne:,
daß die zweite Vorrichtung (TD, TJ) zur Feststellung der diskreten charakteristischen Codegruppe
die zwei höchstwertigen Bits der in dem Fähigkeitsregister (WCRX) gespeicherten Codegruppe
für die zugelassene Zugriffsart überwacht
8. Datenverarbeitungsanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet
daß in dem Datenverarbeitungsmodul mehrere Fähigkeitsregister (WCRX) zusammen mit Einrichtungen
vorgesehen sind, die die Identität des benutzten Fähigkeitsregisters aufzeichnen, wenn die diskrete
charakteristische Codegruppe festgestellt wird.
Die Erfindung bezieht sich auf eine Datenverarbeitungsanordnung nach dem Oberbegriff des Patentanspruchs
1 und befaßt sich besonders mit Programmunterbrechungen bei Echtzeit-Datenverarbeitung unter
Anwendung von Speicherschutzverfaliren mit Hilfe soso genannter Segmentbezeichnungen.
Bei solchen Datenverarbeitungsanordnungen, die aus der DE-OS 21 26 206 bekannt sind, ist die gesamte Information
im Systemhauptspeicher in Blöcke oder sogenannte Segmente unterteilt. Jedes Segment wird von
einer sogenannten »Segment-Bezeichnung« definiert, die aus Basis- und Endadressen besteht, die die Grenzen
des Blocks angeben. Jedes Systemprogramm, das einen Zugriff auf ein Segment ausüben muß, ist mit einem
sogenannten »Fähigkeits«-Wort (»capabiüty«-Worl) für das Segment versehen, das aus der Segmentbezeichnung
und aus einer Zugriffsart-Codegruppe besteht. Wenn ein Zugriff auf die Information in einem Segment
durch einen Datenverarbeitungsmodul in der Datenverarbeitungsanordnung erforderlich ist, wird ein sogenanntes
»Fähigkeits«-Register, das zuvor mit dem Fähigkeitswort (Segmentbezeichnung und Zugriffsart-Codegruppe)
für das Segment geladen worden ist, dazu verwendet,
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB360172A GB1410631A (en) | 1972-01-26 | 1972-01-26 | Data processing system interrupt arrangements |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2303596A1 DE2303596A1 (de) | 1973-08-02 |
DE2303596C2 true DE2303596C2 (de) | 1985-11-21 |
Family
ID=9761409
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2303596A Expired DE2303596C2 (de) | 1972-01-26 | 1973-01-25 | Datenverarbeitungsanordnung |
Country Status (5)
Country | Link |
---|---|
US (1) | US3771146A (de) |
CA (1) | CA978654A (de) |
DE (1) | DE2303596C2 (de) |
GB (1) | GB1410631A (de) |
ZA (1) | ZA73406B (de) |
Families Citing this family (48)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3893084A (en) * | 1973-05-01 | 1975-07-01 | Digital Equipment Corp | Memory access control system |
FR2258112A5 (de) * | 1973-11-30 | 1975-08-08 | Honeywell Bull Soc Ind | |
FR2269150B1 (de) * | 1974-04-25 | 1977-10-28 | Honeywell Bull Soc Ind | |
US4104718A (en) * | 1974-12-16 | 1978-08-01 | Compagnie Honeywell Bull (Societe Anonyme) | System for protecting shared files in a multiprogrammed computer |
US4010450A (en) * | 1975-03-26 | 1977-03-01 | Honeywell Information Systems, Inc. | Fail soft memory |
US4038645A (en) * | 1976-04-30 | 1977-07-26 | International Business Machines Corporation | Non-translatable storage protection control system |
US4041462A (en) * | 1976-04-30 | 1977-08-09 | International Business Machines Corporation | Data processing system featuring subroutine linkage operations using hardware controlled stacks |
US4037207A (en) * | 1976-04-30 | 1977-07-19 | International Business Machines Corporation | System for controlling address keys under interrupt conditions |
US4037214A (en) * | 1976-04-30 | 1977-07-19 | International Business Machines Corporation | Key register controlled accessing system |
US4074353A (en) * | 1976-05-24 | 1978-02-14 | Honeywell Information Systems Inc. | Trap mechanism for a data processing system |
SU615538A1 (ru) * | 1976-07-07 | 1978-07-15 | Предприятие П/Я В-2892 | Устройство дл выбора информации из блока пам ти |
US4093986A (en) * | 1976-12-27 | 1978-06-06 | International Business Machines Corporation | Address translation with storage protection |
US4342082A (en) * | 1977-01-13 | 1982-07-27 | International Business Machines Corp. | Program instruction mechanism for shortened recursive handling of interruptions |
US4268904A (en) * | 1978-02-15 | 1981-05-19 | Tokyo Shibaura Electric Co., Ltd. | Interruption control method for multiprocessor system |
US4409653A (en) * | 1978-07-31 | 1983-10-11 | Motorola, Inc. | Method of performing a clear and wait operation with a single instruction |
NL7907179A (nl) * | 1979-09-27 | 1981-03-31 | Philips Nv | Signaalprocessorinrichting met voorwaardelijke- -interrupteenheid en multiprocessorsysteem met deze signaalprocessorinrichtingen. |
GB2059652B (en) * | 1979-09-29 | 1983-08-24 | Plessey Co Ltd | Memory protection system using capability registers |
GB2060225B (en) * | 1979-09-29 | 1983-05-25 | Plessey Co Ltd | Multi-programming data processing system process suspension |
FR2472231B1 (fr) * | 1979-12-20 | 1986-02-21 | Cii Honeywell Bull | Dispositif d'adressage d'elements d'informations dans une table a plusieurs entrees, enregistree dans une memoire |
US4399504A (en) * | 1980-10-06 | 1983-08-16 | International Business Machines Corporation | Method and means for the sharing of data resources in a multiprocessing, multiprogramming environment |
JPS5987566A (ja) * | 1982-11-12 | 1984-05-21 | Hitachi Ltd | メモリアクセス検出方式 |
US4545016A (en) * | 1983-01-07 | 1985-10-01 | Tandy Corporation | Memory management system |
US4608688A (en) * | 1983-12-27 | 1986-08-26 | At&T Bell Laboratories | Processing system tolerant of loss of access to secondary storage |
US4561051A (en) * | 1984-02-10 | 1985-12-24 | Prime Computer, Inc. | Memory access method and apparatus in multiple processor systems |
US4757533A (en) * | 1985-09-11 | 1988-07-12 | Computer Security Corporation | Security system for microcomputers |
EP0266800B1 (de) * | 1986-11-07 | 1995-03-15 | Nec Corporation | Datenprozessor mit verschiedenen Unterbrechungsverarbeitungsarten |
JPH01246602A (ja) * | 1988-03-29 | 1989-10-02 | Mitsubishi Electric Corp | プログラマブルコントローラ用特殊機能ユニット |
EP0367702B1 (de) * | 1988-10-31 | 1995-11-08 | International Business Machines Corporation | Mehrfachverarbeitungssystem und Verfahren für gemeinsame Speichernutzung |
DE3901457A1 (de) * | 1989-01-19 | 1990-08-02 | Strahlen Umweltforsch Gmbh | Verfahren zur adressbereichsueberwachung bei datenverarbeitungsgeraeten in echtzeit |
US5287523A (en) * | 1990-10-09 | 1994-02-15 | Motorola, Inc. | Method for servicing a peripheral interrupt request in a microcontroller |
US5666515A (en) * | 1993-02-18 | 1997-09-09 | Unisys Corporation | Information processing system having multiple modules and a memory on a bus, where any module can lock an addressable portion of the memory by sending retry signals to other modules that try to read at the locked address |
US5513337A (en) * | 1994-05-25 | 1996-04-30 | Intel Corporation | System for protecting unauthorized memory accesses by comparing base memory address with mask bits and having attribute bits for identifying access operational mode and type |
DE19739530C1 (de) * | 1997-09-09 | 1998-12-24 | Siemens Ag | Schaltungsanordnung zur Erzeugung eines Interruptsignals für einen Mikroprozessor |
US6412081B1 (en) * | 1999-01-15 | 2002-06-25 | Conexant Systems, Inc. | System and method for providing a trap and patch function to low power, cost conscious, and space constrained applications |
US6937084B2 (en) | 2001-06-01 | 2005-08-30 | Microchip Technology Incorporated | Processor with dual-deadtime pulse width modulation generator |
US6934728B2 (en) | 2001-06-01 | 2005-08-23 | Microchip Technology Incorporated | Euclidean distance instructions |
US6952711B2 (en) | 2001-06-01 | 2005-10-04 | Microchip Technology Incorporated | Maximally negative signed fractional number multiplication |
US20020184566A1 (en) * | 2001-06-01 | 2002-12-05 | Michael Catherwood | Register pointer trap |
US7003543B2 (en) | 2001-06-01 | 2006-02-21 | Microchip Technology Incorporated | Sticky z bit |
US6976158B2 (en) | 2001-06-01 | 2005-12-13 | Microchip Technology Incorporated | Repeat instruction with interrupt |
US6985986B2 (en) | 2001-06-01 | 2006-01-10 | Microchip Technology Incorporated | Variable cycle interrupt disabling |
US7467178B2 (en) | 2001-06-01 | 2008-12-16 | Microchip Technology Incorporated | Dual mode arithmetic saturation processing |
US6975679B2 (en) | 2001-06-01 | 2005-12-13 | Microchip Technology Incorporated | Configuration fuses for setting PWM options |
US7007172B2 (en) | 2001-06-01 | 2006-02-28 | Microchip Technology Incorporated | Modified Harvard architecture processor having data memory space mapped to program memory space with erroneous execution protection |
US7020788B2 (en) | 2001-06-01 | 2006-03-28 | Microchip Technology Incorporated | Reduced power option |
US7467324B1 (en) | 2004-09-30 | 2008-12-16 | Ayaya Inc. | Method and apparatus for continuing to provide processing on disk outages |
US8589728B2 (en) * | 2010-09-20 | 2013-11-19 | International Business Machines Corporation | Job migration in response to loss or degradation of a semi-redundant component |
US10642752B2 (en) * | 2017-07-28 | 2020-05-05 | Intel Corporation | Auxiliary processor resources |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US27251A (en) * | 1860-02-21 | Improvement in compositions formed of caoutchouc | ||
US27230A (en) * | 1860-02-21 | Improved ventilating-valve for delivery of liquids | ||
FR1554578A (de) * | 1965-04-05 | 1969-01-24 | ||
US3573736A (en) * | 1968-01-15 | 1971-04-06 | Ibm | Interruption and interlock arrangement |
US3562717A (en) * | 1968-02-23 | 1971-02-09 | Gen Electric | System protection apparatus |
US3609697A (en) * | 1968-10-21 | 1971-09-28 | Ibm | Program security device |
US3573855A (en) * | 1968-12-31 | 1971-04-06 | Texas Instruments Inc | Computer memory protection |
DE2064383C3 (de) * | 1970-01-12 | 1981-02-26 | Fujitsu Ltd., Kawasaki, Kanagawa (Japan) | Datenverarbeitungsanlage mit mehreren zentralen Verarbeitungseinrichtungen |
US3671940A (en) * | 1970-03-19 | 1972-06-20 | Burroughs Corp | Test apparatus for digital computer |
GB1329721A (en) * | 1970-05-26 | 1973-09-12 | Plessey Co Ltd | Data processing devices |
-
1972
- 1972-01-26 GB GB360172A patent/GB1410631A/en not_active Expired
-
1973
- 1973-01-19 ZA ZA730406A patent/ZA73406B/xx unknown
- 1973-01-22 US US00325707A patent/US3771146A/en not_active Expired - Lifetime
- 1973-01-22 CA CA161,812A patent/CA978654A/en not_active Expired
- 1973-01-25 DE DE2303596A patent/DE2303596C2/de not_active Expired
Also Published As
Publication number | Publication date |
---|---|
CA978654A (en) | 1975-11-25 |
AU5134573A (en) | 1974-07-25 |
US3771146A (en) | 1973-11-06 |
ZA73406B (en) | 1973-10-31 |
DE2303596A1 (de) | 1973-08-02 |
GB1410631A (en) | 1975-10-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2303596C2 (de) | Datenverarbeitungsanordnung | |
DE2645537C2 (de) | ||
EP0010198B1 (de) | Vorrichtung zur Steuerung des Seitenaustausches in einem Datenverarbeitungssystem mit virtuellem Speicher | |
DE3611223C2 (de) | ||
DE2614000C2 (de) | Diagnoseeinrichtung zur Prüfung von Funktionseinheiten | |
DE2126206C3 (de) | Datenverarbeitungseinrichtung mit Speicherschutzanordnung | |
EP0635792B1 (de) | Verfahren zur Koordination von parallelen Zugriffen mehrerer Prozessoren auf Resourcenkonfigurationen | |
DE3508291C2 (de) | Datenverarbeitungssystem | |
DE3309418C2 (de) | Schaltungsanordnung für eine Fernmeldeanlage, insbesondere Fernsprechvermittlungsanlage, mit mindestens zwei Rechnern zum abwechselnden Steuern von Vermittlungsvorgängen | |
DE2350884C2 (de) | Adreßumsetzungseinheit | |
DE2657848C2 (de) | ||
DE3131341A1 (de) | "pufferspeicherorganisation" | |
DE2312707A1 (de) | Pruefanordnung fuer einen computer | |
DE2912738A1 (de) | System mit direkter uebertragung zwischen subsystemen | |
DE2359776A1 (de) | Speichermodul zur verwendung in verbindung mit einer datenverarbeitungseinheit | |
DE2210325B2 (de) | Datenverarbeitungseinrichtung | |
DE112006002908T5 (de) | Technik für die Kommunikation und Synchronisation von Threads | |
EP0651536A2 (de) | Verfahren zur Wiederherstellung einer vorgegebenen Reihenfolge für ATM-Zellen | |
DE2856680A1 (de) | Befehlspuffer fuer ein datenverarbeitungssystem | |
DE1499206B2 (de) | Rechenanlage | |
DE2144051A1 (de) | Programm Unterbrechungsanordnung für eine Datenverarbeitungsanlage | |
DE2611975A1 (de) | Dv-system mit einer einrichtung zur zuordnung von prozessen zu einem prozessor auf einer prioritaetsbasis | |
DE1909090C3 (de) | Schutzeinrichtung für den Arbeitsspeicher einer Rechenanlage | |
DE19955776C1 (de) | Multitasking-Prozessorsystem | |
DE2912073A1 (de) | Stapelspeicheranordnung zur kurzzeitigen speicherung von informationen bei nichtabsetzbarkeit dieser informationen in einem datenverarbeitungssystem |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OD | Request for examination | ||
8127 | New person/name/address of the applicant |
Owner name: PLESSEY OVERSEAS LTD., ILFORD, ESSEX, GB |
|
8128 | New person/name/address of the agent |
Representative=s name: PRINZ, E., DIPL.-ING. HAUSER, G., DIPL.-CHEM. DR.R |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |