DE2258734B2 - Schaltungsanordnung zur ueberwachung der funktion einer aus elektronischen schaltelementen zusammengesetzten fahrzeug-steuervorrichtung - Google Patents

Schaltungsanordnung zur ueberwachung der funktion einer aus elektronischen schaltelementen zusammengesetzten fahrzeug-steuervorrichtung

Info

Publication number
DE2258734B2
DE2258734B2 DE19722258734 DE2258734A DE2258734B2 DE 2258734 B2 DE2258734 B2 DE 2258734B2 DE 19722258734 DE19722258734 DE 19722258734 DE 2258734 A DE2258734 A DE 2258734A DE 2258734 B2 DE2258734 B2 DE 2258734B2
Authority
DE
Germany
Prior art keywords
arithmetic
memory
register
circuit arrangement
logic unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19722258734
Other languages
English (en)
Other versions
DE2258734C3 (de
DE2258734A1 (de
Inventor
Susumu; Noumi Makoto; Kokubunji; Takaoka Tadashi; Toriyama Hisao; Katsuta; Seki (Japan)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of DE2258734A1 publication Critical patent/DE2258734A1/de
Publication of DE2258734B2 publication Critical patent/DE2258734B2/de
Application granted granted Critical
Publication of DE2258734C3 publication Critical patent/DE2258734C3/de
Expired legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/2226—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test ALU
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B61—RAILWAYS
    • B61L—GUIDING RAILWAY TRAFFIC; ENSURING THE SAFETY OF RAILWAY TRAFFIC
    • B61L15/00—Indicators provided on the vehicle or train for signalling purposes
    • B61L15/0094—Recorders on the vehicle
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/60—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers
    • G06F7/64—Digital differential analysers, i.e. computing devices for differentiation, integration or solving differential or integral equations, using pulses representing increments; Other incremental computing devices for solving difference equations
    • G06F7/66—Digital differential analysers, i.e. computing devices for differentiation, integration or solving differential or integral equations, using pulses representing increments; Other incremental computing devices for solving difference equations wherein pulses represent unitary increments only
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60L—PROPULSION OF ELECTRICALLY-PROPELLED VEHICLES; SUPPLYING ELECTRIC POWER FOR AUXILIARY EQUIPMENT OF ELECTRICALLY-PROPELLED VEHICLES; ELECTRODYNAMIC BRAKE SYSTEMS FOR VEHICLES IN GENERAL; MAGNETIC SUSPENSION OR LEVITATION FOR VEHICLES; MONITORING OPERATING VARIABLES OF ELECTRICALLY-PROPELLED VEHICLES; ELECTRIC SAFETY DEVICES FOR ELECTRICALLY-PROPELLED VEHICLES
    • B60L2200/00—Type of vehicles
    • B60L2200/26—Rail vehicles

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Analysis (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computational Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Mathematical Optimization (AREA)
  • Mathematical Physics (AREA)
  • Computing Systems (AREA)
  • Computer Hardware Design (AREA)
  • Mechanical Engineering (AREA)
  • Hardware Redundancy (AREA)
  • Testing And Monitoring For Control Systems (AREA)
  • Numerical Control (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Electric Propulsion And Braking For Vehicles (AREA)

Description

Schaltungsanordnung, und
Fig.3 ein Blockschaltbild einer vorzugsweise verwendeten Rechen- und Logik-Einheit
In der Fig. 1, die das Grundprinzip tier Fahrzeugsteuerung erläutert, sind Recheneleiuente für UND- Verknöpfung, ODER-Verknüpfung, Addition, Subtraktion, Multiplikation, Division usw. in geeigneter Weise in einer Stufe 1 und fur Erfassung der Zuggeseiiwindiäkeit, für Musterfrequenz-Erzeugung, für logische Verarbeitung und sndere Funktionen, wie in der Stufe 2 angedeutet, zusaengefaßt Die in der Stufe 2 gezeigten Funktionen sind geeignet zusammengefaßt, um Zugsteuerungen durchzuführen, einschließlich des Betriebes des Zuges nut konstanter Geschwindigkeit, des Anhaltens des Zuges bei einer vorbestimmten Stelle an jeder einzelnen Station und des Zeitplan-Betriebes des Zuges, wie dies in der Stufe 3 gezeigt ist Die Erfindung ermöglicht es, daß die Rechenoperationen der Stufe 1. die for die Steuerungen der Stufe 3 erforderlich sind, zeitlich getrennt durchgeführt werden können.
Ein Ausführungsbeispiel der Erfindung zur Durchführung der Schalt- oder Rechenoperationen in der oben angegebenen Weise ist in Fig.2 dargestellt In der F i g. 2 umfaßt eine Schaltungsanordnung ein Adressenregister 1, einen Datenspeicher 2, ein Pufferregister 3, eine Rechen- und Logik-Einheit 4, ein Befehlsadreßregister 5, einen Festspeicher 6, einen Schalter 7 und einen Pufferspeicher & Diese Elemente sind über Gatt:.r G\ bis Gn zwischen zwei Sammelschienen 11 und 12 vorgesehen. Eine Paritäts- oder Prüfbit-Kontrolle 9 und ein Paritätserzeuger 10 sind mit der Rechen- und Logik-Einheit 4 verbunden.
Bei einer derartigen Schaltungsanordnung werden Rechenoperationen zeitlich getrennt durchgeführt. Die Daten und Befehle werden entsprechend der Reihenfolge der Rechenoperationen im Datenspeicher 2 gespeichert. Wenn eine Adresse des Datenspeichers 2 durch das Adressenregister 1 ausgesondert wird, werden die ausgesonderten Daten oder Befehle vom Datenspeicher 2 in den Pufferspeicher 8 über das Gatter G3, die Sammelschiene H, einen Addierer in der Rechen- und Logik-Einheit 4 und das Gatter Gn eingespeist. Die ausgesonderten und in den Pufferspeicher 8 eingespeisten Daten oder Befehle müssen für eine R°chenopera- tion ausgelesen werdea Der Festspeicher 6 bestimmt die Folge und steuert die Gatter.
Die in den Pufferspeicher 8 eingespeicherte Information wird in der unten beschriebenen Art und Weise decodiert
Zunächst wird der Befehlsteil der im Pufferspeicher 8 gespeicherten Daten ausgelesen. Es soll beispielsweise angenommen werden, daß die im Pufferspeicher 8 gespeicherten Daten aus acht Bits bestehen, von denen die höchstwertigen vier Bits einen Befehl und die wenigerwertigen vier Bits eine Adresse darstellen. Dann ist es erforderlich, die höchstwertigen vier Bits von den wenigerwertigen vier Bits zu trennen. Zu diesem Zweck wird ein Muster »1t 110000« vom Festspeichei- 6 geliefert, um im Pufferregister 3 gespeichert zu werden.
Die zuvor in den Pufferspeicher 8 eingespeisten und gespeicherten Daten werden dann über das Gatter Gn in die Rechen- und Logik-Einheit 4 eingespeist, und zur gleichen Zeit wird das im Pufferregister 3 gespeicherte Muster »11110000« über das Gatter G? in die Rechen- und Logik-Einheit 4 eingespeist, um das logische Produkt der Daten und des Musters zu erhalten. Diese Operation läßt lediglich die höchstwertigen vier Bits der im Pufferspeicher 8 gespeicherten Daten übrig, und dieser Befehlsteil wird wieder im Pufferspeicher 8 gespeichert
Der im Pufferspeicher 8 gespeicherte Befehl wird wieder decodiert, und die diesem Befehl entsprechende Zahl wird über das Gatter Gu, die Sammelschiene 11, die Rechen- und Logik-Einheit 4 und das Gatter G9 in das BefehlsadreBregister 5 eingespeist Der im Befehlsadreßregister 5 gespeicherte Wert legt die Adresse des Festspeichers 6 fest, und die bei dieser Adresse vorgesehenen Daten werden vom Festspeicher 6 geliefert Das Ausgangssignal des Festspeichers 6 kann in den Schalter 7 zu Steuerung der Gatter oder direkt in die Sammelschiene 11 eingespeist werden. Beispielsweisesind die Gatter Gu und G1 geöffnet wenn der Inhalt des Pufferspeichers 8 zum Inhalt des Pufferregisters 3 durch die Rechen- und Logik-Einheit 4 addiert wird. Das Gatter G12 ist dann geöffnet um das Ausgangssignal der Rechen- und Logik-Einheit 4 iii Pufferspeicher 8 zu speichern.
Der Beginn und das Ende der Rechenoperationen werden durch den Inhalt des Befehlsadreßregisters 5 angezeigt Die Rechenoperationen werden begonnen, wenn die Zähleranzeige des Befehlsadreßregisters 5 »0« ist und beendet wenn die Zähleranzeige wieder auf »0« zurückgestellt ist Nach Abschluß einer Verarbeitungsperiode wird »1« zum Inhalt des Adressenregisters 1 durch den Festspeicher 6 addiert und der nächste Befehl wird durch den Datenspeicher 2 ausgegeben. Danach beginnt die gleiche Operation wieder.
Aus der oben gegebenen Beschreibung geht hervor, daß die Schalt- oder Rechenoperationen im wesentlichen nach einem vorbestimmten Planlauf im Hauptrechenabschnitt durchgeführt werden. Das heißt die Daten durchlaufen die Sammelschienen und Register auf einem Weg, der vom Pufferspeicher 8 über die Sammelschiene 11, die Rechen- und Logik-Einheit 4 und die Sammelschiene 12 zum Pufferspeicher 8 führt oder auf einem Weg, der vom Befehlsadreßregister 5 über die Sammelschiene 11, die Rechen- und Logik-Einheit 4 und die Sammelschiene 12 zum Befehlsadreßregister 5 führt.
Die Paritätskontrolle 9 und der Paritätserzeuger 10 sind an diesen Weg für eine einfache Überwachung oder Kontrolle angeschlossen. Aber diese Einrichtungen allein sind nicht in der Lage, eine zuverlässige Fehlererkennung in dem bei einem automatischen Zugbetrieb erforderlichen Maß durchzuführen. Dabei werden viele elektrische Bauelemente, wie beispielsweise integrierte Schaltungen und Transistoren, in allgemeinen in der Steuervorrichtung verwendet, wobei die mittlere Zeit zwischen Ausfällen dieser Bauelemente höher als 106Ii sein muß. Wenn die Steuervorrichtung tausende derartiger elektrischer Bauelemente aufweist, und wenn die mittlere Zeit zwischen den Ausfällen von jedem dieser Bauelemente in der Gröüenordnung von 107 h liegt ist es unmöglich, insgesamt eine mittlere Zeit zwischen Ausfällen in der Größenordnung von 106 h zu gewährleistea Es ist deshalb bisher allgemein üblich gewesen, dieses Problem dadurch zu lösen, daß derartige Vorrichtungen mehrfach vorgesehen werden, da ein Ausfall in mehr als zwei Vorrichtungen zur gleichen Zeit kaum auftritt Beispielsweise wurde bisher eine »Dreifach«-Steuervorrichtung aus drei Steuerschaltungen bei einer überwachung eingesetzt, so daß von der Vorrichtung insgesamt nur dann ein Signal erzeugt wird, wenn die Ausgangssignale von zwei oder allen diesen Steuerschaltungen miteinander zusammenfallen. Eine Steuerung, die in sich selbst gegen einen
Ausfall gesichert ist, ist jedoch für eine »Einfach«- oder »Doppelw-Steuervorrichtung erforderlich.
Eine erste Einrichtung oder Fehlererkennungsschaltung 13 der Erfindung erkennt Fehler der Steuervorrichtung in der unten beschriebenen Art und Weise. Die Fehlererkennungsschaltung 13 unterbricht mit einem Befehlssignal die sonst fortschreitenden Schalt- oder Rechenoperationen, also den Betrieb der Rechen- und Logik-Einheit 4, mit einem vorbestimmten Takt und erzeugt ein Fehlererkennungs-Startsignal. Abhängig von der Erzeugung des Fehlererkennungs-Startsignals werden dabei die Gattersteuerung durch den Festspeicher 6 und die Einspeisung der Daten vom Pufferspeicher 8 unterbrochen. Vom Schalter 7 wird selbständig ein Gattersteuerbefehl für die Fehlererkennung erzeugt
Die Fehlererkennung kann in der unten beschriebenen Art und Weise durchgeführt werden. Der Inhalt des Festspeichers 6, der sich beispielsweise von der Adresse 1 bis zur Adresse 256 erstreckt, wird in einer Folge durch das Gatter Gio, ausgehend von der Adresse 1, ausgelesen, um in einer Folge durch die Rechen- und Logik-Einheit 4 addiert zu werden; und die Summe wird in das Pufferregister 3 eingespeist. Diese Operation erfolgt über einen Weg, der vom Festspeicher 6 über das Gatter do, die Sammelschiene 11, die Rechen- und Logik-Einheit 4 und die Sammelschiene 12 zum Pufferregister 3 führt. Die Fehlererkennungsschaltung 13 folgert außerdem, daß die Vorrichtung im Normalzustand ist, wenn die Summe, also das Ergebnis der Rechenoperation, mit einem vorbestimmten Muster oder Wert übereinstimmt Im anderen Fall kann eine Fehlererkennung durchgeführt werden, indem besondere Teile des Festspeichers 9 ausgelesen und diese Teile auf dem normalen Rechen weg durchgegeben werden.
Bei dem oben beschriebenen Ausführungsbeispiel werden alle Schalt- und Rechenoperationen, einschließlich Addition, Subtraktion. Multiplikation, Division, Differentiation und Integration durch die gleiche Vorrichtung durchgeführt Jedoch erfordert eine Differentiation, Integration. Multiplikation und Division zusätzlich zu einer Addition und Subtraktion unvermeidlich eine lange Zeitdauer und ist deshalb aufwendig. Die für die Schalt- oder Rechenoperationen erforderliche Zeit kann dadurch verkürzt werden, daß die Addition und Subtraktion auf dem normalen Rechenweg und die Multiplikation, Division, Differentiation und Integration durch eine Recheneinheit von der Art eines Ringzählers durchgeführt werdea
In Fig.3 ist eine Grundform einer derartigen Rechen- und Logik-Einheit von der Art eines Ringzählers dargestellt in der F i g. 3 umfaßt die Rechen- und Logik-Einheit von der Art eines Ringzählers zwei Register Rtt und Ra, zwei Addierer Ai and A3, ein Gatter G, zwei Signaleingange X and Y and einen Ausgang Z Die Wirkungsweise dieser Einheit wird für die integration einer Funktion y = f(x)enäalert
Im Speicher R^ ist beispielsweise zunächst ein Vorgabewert yi von y gespeichert. Wenn ein infinitesimaler Teil Ay von y m den Eingang V eingespeist wird, wird durch den Addierer A\ die Rechnung (yi+Ay) durchgeführt, and das Ergebnis der Addition wird fan Register Rfi ab neuer inhalt gespeichert Wenn dann em mfnuteshnaler Teil Ax von χ in den Eingang X eingespeist wird, ist das Gatter G geöffnet, und das Ergebnis der Addition (yi+Ay) und der bestehende Inhalt des Registers Ärt werden in den Addierer A2 eingespeist, um miteinander addiert zu werden. Dies bedeutet, daß die Rechen- und Logik-Einheit von der Art eines Ringzähiers eine Struktur aufweist, die eine Operation y · Δχdurchführen kann. Das heißt die durch die Rechen- und Logik-Einheit ausgeführte Operation ist gleichwertig zur Integration von y=f(x) über x, wenn infinitesimale Änderungen Δχ von χ und
ίο entsprechende infinitesimale Änderungen Ay von y in die jeweiligen Eingänge X und Y eingespeist werden. Eine Differentiation, Multiplikation und Division kann in ähnlicher Weise durch die Rechen- und Logik-Einheit von der oben beschriebenen Art durchgeführt werden.
ij Es wird eine besonders einfache und zuverlässige Schaltungsanordnung erhalten, wenn die Addition und Subtraktion in der anhand der F i g. 2 erläuterten Weise und die Multiplikation, Division, Differentiation und Integration durch eine Rechen- und Logik-Einheit von
to der Art eines Ringzählers (F i g. 3) durchgeführt werden. Bei dem Ausführungsbeispiel der F i g. 2 ist die Fehlererkennungsschaltung 13 lediglich zur Fehlererkennung vorgesehen. Die Hinzufügung einer Rechen- und Logik-Einheit von der Art eines Ringzählers zur Schaltungsanordnung ist vorteilhaft da die Fehlererkennung noch zuverlässiger und einfacher durchgeführt werden kann. In diesem Fall kann der logische Operations- oder Funktionsabschnitt oder der Addier- und Subtrahierabschnitt als Fehlererkennungseinrichtung für den Funktionsabschnitt des Ringzählers oder der letztere als Fehlererkennungseinrichtung für die zuerst genannten Einrichtungen dienen. Weiterhin kann jeder von ihnen als Fehlererkennungseinrichtung für den anderen dienen. Beispielsweise wird der Inhalt des Festspeichers 6, der von der Adresse 1 bis zur Adresse 256 reicht, nacheinander ausgehend von der Adresse 1 ausgelesen und in einer Folge addiert, um im Pufferregister 3 in der oben beschriebenen Art gespeichert zu werden. Die Inhalte dieser Adressen werden ausgewählt, so daß die Gesamtsumme einen vorbestimmten Wert ergibt Dann wird das Ergebnis dieser im Pufferregister 3 gespeicherten Addition als ein Vorgabewert in das Register Rci im Ringzähler (F i g. 3) eingespeist Der mit diesem Vorgabewert gespeiste
Ringzähler führt eine vorgegebene Rechenoperation aus, und wenn das Ergebnis der Rechenoperation einen vorbestimmten Wert ergibt ist der in der Fig.2 dargestellte Funktionsabschnitt und der in der F i g. 3 gezeigte Ringzähler-Funktionsteil oder Operationsab-
schnitt nachgewiesen fehlerfrei. Wenn mindestens einer dieser Funktionsteile fehlerhaft ist, ergibt die durch den Ringzähler durchgeführte Rechenoperation nicht den vorbestimmten Wert, so daß der Fehler leicht erkannt werden kann.
Bei dem obigen Ausführungsbeispiel wird die Gesamtsumme der Inhalte bei mehreren vorbestimmten Adressen des Festspeichers 6 als Vorgabewert for das Register R& des Ringzähiers verwendet Es kann jedoch ein Fehlererkennungs-Festspeicher getrennt für den
Ringzähler vorgesehen sein, so daß dieser ein festes Muster erzeugen kann. In diesem FaQ kann lediglich eine Erkennung der im Ringzähler auftretenden Fehler erreicht werden.
Hierzu 3 Blatt Zeichnungen

Claims (5)

Patentansprüche:
1. Schaltungsanordnung zur Überwachung der Funktion einer aus elektronischen Schaltelementen S zusammengesetzten Fahrzeug-Steuervorrichtung mit zwei Sammelschienen, einem über erste Gatter zwischen die Sammelschienen geschalteten Speicher Air Daten und Befehle, einem über zweite Gatter zwischen die Sammelschiene!» geschalteten Adressenregister zur zeitweisen Speicherung von aus dem Speicher gelesenen Daten und Befehle, einem über dritte Gatter zwischen die Sammelschienen geschalteten Befehlsadreßregister, einem über ein viertes Gatter mit der einen Sammelschiene verbundenen Festspeieber, der aus einem Pufferspeicher gelesene Befehle und die Befehle im Befehlsadreßregister steuert, und einer zwischen die Sammelschienen geschalteten Rechen- und Logik-Einheit, die entsprechend dem Inhalt des Festspeichers, durch das Befehlsadreßregister angesteuert, arbeitet, gekennzeichnet durch eine erste Einrichtung (13), die ein Befehlssignal erzeugt das entsprechend dem Inhalt des Festspeichers (6) den Betrieb der Rechen- und Logik-Einheit (4) unterbricht und eine zweite, mit dem Festspeicher (6) und der ersten Einrichtung (13) verbundene und auf das Befehlssignal ansprechende Einrichtung (7), die die Einspeisung der Ausgangsdaten des Festspeichers (6) unterbricht und ein Steuersignal für jedes Gatter erzeugt damit die Rechen- und Logik-Einheit (4) eine vorbestimmte Rechenoperation ausführt wobei die erste Einrichtung (13) auch «inen Fehler durch Vergleich eines vorbestimmten Wertes mit dem Ergebnis der Rechenoperation erfaßt (F i g. 2).
2. Schaltungsanordnung nach Anspruch 1, gekennzeichnet durch einen Ringzähler für Differentiation, Integration, Multiplikation und Division zusätzlich zur Rechen- und Logik-Einheit (4) für Addition, Subtraktion und logische Operationen.
3. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet daß der Ringzähler aufweist: eine erste Einheit aus einem ersten Register (Ret) und einem ersten Addierer (A1), der ein erstes Einganssignal zum Inhalt des ersten Registers (Re\) addiert und dessen Ausgang mit dem Eingang des ersten Registers (Re\) verbunden ist, eine zweite Einheit aus einem zweiten Register (Ra) und einem zweiten Addierer (A2), der das Ausgangssignal der ersten Einheit zum Inhalt des zweiten Registers (Ra) addiert und dessen Ausgang mit dem Eingang des zweiten Registers (Re2) verbunden ist und ein Gatter (G), das durch ein zweites Eingangssignal das Signal von der ersten Einheit zum Addierer (A2) der zweiten Einheit steuert(F ig. 3).
4. Schaltungsanordnung nach Anspruch 1, gekennzeichnet durch ein Gatter (Gw) zum aufeinanderfolgenden Auslesen de·· Inhalte des Festspeichers (6) zwischen zwei vorbestimmten Adressen, deren Gesamtsumme von der Rechen- und Logik-Einheit (4) ermittelt wird (F i g. 2).
5. Schaltungsanordnung nach Anspruch 4, dadurch gekennzeichnet, daß der aus dem Festspeicher (6) gelesene Inhalt in einen Ringzähler als Rechen- und Logik-Einheit (4) einspeisbar ist.
Die Erfindung betrifft eine Schaltungsanordnuni nach dem Oberbegriff des Patentanspruchs 1.
Es sind bereits selbsttätige Zugsteuerungen bekanw (DT-OS 14 55 364 und »BBC-Nachrichten«. Mai 1964 Seiten 256 bis 260), bei denen auf dem Fahrzeug eine aus elektronischen Bauelementen zusammengesetzte Re chen- und Logik-Einheit vorgesehen ist in dt« fahrzeugbedingte und streckenabhängige Daten einge speichert und weitere von der Strecke her übermittelte Daten eingegeben werden und die nach Auswertung dieser Daten eine selbsttätige Steuerung des Fahrzeug« bewirkt Zur Funktionskontrolle der einzelnen Baugruppen kann ein Fahrprogramm zur Probe »durchgespielt« werden, wodurch eine Überprüfung der gesamter Steuervorrichtung möglich ist
Im einzelnen massen Daten zur Ausführung vor Schalt- und Rechenoperationen zur logischen Bestimmung der Geschwindigkeit eines Zuges oder zui Erzeugung eines vorbestimmten Planlaufs oder eines Musters aufgrund von der Strecke aus eingespeister Signale und die erfaßte Geschwindigkeit des Zuges anzeigender Signale verarbeitet werden, um eine Zugsteuerung durchzuführen, die einen Betrieb des Zuges mit konstanter Geschwindigkeit ein Anhalten des Zuges an einer vorbestimmten Stelle in jeder einzelnen Station und einen Planbetrieb des Zuges umfaßt Weiterhin sind Grund-Schalt- oder Rechenoperationen, wie beispielsweise Addition, Subtraktion UND-Verknüpfung und ODER-Verknüpfung für eine derartige Verarbeitung erforderlich. Mit anderen Worten, für diese Steuerungen sind Grund-Schalt- oder Recheneinheiten erforderlich, obwohl diese verschiedene Aufgaben erfüllen.
Bisher werden jedoch mehrere Gruppen von Grund-Schalt- oder Recheneinheiten für UND-Verknüpfung, ODr R-Verknüpfung, Addition, Subtraktion uiw. unabhäng.*. voneinander vorgesehen, um diese verschiedenen Aufgaben zu erfüllen. Dadurch ist bei einer Fahrzeug-Steuervorrichtung dieser Art nicht nur eine komplizierte Schaltungsanordnung erforderlich, sondern ein Fehler ist auch schwierig zu erkennen, was für die geforderte hohe Sicherheit nachteilhaft ist Da diese Grund-Schalt- oder Recheneinheiten getrennt für die einzelnen Steuerungen vorgesehen sind, ist ihre Anzahl sehr groß, und eine voneinander unabhängige Überwachung des Betriebs dieser Einheiten ist zeitaufwendig.
Es ist daher Aufgabe der Erfindung, eine Schaltungsanordnung der eingangs genannten Art anzugeben, bei der die grundlegenden Rechenoperationen einschließlich UND-Verknüpfung. ODER-Verknüpfung, Addition und Subtraktion zeitlich getrennt nach vorbestimmtem Planlauf durchgeführt werden, wobei jeder in der Fahrzeug-Steuervorrichtung auftretende Fehler ohne großen Aufwand in jedem vorbestimmten Punkt des Planlaufes durch Überwachung feststellbar ist
Diese Aufgabe wird erfindungsgemäß durch die im kennzeichnenden Teil des Patentanspruchs 1 angegebenen Merkmale gelöst
Die Erfindung ermöglicht eine einfache und schnelle Überwachung der Fahrzeug-Steuervorrichtung, so daß deren sicherer Betrieb gewährleistet ist.
Nachfolgend wird ein Ausführungsbeispiel der Erfindung anhand der Zeichnung näher erläutert. Es zeigt
Fig. ί ein Diagramm mit verschiedenen Rechenelementen in drei Stufen,
F i g. 2 ein Blockschaltbild einer erfindungsgemäßen
DE2258734A 1971-12-02 1972-11-30 Schaltungsanordnung zur Überwachung der Funktion einer aus elektronischen Schaltelementen zusammengesetzten Fahrzeug-Steuervorrichtung Expired DE2258734C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9733571A JPS5229483B2 (de) 1971-12-02 1971-12-02

Publications (3)

Publication Number Publication Date
DE2258734A1 DE2258734A1 (de) 1973-06-07
DE2258734B2 true DE2258734B2 (de) 1977-04-14
DE2258734C3 DE2258734C3 (de) 1984-09-27

Family

ID=14189597

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2258734A Expired DE2258734C3 (de) 1971-12-02 1972-11-30 Schaltungsanordnung zur Überwachung der Funktion einer aus elektronischen Schaltelementen zusammengesetzten Fahrzeug-Steuervorrichtung

Country Status (5)

Country Link
US (1) US3863059A (de)
JP (1) JPS5229483B2 (de)
CA (1) CA989964A (de)
DE (1) DE2258734C3 (de)
FR (1) FR2164198A5 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2340570A1 (fr) * 1976-02-04 1977-09-02 Regie Autonome Transports Perfectionnements aux dispositifs de securite pour systemes ou appareils, notamment des vehicules, propres a fonctionner de facon sequentielle
JPS52101512A (en) * 1976-02-20 1977-08-25 Hitachi Ltd Device for controlling operation of vehicle
GB1599869A (en) * 1977-08-30 1981-10-07 Xerox Corp Copy reproduction machine with controller self check system

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3274376A (en) * 1955-05-18 1966-09-20 Bendix Corp Digital differential analyzer in conjunction with a general purpose computer
DE1455364C3 (de) * 1962-07-19 1974-10-17 Deutsche Bundesbahn, Vertreten Durch Das Bundesbahn-Zentralamt Minden, 4950 Minden Einrichtung zur Überwachung der Bremsung von Schienenfahrzeugen unter Verwendung einer Punkt- oder Linienbeeinflussung
US3581074A (en) * 1968-02-19 1971-05-25 Burroughs Corp Automatic checkout apparatus
US3679879A (en) * 1968-12-20 1972-07-25 Hitachi Ltd System for generating speed pattern for speed control of moving body
US3673397A (en) * 1970-10-02 1972-06-27 Singer Co Circuit tester

Also Published As

Publication number Publication date
JPS4863410A (de) 1973-09-04
FR2164198A5 (de) 1973-07-27
DE2258734C3 (de) 1984-09-27
DE2258734A1 (de) 1973-06-07
CA989964A (en) 1976-05-25
US3863059A (en) 1975-01-28
JPS5229483B2 (de) 1977-08-02

Similar Documents

Publication Publication Date Title
DE2030760C2 (de) Paritätsprüfschaltung für eine Speicherschaltung
DE3206891C2 (de)
DE2247704C3 (de) Aus monolithisch integrierten Schaltkreisen aufgebaute bit-unterteilte Datenverarbeitungsanlage
DE1524239A1 (de) Verfahren zur Lokalisierung eines Fehlers in einer Anlage mit mindestens zwei parallel arbeitenden Rechengeraeten
DE1901228A1 (de) Datenverarbeitungsanlage mit Einrichtungen zur Wiederholung von Operationen bei Auftreten eines Fehlers
DE2210325A1 (de) Datenverarbeitungssystem
DE2256135B2 (de) Verfahren und Anordnung zum Prüfen von monolithisch integrierten Halbleiterschaltungen
DE1197650B (de) Parallel-Addierer
DE1935944C3 (de) Steuereinrichtung in einer elektronischen Datenverarbeitungsanlage
DE1185404B (de) Fehlerermittlungsanlage
DE1910582A1 (de) Digitales Speichersystem
EP0031025B1 (de) Fehlererkennungs- und -korrektureinrichtung für eine logische Anordnung
DE4026581C2 (de)
DE3743438C2 (de) Verfahren und Einrichtung zum Erzeugen von Steuersignalen
DE2258734C3 (de) Schaltungsanordnung zur Überwachung der Funktion einer aus elektronischen Schaltelementen zusammengesetzten Fahrzeug-Steuervorrichtung
DE2625183C3 (de) Datenverarbeitungseinrichtung
DE2403669A1 (de) Spezialcomputer
DE1499286B2 (de) Datenbearbeitungsanlage
DE102013105853A1 (de) Informationsverarbeitungsvorrichtung
DE2525438C3 (de) Überwachungsanordnung zur Überwachung zentraler Einrichtungen
DE2717375C3 (de) Einrichtung zur Ortung von Programmoder Hardwarefehlern
DE68910838T2 (de) Fehlererkennungsschaltung für einen Dekodierer.
DE2026815C3 (de) Einrichtung zur Fehlerabspeicherung in einer Datenverarbeitungsanlage
DE2527236B2 (de) Anordnung zum Einsetzen von Daten in ein Register
EP0191452A1 (de) Verfahren und Schaltungsanordnung zur Überwachung der Summe bzw. Differenz zweier Grössen durch Vergleich mit einer dritten Grösse in binärer Darstellung

Legal Events

Date Code Title Description
8281 Inventor (new situation)

Free format text: SEKI, SUSUMU NOUMI, MAKOTO, KOKUBUNJI, JP TAKAOKA, TADASHI TORIYAMA, HISAO, KATSUTA, JP

C3 Grant after two publication steps (3rd publication)