DE2258734C3 - Schaltungsanordnung zur Überwachung der Funktion einer aus elektronischen Schaltelementen zusammengesetzten Fahrzeug-Steuervorrichtung - Google Patents
Schaltungsanordnung zur Überwachung der Funktion einer aus elektronischen Schaltelementen zusammengesetzten Fahrzeug-SteuervorrichtungInfo
- Publication number
- DE2258734C3 DE2258734C3 DE2258734A DE2258734A DE2258734C3 DE 2258734 C3 DE2258734 C3 DE 2258734C3 DE 2258734 A DE2258734 A DE 2258734A DE 2258734 A DE2258734 A DE 2258734A DE 2258734 C3 DE2258734 C3 DE 2258734C3
- Authority
- DE
- Germany
- Prior art keywords
- arithmetic
- memory
- circuit arrangement
- read
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000012544 monitoring process Methods 0.000 title claims description 7
- 230000010354 integration Effects 0.000 claims description 7
- 230000004069 differentiation Effects 0.000 claims description 6
- 230000006870 function Effects 0.000 claims description 5
- 238000010586 diagram Methods 0.000 claims description 3
- 230000001419 dependent effect Effects 0.000 claims description 2
- 230000000712 assembly Effects 0.000 claims 1
- 238000000429 assembly Methods 0.000 claims 1
- 238000001514 detection method Methods 0.000 description 16
- 238000004364 calculation method Methods 0.000 description 2
- 230000002950 deficient Effects 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
- G06F11/2226—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test ALU
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B61—RAILWAYS
- B61L—GUIDING RAILWAY TRAFFIC; ENSURING THE SAFETY OF RAILWAY TRAFFIC
- B61L15/00—Indicators provided on the vehicle or train for signalling purposes
- B61L15/0094—Recorders on the vehicle
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/60—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers
- G06F7/64—Digital differential analysers, i.e. computing devices for differentiation, integration or solving differential or integral equations, using pulses representing increments; Other incremental computing devices for solving difference equations
- G06F7/66—Digital differential analysers, i.e. computing devices for differentiation, integration or solving differential or integral equations, using pulses representing increments; Other incremental computing devices for solving difference equations wherein pulses represent unitary increments only
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B60—VEHICLES IN GENERAL
- B60L—PROPULSION OF ELECTRICALLY-PROPELLED VEHICLES; SUPPLYING ELECTRIC POWER FOR AUXILIARY EQUIPMENT OF ELECTRICALLY-PROPELLED VEHICLES; ELECTRODYNAMIC BRAKE SYSTEMS FOR VEHICLES IN GENERAL; MAGNETIC SUSPENSION OR LEVITATION FOR VEHICLES; MONITORING OPERATING VARIABLES OF ELECTRICALLY-PROPELLED VEHICLES; ELECTRIC SAFETY DEVICES FOR ELECTRICALLY-PROPELLED VEHICLES
- B60L2200/00—Type of vehicles
- B60L2200/26—Rail vehicles
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Analysis (AREA)
- Pure & Applied Mathematics (AREA)
- Computational Mathematics (AREA)
- Quality & Reliability (AREA)
- Mathematical Optimization (AREA)
- Mathematical Physics (AREA)
- Computing Systems (AREA)
- Computer Hardware Design (AREA)
- Mechanical Engineering (AREA)
- Hardware Redundancy (AREA)
- Testing And Monitoring For Control Systems (AREA)
- Numerical Control (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Electric Propulsion And Braking For Vehicles (AREA)
Description
Fig.3 ein Blockschaltbild einer vorzugsweise verwendeten
Rechen- und Logik-Einheit.
In der Fig. 1, die das Grundprinzip der Fahrzeugsteuerung
erläutert, sind Rechenelemente für UND- s Verknüpfung, ODER-Verkmipfung, Addition, Subtraktion,
Multiplikation, Division usw. in geeigneter Weise in einer Stufe 1 und für Erfassung der Zuggeschwindigkeit,
für Musterfrequenz-Erzeugung, für logische Verarbeitung
und andere Funktionen, wie in der Stufe 2 angedeutet, zusammengefaßt. Die in der Stufe 2
gezeigten Funktionen sind geeignet zusammengefaßt, um Zugsteuerungen durchzuführen, einschließlich des
Betriebes des Zuges mit konstanter Geschwindigkeit, des Anhaltens des Zuges bei einer vorbestimmten Stelle
an jeder einzelnen Station und des Zeitplan-Betriebes des Zuges, wie dies in der Stufe 3 gezeigt ist Die
Erfindung ermöglicht es, daß die Rechenoperationen der Stufe 1, die für die Steuerungen der Stufe 3
erforderlich sind, zeitlich getrennt durchgeführt werden können.
Ein Ausführungsbeispiel der Erfindung zur Durchführung
der Schalt- oder Rechenoperationen in der oben angegebenen Weise ist in Fig.2 dargestellt-In der
F i g. 2 umfaßt eine Schaltungsanordnung ein Adressenregister 1, einen Datenspeicher 2, ein Pufferregister 3,
eine Rechen- und Logik-Einheit 4, ein Befehlsadreßregister 5, einen Festspeicher 6, einen Schalter 7 und einen
Pufferspeicher 8. Diese Elemente sind über Gatter G\ bis Gn zwischen zwei Sammelschienen 11 und 12
vorgesehen. Eine Paritäts- oder Prüfbit-Kontrolle 9 und ein Paritätserzeuger 10 sind mit der Rechen- und
Logik-Einheit 4 verbunden.
Bei einer derartigen Schaltungsanordnung werden Rechenoperationen zeitlich getrennt durchgeführt Die
Daten und Befehle werden entsprechend der Reihenfolge der Rechenoperationen im Datenspeicher 2 gespeichert
Wenn eine Adresse des Datenspeichers 2 durch das Adressregister 1 ausgesondert wird, werden dieausgesonderten
Daten oder Befehle vom Datenspeicher 2 in den Pufferspeicher 8 Ober das Gatter G3, -die
Sammelschiene 11, einen Addierer in der Rechen- und Logik-Einheit 4 und das Gatter Gi2 eingespeist Die.
ausgesonderten und in den Pufferspeicher 8 eingespeisten Daten oder Befehle müssen für-eine Rechenopera-
tion ausgelesen werden. Der Festspeicher 6 bestimmt die Folge und steuert die Gatter.
Die in den Pufferspeicher 8 eingespeicherte Information wird in der unten ireschriebenen Art und Weise
decodiert.
Zunächsi wird der Befehlsteil der im Pufferspeicher 8
gespeicherten Daten ausgelesen. Es soll beispielsweise angenommen werden, daß die im Pufferspeicher 8
gespeicherten Daten aus acht Bits bestehen, von denen die höchstwertigen vier Bits einen Befehl und die
wenigerwertigen vier Bits eine Adresse darstellen. Dann
ist es erforderlich, die höchstwertigen vier Bits von den wenigerwertigen vier Bits zu trennen. Zu diesem Zweck
wird, ein Muster »11110000« vom Festspeicher 6 geliefert, um im Pufferregister 3 gespeichert zu werden.
Die zuvor in den Pufferspeicher 8 eingespeisten und gespeicherten Daten werden dann über das Gatter Gn
in die Rechen- und Logik-Einheit 4 eingespeist, und zur gleichen Zeit wird das im Pufferregister 3 gespeicherte
Muster »11110000« über das Gatter G? in die Rechen-
und Logik-Einheit 4 chigespeist, um das logische
Produkt der Daten und des Musters zu erhalten. Diese Operation läßt lediglich die höchstwertigen vier Bits der
im Pufferspeicher 8 gespeicherten Daten übrig, und dieser Befehlsteil wird wieder im Pufferspeicher S
gespeichert
Der im Pufferspeicher 8 gespeicherte Befehl wird wieder decodiert, und die diesem Befehl entsprechende
Zahl wird über das Gatter Gn, die Sammelschiene 11,
die Rechen- und Logik-Einheit 4 und das Gatter G9 in
das Befehlsadreßregister 5 eingespeist Der im Befehlsadreßregister 5 gespeicherte Wert legt die Adresse des
Festspeichers 6 fest, und die bei dieser Adresse vorgesehenen Daten werden vom Festspeicher 6
geliefert Das Ausgangssignal des Festspeichers 6 kann in den Schalter 7 zu Steuerung der Gatter oder direkt in
die Sammelschiene U eingespeist werden. Beispielsweise sind die Gatter Gn und G1 geöffnet, wenn der Inhalt
des Pufferspeichers 8 zum Inhalt des Pufferregisters 3 durch die Rechen- und Logik-Einheit 4 addiert wird. Das
Gatter G|2 ist dann geöffnet um das Ausgangssignal der
Rechen- u»id Logik-Einheit 4 im Pufferspeicher 8 zu
speichern.
Der Beginn und das Ende der Rechenoperationen werden durch den Inha'lt des Befehlsadreßregisters 5
angezeigt Die Rechenoperationen werden begonnen, wenn die Zähleranzeige des Befehlsadreßregisters 5 »0«
ist, und beendet, wenn die Zähleranzeige wieder auf »0«
zurückgestellt ist Nach Abschluß einer Verarbeitungsperiode wird »1« zum Inhalt des Adressenregisters 1
durch den Festspeicher 6 addiert, und der nächste Befehl wird durch den Datenspeicher 2 ausgegeben. Danach
beginnt die gleiche Operation wieder.
Aus der oben gegebenen Beschreibung geht hervor, daß die Schalt- oder Rechenoperationen im wesentlichen
nach einem vorbestimmten Planlauf im Hauptrechenabschnitt durchgeführt werden. Das heißt die
Daten durchlaufen die Sammelschienen und Register auf einem Weg, der vom Pufferspeicher 8 über die
Sammelschiene 11, die Rechen- und Logik-Einheit 4 und die Sammelschiene 12 zum Pufferspeicher 8 führt, oder
auf einem Weg, der vom Befehlsadreßregister 5 über die Sammelschiene 11, die Rechen- und Logik-Einheit 4 und
die Sammelschiene 12 zum Befehlsadreßregister 5 führt
Die Paritätskontrolle 9 und der Paritätserzeuger 10 sind an diesen Weg für eine einfache Überwachung oder
Kontrolle angeschlossen. Aber diese Einrichtungen allein sind nicht in der Lage, eine zuverlässige
Fehlererkennung in dem bei einem automatischen Zugbetrieb erforderlichen Maß durchzuführen. Dabei
werden viele elektrische Bauelemente, wie beispielsweise integrierte Schaltungen und Transistoren, im
allgemeinen in der Steuervorrichtung verwendet wobei die mittlere Zeit zwischen Ausfällen dieser Bauelemente
höher als 106Ii sein muß. Wenn die Steuervorrichtung
lausende derartiger elektrischer Bauelemente aufweist, und wenn die mittlere Zeit zwischen den Ausfällen von
' jedem dieser Bauelemente in der Größenordnung von 107 h liegt ist es unmöglich, insgesamt eine mittlere Zeit
zwischen Ausfällen in der Größenordnung von 106 h zu gewährleisten. Es !it deshalb bisher allgemein üblich
gewesen, dieses Problem dadurch zu lösen, daß derartige Vorrichtungen mehrfach vorgesehen werden,
da ein Ausfall in mehr als zwei Vorrichtungen zur gleichen Zeit kaum auftritt Beispielsweise wurde bisher
eine »Dreifach«-Steuervorrichtung aus drei Steuerschaltungen bei einet- Überwachung eingesetzt, so daß
von der Vorrichtung insgesamt nur dann ein Signal erzeugt wird, wenn die Ausgangssignale von zwei oder
allen diesen Steuerschaltungen miteinander zusammenfallen Eine Steuerung, die in sich selbst gegen einen
Ausfall gesichert ist, ist jedoch für eine »Einfach«- oder
»Doppelw-Sleuervorrichtung erforderlich.
Eine erste Einrichtung oder Fehlererkennungsschaltung 13 der Erfindung erkennt Fehler der Steuervorrichtung
in der unten beschriebenen Art und Weise. Die S Fehlererkennungsschaltung 13 unterbricht mit einem
Befehlssignal die sonst fortschreitenden Schalt- oder Rechenoperationen, also den Betrieb der Rechen- und
Logik-Einheit 4, mit einem vorbestimmten Takt und erzeugt ein Fehlercrkennungs-Startsignal. Abhängig
von der Erzeugung des Fehlererkennungs-Startsignals werden dabei die Gattersteuerung durch den Festspeicher
6 und die Einspeisung der Daten vom Pufferspeicher 8 unterbrochen. Vom Schalter 7 wird selbständig
ein Gattersteuerbefehl für die Fehlererkennung erzeugt.
Die Fehlererkennung kann in der unten beschriebenen Art und Weise durchgeführt werden. Der Inhalt des
Fesispcichers 6, der sich beispielsweise von der Adresse
1 bis zur Adresse 256 erstreckt, wird in einer Folge durch das Gatter do, ausgehend von der Adresse 1, ao
ausgelesen, um in einer Folge durch die Rechen- und Logik-Einheit 4 addiert zu werden; und die Summe wird
in das Pufferregister 3 eingespeist. Diese Operation erfolgt über einen Weg, der vom Festspeicher 6 über das
Gatter do, die Sammelschiene II, die Rechen- und
Logik-Einheit 4 und die Sammelschiene 12 zum Pufferregister 3 führt. Die Fehlererkennungsschaltung
13 folgert außerdem, daß die Vorrichtung im Normalzustand ist, wenn die Summe, also das Ergebnis der
Rechenoperation, mit einem vorbestimmten Muster oder Wert übereinstimmt. Im anderen Fall kann eine
Fehlererkennung durchgeführt werden, indem besondere Teile des Festspeichers 6 ausgelesen und diese Teile
auf dem normalen Rechenweg durchgegeben werden.
Bei dem oben beschriebenen Ausführungsbeispiel werden alle Schah- und Rechenoperationen, einschließlich
Addition, Subtraktion, Multiplikation, Division, Differentiation und Integration durch die gleiche
Vorrichtung durchgeführt Jedoch erfordert eine Differentiation, Integration, Multiplikation und Division
zusätzlich zu einer Addition und Subtraktion unvermeidlich eine lange Zeitdauer und ist deshalb aufwendig.
Die für die Schalt- oder Rechenoperationen erforderliche Zeit kann dadurch verkürzt werden, daß die
Addition und Subtraktion auf dem normalen Rechenweg und die Multiplikation, Division, Differentiation
und Integration durch eine Recheneinheit von der Art eines Ringzählers durchgeführt werden.
In Fig.3 ist eine Grundform einer derartigen
Rechen- und Logik-Linheit von der Art eines Ringzäh- 5»
lers dargestellt In der F i g. 3 umfaßt die Rechen- und Logik-Einheit von der Art eines Ringzählers zwei
Register Rei und Ra, zwei Addierer Ax und A2, ein
Gatter C, zwei Signaleingänge X und Y und einen
Ausgang Z Die Wirkungsweise dieser Einheit wird für die Integration einer Funktion y — /ftjerläutert.
Im Speicher Ret ist beispielsweise zunächst ein
Vorgabewert yi von y gespeichert. Wenn ein infinitesimaler
Teil Ay von y in den Eingang Yeingespeist wird,
wird durch den Addierer A\ die Rechnung (yi+Ay) durchgeführt und das Ergebnis der Addition wird im
Register Äd als neuer Inhalt gespeichert Wenn dann ein
infinitesimaler Teil Ax von χ in den Eingang X eingespeist wird, ist das Gatter G geöffnet, und das
Ergebnis der Addition (yi+Ay) und der bestehende Inhalt des Registers Ra werden in den Addierer Aj
eingespeist, um miteinander addiert zu werden. Dies bedeutet, daß die Rechen- und Logik-Einheit von der
Art eines Ringzählers eine Struktur aufweist, die eine Operation y · Axdurchführen kann. Das heißt die durch
die Rechen- und Logik-Einheit ausgeführte Operation ist gleichwertig zur Integration von y-f(x) über x.
wenn infinitesimale Änderungen Ax von χ und entsprechende infinitesimale Änderungen Ay von y in
die jeweiligen Eingänge X und Y eingespeist werden. Eine Differentiation, Multiplikation und Division kann
in ähnlicher Weise durch die Rechen- und Logik-Einheit von der oben beschriebenen Art durchgeführt werden.
Es wird eine besonders einfache und zuverlässige Schaltungsanordnung erhalten, wenn die Addition und
Subtraktion in der anhand der F i g. 2 erläuterten Weise und die Multiplikation, Division, Differentiation und
Integration durch eine Rechen- und Logik-Einheit von der Art eines Ringzählers (F i g. 3) durchgeführt werden.
Bei dem Ausführungsbeispiel der Fig.2 ist die Fehlererkennungsschaltung 13 lediglich zur Fehlererkennung
vorgesehen. Die Hinzufügung einer Rechcn- und Logik-Einheit von der Art eines Ringzählers zur
Schaltungsanordnung ist vorteilhaft da die Fehlererkennung noch zuverlässiger und einfacher durchgeführt
werden ki»nn. In diesem Fall kann der logische Operations- oder Funktionsabschnitt oder der Addier-
und Subtrahierabschnitt als Fehlererkennungseinrichtung für den Funktioiisabschnitt des Ringzählers oder
der letztere als Fehlererkennungseinrichtung für die zuerst genannten Einrichtungen dienen. Weiterhin kann
jeder von ihnen als Fehlererkennungseinrichtung für den anderen dienen. Beispielsweise wird der Inhalt des
Festspeichers 6, der von der Adresse I bis zur Adresse 256 reicht, nacheinander ausgehend von der Aufesse ί
ausgelesen und in einer Folge addiert, um im Pufferregister 3 in der oben beschriebenen Art
gespeichert zu werden. Die Inhalte dieser Adressen werden ausgewählt so daß die Gesamtsumme einen
vorbestimmten Wert ergibt Dann wird das Ergebnis dieser im Pufferregister 3 gespeicherten Addition als ein
Vorgabewert in das Register Rc\ im Ringzähler (F i g. 3)
eingespeist Der mit diesem Vorgabewert gespeiste Ringzähler führt eine vorgegebene Rechenoperation
aus, und wenn das Ergebnis der Rechenoperation einen
vorbestimmten Wert ergibt, ist der in der Fig.2
dargestellte Funktionsabschnitt und der in der F i g. 3 gezeigte Ringzähler-Funktionsteil oder Operationsa1"-schnitt
nachgewiesen fehlerfrei Wenn mindestens einer dieser Funktionsteile fehlerhaft ist, ergibt die durch den
Ringzähler durchgeführte Rechenoperation nicht den vorbestimmten Wert, so daß der Fehler leicht erkannt
werden kann.
Bei dem obigen Ausführungsbeispiel wird die Gesamtsumme der Inhalte bei mehreren vorbestimmten
Adressen des Festspeichers 6 als Vorgabewert für das Register Rei des Ringzählers verwendet Es kann jedoch
ein Fehlererkennungs-Festspeicher getrennt für den
Ringzähler vorgesehen sein, so daß dieser ein festes Muster erzeugen kann. In diesem FaH kann lediglich
eine Erkennung der im Ringzähler auftretenden Fehler erreicht werden.
Hierzu 3 Blatt Zeichnungen
Claims (5)
1. Schaltungsanordnung zur Überwachung der
Funktion einer aus elektronischen Schaltelementen zusammengesetzten Fahrzeug-Steuervorrichtung
mit zwei Sammelschienen, einem über erste Gatter zwischen die Sammelschienen geschalteten Speicher
für Daten und Befehle, einem über zweite Gatter zwischen die Sammelschienen geschalteten Adressenregister
zur zeitweisen Speicherung von aus dem Speicher gelesenen Daten und Befehle, einem über
dritte Gatter zwischen die Sammelschienen geschalteten Befehlsadreßregister, einem über ein viertes
Gatter mit der einen Sammelschiene verbundenen Festspeicher, der aus einem Pufferspeicher gelesene
Befehle und die Befehle im Befehlsadreßregister steuert, und einer zwischen die Sammelschienen
geschalteten .Rechen- und Logik-Einheit, die entsprechend
dess' inhalt des Festspeichers, durch das Befehlsadreßregister angesteuert, arbeitet, gekennzeichnet
durch eine erste Einrichtung (13), die ein Befehlssignal erzeugt, das entsprechend
dem Inhalt des Festspeichers (6) den Betrieb der Rechen- und Logik-Einheit (4) unterbricht und eine
zweite, mit dem Festspeicher (6) und der ersten Einrichtung (13) verbundene und auf das Befehlssignal
ansprechende Einrichtung (7), die die Einspeisung der Ausgangsdaten des Festspeichers (6)
unterbricht um? ein Steuersignal für jedes Gatter erzeugt, damit die Rechen- und Logik-Einheit (4)
eine vorbestimmte Rechenoperation ausführt, wobei die erste Einrichtung (13) auift einen Fehler durch
Vergleich eines vorbestimmten V/ertes mit dem Ergebnis der Rechenoperation erfaßt (F i g. 2).
2. Schaltungsanordnung nach Anspruch !,gekennzeichnet
durch einen Ringzähler für Differentiation, Integration, Multiplikation und Division zusätzlich
zur Rechen- und Logik-Einheit (4) für Addition, Subtraktion und logische Operationen.
3. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß der Ringzähler aufweist: eine
erste Einheit aus einem ersten Register (Rt\) und
einem ersten Addierer (A\), der ein erstes Einganssignal zum Inhalt des ersten Registers (Re\) addiert
und dessen Ausgang mit dem Eingang des ersten Registers (Re\) verbunden ist, eine zweite Einheit aus
einem zweiten Register (R&) und einem zweiten Addierer (A-fi, der das Ausgangssignal der ersten
Einheit zum Inhalt des zweiten Registers (R&) addiert und dessen Ausgang mit dem Eingang des
zweiten Registers (Ra) verbunden ist, und ein Gatter (C), das durch ein zweites Eingangssignal das Signal
von der ersten Einheit zum Addierer (Αή der
zweiten Einheit steuert (F i g. 3).
4. Schaltungsanordnung nach Anspruch 1, gekennzeichnet
durch ein Gatter (Gto) zum aufeinanderfolgenden
Auslesen der Inhalte des Festspeichers (6) zwischen zwei vorbestimmten Adressen, deren
Gesamtsumme von der Rechen- und Logik· Einheit (4) ermittelt wird (F i g. 2).
5. Schaltungsanordnung nach Anspruch 4, dadurch gekennzeichnet, daß der aus dem Festspeicher (6)
gelesene Inhalt in einen Ringzähler als Rechen- und Logik- Einheit (4) einspeisbar ist.
Die Erfindung betrifft eine Schaltungsanordnung nachdem Oberbegriff des Patentanspruchs I.
Es sind bereits selbsttätige Zugsteuerungen bekannt (DE-OS 14 55 364 und »BBC-Nachrichten«, Mai 1964,
S Seiten 256 bis 260), bei denen auf dem F&hrzeug eine aus
elektronischen Bauelementen zusammengesetzte Rechen- und Logik-Einheit vorgesehen ist in die
fahrzeugbedingte und streckenabhängige Daten eingespeichert und weitere von der Strecke her übermittelte
to Daten eingegeben werden und die nach Auswertung dieser Daten eine selbsttätige Steuerung des Fahrzeugs
bewirkt Zur Funktionskontrolle der einzelnen Baugruppen
kann ein Fahrprogramm zur Probe »durchgespielt« we/den, wodurch eine Überprüfung der gesamten
is Steuervorrichtung möglich ist.
Im einzelnen müssen Daten zur Ausführung von Schalt- und Rechenoperationen zur logischen Bestimmung
der Geschwindigkeit eines Zuges oder zur Erzeugung eines vorbestimmten Planlaufs oder eines
ίο Musters aufgrund von der Strecke aus eingespeister
Signale und die erfaßte Geschwindigkeit des Zuges anzeigender Signale verarbeitet werden, um eine
Zugsteuerung durchzuführen, die einen Betrieb des Zuges mit konstanter Geschwindigkeit, ein Anhalten
des Zuges an einer vorbestimmten Stelle in jeder einzelnen Station υπό einen Planbetrieb des Zuges
umfaßt Weiterhin sind Grund-Schalt- oder Rechenoperationen, wie beispielsweise Addition, Subtraktion,
UND-Verknüpfung und ODER-Verknüpfung für eine derartige Verarbeitung erforderlich. Mit anderen
Worten, für diese Steuerungen sind Grund-Schall- oder Recheneinheiten erforderlich, obwohl diese verschiedene
Aufgaben erfüllen.
Bisher werden jedoch mehrere Gruppen von Grund-Schalt- oder Recheneinheiten für UND-Verknüpfung, ODER-Verknüpfung, Addition, Subtraktion usw. unabhängig voneinander vorgesehen, um diese verschiedenen Aufgaben zu erfüllen. Dadurch ist bei einer Fahrzeug-Steuervorrichtung dieser Art nicht nur eine komplizierte Schaltungsanordnung erforderlich, sondern ein Fehler ist auch schwierig zu erkennen, was für die geforderte hohe Sicherheit nachteilhaft ist. Da diese Grund-Schalt- oder Recheneinheiten getrennt für die einzelnen Steuerungen vorgesehen sind, ist ihre Anzahl sehr groß, und eine voneinander unabhängige Überwachung des Betriebs dieser Einheiten ist zeitaufwendig.
Bisher werden jedoch mehrere Gruppen von Grund-Schalt- oder Recheneinheiten für UND-Verknüpfung, ODER-Verknüpfung, Addition, Subtraktion usw. unabhängig voneinander vorgesehen, um diese verschiedenen Aufgaben zu erfüllen. Dadurch ist bei einer Fahrzeug-Steuervorrichtung dieser Art nicht nur eine komplizierte Schaltungsanordnung erforderlich, sondern ein Fehler ist auch schwierig zu erkennen, was für die geforderte hohe Sicherheit nachteilhaft ist. Da diese Grund-Schalt- oder Recheneinheiten getrennt für die einzelnen Steuerungen vorgesehen sind, ist ihre Anzahl sehr groß, und eine voneinander unabhängige Überwachung des Betriebs dieser Einheiten ist zeitaufwendig.
Es ist daher Aufgabe der Erfindung, eine Schaltungsanordnung
der eingangs genannten Art anzugeben, bei der die grundlegenden Rechenoperationen einschließlich
UND-Verknüpfung, ODER-Verknüpfung, Addition und Subtraktion zeitlich getrennt nach vorbestimmtem
Planlauf durchgeführt werden, wobei jeder in der Fahrzeug-Steuervorrichtung auftretende Fehler ohne
großen Aufwand in jedem vorbestimmten Punkt des Planlaufes durch Überwachung feststellbar ist.
Diese Aufgabe wird erfindungsgemäß durch die im kennzeichnenden Teil des Patentanspruchs 1 angegebenen
Merkmale gelöst.
Die Erfindung ermöglicht eine einfache und schnelle Überwachung der Fahrzeug-Steuervorrichtung, so daß
deren sicherer Betrieb gewährleistet ist.
Nachfolgend wird ein Ausführungsbeispiel der Erfindung anhand der Zeichnung näher erläutert. Es
zeigt
F i g. 1 ein Diagramm mit verschiedenen Rechenelementen in drei Stufen,
Fig.2 ein Blockschaltbild einer erfindungsgemäßen
Fig.2 ein Blockschaltbild einer erfindungsgemäßen
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9733571A JPS5229483B2 (de) | 1971-12-02 | 1971-12-02 |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2258734A1 DE2258734A1 (de) | 1973-06-07 |
DE2258734B2 DE2258734B2 (de) | 1977-04-14 |
DE2258734C3 true DE2258734C3 (de) | 1984-09-27 |
Family
ID=14189597
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2258734A Expired DE2258734C3 (de) | 1971-12-02 | 1972-11-30 | Schaltungsanordnung zur Überwachung der Funktion einer aus elektronischen Schaltelementen zusammengesetzten Fahrzeug-Steuervorrichtung |
Country Status (5)
Country | Link |
---|---|
US (1) | US3863059A (de) |
JP (1) | JPS5229483B2 (de) |
CA (1) | CA989964A (de) |
DE (1) | DE2258734C3 (de) |
FR (1) | FR2164198A5 (de) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2340570A1 (fr) * | 1976-02-04 | 1977-09-02 | Regie Autonome Transports | Perfectionnements aux dispositifs de securite pour systemes ou appareils, notamment des vehicules, propres a fonctionner de facon sequentielle |
JPS52101512A (en) * | 1976-02-20 | 1977-08-25 | Hitachi Ltd | Device for controlling operation of vehicle |
GB1599869A (en) * | 1977-08-30 | 1981-10-07 | Xerox Corp | Copy reproduction machine with controller self check system |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3274376A (en) * | 1955-05-18 | 1966-09-20 | Bendix Corp | Digital differential analyzer in conjunction with a general purpose computer |
DE1455364C3 (de) * | 1962-07-19 | 1974-10-17 | Deutsche Bundesbahn, Vertreten Durch Das Bundesbahn-Zentralamt Minden, 4950 Minden | Einrichtung zur Überwachung der Bremsung von Schienenfahrzeugen unter Verwendung einer Punkt- oder Linienbeeinflussung |
US3581074A (en) * | 1968-02-19 | 1971-05-25 | Burroughs Corp | Automatic checkout apparatus |
US3679879A (en) * | 1968-12-20 | 1972-07-25 | Hitachi Ltd | System for generating speed pattern for speed control of moving body |
US3673397A (en) * | 1970-10-02 | 1972-06-27 | Singer Co | Circuit tester |
-
1971
- 1971-12-02 JP JP9733571A patent/JPS5229483B2/ja not_active Expired
-
1972
- 1972-11-28 US US310091A patent/US3863059A/en not_active Expired - Lifetime
- 1972-11-28 CA CA157,637A patent/CA989964A/en not_active Expired
- 1972-11-30 DE DE2258734A patent/DE2258734C3/de not_active Expired
- 1972-11-30 FR FR7242571A patent/FR2164198A5/fr not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS4863410A (de) | 1973-09-04 |
DE2258734B2 (de) | 1977-04-14 |
FR2164198A5 (de) | 1973-07-27 |
DE2258734A1 (de) | 1973-06-07 |
CA989964A (en) | 1976-05-25 |
US3863059A (en) | 1975-01-28 |
JPS5229483B2 (de) | 1977-08-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2030760C2 (de) | Paritätsprüfschaltung für eine Speicherschaltung | |
DE3650102T2 (de) | Anordnung und Verfahren zur Berechnung zyklischer redundanter Kode. | |
DE3689285T2 (de) | CRC-Rechenmaschinen. | |
DE2311034C2 (de) | Verfahren zum Prüfen eines integrierte logische Verknüpfungs- und Speicherglieder enthaltenden Halbleiterchips | |
DE2247704C3 (de) | Aus monolithisch integrierten Schaltkreisen aufgebaute bit-unterteilte Datenverarbeitungsanlage | |
DE1524239A1 (de) | Verfahren zur Lokalisierung eines Fehlers in einer Anlage mit mindestens zwei parallel arbeitenden Rechengeraeten | |
DE2753062A1 (de) | Einrichtung zur durchfuehrung programmierter befehle | |
DE3689282T2 (de) | CRC-Rechenmaschine und Methode zur CRC-Berechnung. | |
DE2914678C2 (de) | Verfahren zum Prüfen einer asynchron arbeitenden digitalen Schaltung und Prüfgerät zur Durchführung des Verfahrens | |
DE1937249B2 (de) | Selbstpruefende fehlererkennungsschaltung | |
DE2617485A1 (de) | Verfahren und schaltungsanordnung zur abarbeitung von mikrobefehlsfolgen in datenverarbeitungsanlagen | |
DE2258734C3 (de) | Schaltungsanordnung zur Überwachung der Funktion einer aus elektronischen Schaltelementen zusammengesetzten Fahrzeug-Steuervorrichtung | |
DE19628039B4 (de) | Speicheradressen-Steuerschaltung | |
DE2647367C3 (de) | Redundante Prozeßsteueranordnung | |
DE4026581C2 (de) | ||
EP0031025B1 (de) | Fehlererkennungs- und -korrektureinrichtung für eine logische Anordnung | |
DE2625183C3 (de) | Datenverarbeitungseinrichtung | |
DE1499286B2 (de) | Datenbearbeitungsanlage | |
DE2235883A1 (de) | Datenverarbeitungseinrichtung | |
DE2915113A1 (de) | Busvorrichtung fuer ein datenverarbeitendes system | |
DE1937259A1 (de) | Selbstpruefende Fehlererkennungsschaltung | |
DE69015122T2 (de) | Prüfsystem für einen Mikroprozessor. | |
DE68910838T2 (de) | Fehlererkennungsschaltung für einen Dekodierer. | |
DE2717375B2 (de) | Einrichtung zur Ortung von Programmoder Hardwarefehlern | |
DE1499286C (de) | Datenbearbeitungsanlage |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8281 | Inventor (new situation) |
Free format text: SEKI, SUSUMU NOUMI, MAKOTO, KOKUBUNJI, JP TAKAOKA, TADASHI TORIYAMA, HISAO, KATSUTA, JP |
|
C3 | Grant after two publication steps (3rd publication) |