DE2257649A1

DE2257649A1 - Verfahren zum bestimmen von fehlerhaften isolierschichten auf halbleitern

Info

Publication number: DE2257649A1
Application number: DE2257649A
Authority: DE
Inventors: Arup Bhattacharyya; John Bullard Dinklage
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1971-11-30
Filing date: 1972-11-24
Publication date: 1973-06-07
Also published as: JPS5236676B2; FR2161968B1; FR2161968A1; DE2257649C3; JPS4864885A; GB1380287A; DE2257649B2; US3796955A

Description

22576Λ9

Böblingen, 10. September 19 72 oe-we

Anmelderin: International Business Machines

Corporation, Armonk, N.Y. 10504

Amtliches Aktenzeichen: Neuanmeldung Aktenzeichen der Anmelderin: BU 971 006

Verfahren zum Bestimmen von fehlerhaften Isolierschichten auf Halbleitern

Verfahren zum Bestimmen von Fehlern in isolierenden, anorganischen Schichten auf Halbleiterplättchen durch Anlegen eines elektrischen Feldes zwischen der Oberfläche der isolierenden Schicht und dem Halbleiterplättchen.

Es wäre sehr günstig, alle fehlerhaften elektronischen Bauteile während der Herstellung nach einzelnen Verfahrensschritten und nach der Fertigstellung zu identifizieren, denn unfertige fehlerhafte Teile würden dann nicht nachfolgende teuere Verfahrensschritte durchlaufen und fehlerhafte, fertige Teile würden nicht ausgeliefert, und würden nicht nach kurzer Zeit aufwendige Wartungsarbeiten erforderlich machen..

Solche sogenannten 100-Prozent-Prüfungen sind mit den bekannten Verfahren nicht möglich, wenn es sich um die Erkennung solcher Fehler handelt, die normalerweise erst offenbar werden, wenn das Bauelement mehrere hundert Betriebsstunden hinter sich hat. Zur Erkennung solcher Fehler werden z.B. Prüfungen durchgeführt,

309823/0329

bei denen die Belastung der Bauelemente In den ersten paar hundert Betriebsstunden unter gegenüber dem normalen Betrieb verschärften Bedingungen In wenigen Stunden simuliert wird. Solche Prüfungen sind aufwendig und dauern Immer noch zu lange, um alle Bauelemente den Prüfungen zu unterwerfen. Man muß sich deshalb darauf beschränken, einzelne Bauelemente zu prüfen und von Ihrer Qualität auf die der übrigen Teile, die gemeinsam mit den geprüften Teilen hergestellt wurden, zu extrapolieren. Dieses Verfahren erlaubt zwar Aussagen über die durchschnittliche Qualität der Bauelemente, sagt aber nichts aus über die Qualität der einzelnen Bauelemente.

Solche Fehler, die erst nach längerer Betriebsdauer offenbar werden, sind charakteristisch für Isolierende, z.B. aus Siliciumdioxid bestehende Schichten auf Halbleitermaterial.

Ein einwandfreies Oxid, Insbesondere ein einwandfreies Gate-Oxid ist aber entscheidend für das Funktionieren von Feldeffekttransistoren, die auf dem Halbleitergebiet eine immer größere Bedeutung erlangen.

Es ist die Aufgabe der Erfindung, fehlerhafte, isolierende Schichten auf Halbleitern, z.B. Gate-Oxid-Gebiete von Feldeffekttransistoren, deren Fehlerhaftigkeit unter normalen Bedingungen erst während der ersten paar hundert Betriebsstunden offenbar würde, innerhalb einer Stunde oder weniger zu identifizieren, ohne daß dadurch gute, isolierende Schichten auf benachbarten Bauelementen negativ beeinflußt werden und daß bei diesem Verfahren der Aufwand so gering ist, daß ihm alle Halbleiterbauteile unterworfen werden können.

Diese Aufgabe wird mit einem Verfahren der eingangs genannten Art dadurch gelöst, daß das Halbleiterplättchen in einem evakuierbaren Raum auf eine der beiden Elektroden aufgelegt wird/

BU 971 006 309823/03 2 9

22576Λ9

daß in dem evakuierbaren Raum eine Atmosphäre eines verdünnten, inerten Gases erzeugt wird, daß anschließend das elektrische Feld mittels einer die isolierende Schicht berührenden, im Raum zwischen den beiden Elektroden hervorgerufenen Glimmentladung angelegt und eine bestimmte Zeit aufrechterhalten wird.

Bei Anwendung des Verfahrens werden die potentiell schlechten Bauelemente unbrauchbar gemacht und können bei einem nachfolgenden elektrischen Test leicht aussortiert werden. Fehler in der isolierenden Schicht bewirken, daß an der Stelle des Fehlers das angelegte Feld höher ist als an fehlerfreien, weshalb das fehlerhafte Bauelement einer höheren Belastung ausgesetzt ist als die fehlerfreien. Die hohe Belastung macht das fehlerhafte Teil unbrauchbar, ohne daß das Gebiet der benachbarten Bauelemente in irgendeiner Welse beeinflußt wird. Der besondere Vorteil des beschriebenen Verfahrens liegt darin, daß die isolierenden Schichten zur Anlegung des elektrischen Feldes nicht kontraktiert werden müssen.

In der US-Patentschrift 3 531 716 wird zwar ein Verfahren beschrieben, mit dem Bauelemente getestet werden können, ohne daß sie kontaktiert werden müssen. Die übertragung elektrischer Energie erfolgt bei diesem Verfahren jedoch mit Hilfe von Elektronenstrahlen. Abgesehen von diesem Unterschied kann mit dem Verfahren gleichzeitig nur ein Bauelement getestet werden und es ist nicht geeignet zur Untersuchung bzw. Beeinflussung isolierender Schichten.

Bei einer isolierenden Schicht aus Siliciumdioxid und einem Halbleiterplättchen aus Silicium ist es vorteilhaft, wenn ein

—3 —2

Druck des inerten Gases zwischen 1 χ 10 und 1 χ 10 Torr eingestellt wird, wenn die Glimmladung derart ausgebildet wird, daß das an der isolierenden Schicht anliegende elektrische Feld eine Feldstärke zwischen 1 χ 10 und 4 χ 10 Volt/cm hat, wenn während des Anlegens des elektrischen Feldes das Halbleiterplättchen auf einer Temperatur zwischen Raumtemperatur und

971 006 30982 3/ 03

250 °C gehalten wird, und wenn das elektrische Feld etwa 30 Minuten aufrechterhalten wird.

Bei Anwendung des Verfahrens let es günstig, wenn dem elektrischen Feld ein zur Isolierenden Schicht senkrecht gerichtetes, magnetisches Feld überlagert wird.

Es 1st vorteilhaft, wenn als Elektrode, auf der das Halbleiterplättchen liegt, eine leitende, geerdete Platte verwendet wird und an die andere Elektrode eine hochfrequente Wechselspannung gelegt wird. Das Wechselfeld zwischen den beiden Elektroden bewirkt eine negative Aufladung an der Oberfläche der isolierenden Schicht. Daraus resultiert ein elektrisches Gleichfeld zwischen der Oberfläche der isolierenden Schicht und dem geerdeten Halbleitersubstrat. Um ein gleich starkes Gleichfeld mittels einer Gleichspannung zwischen den beiden Elektronen zu erzeugen, müßte eine höhere Spannung angelegt werden als bei Anwendung der Wechselspannung.

Die Erfindung wird anhand eines durch Zeichnungen veranschaulichten Beispieles beschrieben.

Es zeigent

Fig. 1 einen Feldeffekttransistor im Querschnitt und Fig. 2 im Querschnitt eine Apparatur, mit der das Verfahren durchgeführt werden kann.

In Fig. 1 ist mit 10 ein im Ausschnitt dargestelltes Plättchen bezeichnet, das einen Feldeffekttransistor mit isoliertem Gate enthält. Das Plättchen 10 besteht aus Halbleitermaterial, z.B. aus Silicium vom N-Typ. Ebenso können auch Silicium vom P-Typ und andere Halbleitermaterialien, die nicht aus Silicium bestehen, benutzt werden. Auf die Oberfläche des Plättchens 10

BU 971 006 3098 23/03 29

1st eine Schicht 12 eines dielektrischen Materials, wie z.B. Siliciumdioxid, mit einer Dicke von etwa 5000 8, aufgebfacht. In dem Gebiet 14, in welchem die Quelle 16 und die Senke 17, die durch das Gate-Gebiet 18 getrennt sind, liegen, ist die Schicht aus dem dielektrischen Material entfernt. Die Quelle 16 und die Senke 17 sind P-dotiert und können durch bekannte Diffusionsverfahren hergestellt werden.

über dem Gate-Gebiet 18 befindet sich das, z.B. aus Siliciumdioxid bestehende, Gate-Oxid 20, das _> 800 8 dick ist und mittels bekannten Oxidationsmethoden hergestellt worden ist. Elektrische Kontakte 21 und 22 führen von den Gebieten der Quelle und der Senke weg und eine Gate-Elektrode 23 ist auf dem Gate-Oxid 20 aufgebracht. .

Ein Feldeffekttransistor funktioniert folgendermaßen: Wird eine Spannung zwischen Quelle 16 und Senke 17 gelegt, so fließt, wenn die Gate-Elektrode 23 richtig vorgespannt ist, ein Strom durch das Gate-Gebiet 18. Die Tiefe des Gate-Gebiets und damit die Stromstärke durch das Gate-Gebiet hängt ab von der angelegten Spannung an die Gate-Elektrode 23.

Die Höhe der Spannung, die an die Elektroden 23 angelegt werden kann, ohne daß ein Durchschlag stattfindet, ist eine Funktion der dielektrischen Festigkeit und der Dicke des Gate-Oxids Bei der Bildung des Gate-Oxids wird auch eine statistische Zahl von Gate-Oxid-Gebieten aufgewachsen, die Defekte enthalten. Solche Defekte können mechanischer Art sein, und z.B. aus Poren im Oxid oder aus oberflächlichen oder in das Oxid eingebauten Schmutz- oder Staubteilchen oder Löchern bestehen, oder die Defekte können chemisch-stöchiometrischer Art sein, in der Kristallstruktur liegen, oder elektrisch, z.B„ verursacht durch bewegliche Ionen im Oxid, bedingt sein»

Mit den heutigen Herstellungsverfahren können eine Vielzahl BU 97i_oo6 309823/0329

von Schaltkreisen, die Feldeffekttransistoren enthalten, In ein einzelnes Halbleiterplättchen eingebaut werden. Die Halblei terplättchen haben Durchmesser zwischen etwa 25 und 57 mm und können mehrere hundert solcher mit Feldeffekttransistoren aufgebauten Schaltkreisen, entweder in der Form diskreter Bauelemente oder als Teile von integrierten Schaltkreisen, enthalten.

Wenn die einzelnen Bauelemente oder Schaltkreise auf einem solchen

¹I₁.

Plättchen beim Endtest geprüft werden, kann jeder der oben beschriebenen Defekte oder eine Kombination aus ihnen in einem oder mehreren der hunderten von Gate-Oxid-Gebieten der Feldeffekttransistoren verursachen, daß das Gate-Oxid-Gebiet oder die Gate-Oxid-Gebiete, die solche Defekte enthalten, durchschlagen bei einer Spannung, die kleiner ist als die normalerweise angelegte Gate-Spannung. Dieses Durchschlagen verursacht nämlich einen Kurzschluß zwischen der Gate-Elektrode und dem Halbleiterkörper und damit einen sofortigen Ausfall. Die Auswirkungen einiger dieser Defekte, z.B. Fehler in der chemischen Zusammensetzung oder in der Kristallstruktur oder die Anwesenheit von beweglichen Ladungen im Oxid werden unter normalen Betriebsbedingungen erst nach vielen Betriebsstunden, d.h. nach hundert oder mehr Stunden, offenbar, in manchen Fällen verursachen diese Defekte eine langsame Abnahme der tragbaren Gate-Oxid-Spannung , während es bei anderen zu einem plötzlichen und katastrophalen Durchschlag kommt, der einen Kurzschluß verursacht. In beiden Fällen können schließlich diese Fehler bewirken, daß anfänglich gut erscheinende Gate-Oxide so schlecht werden, daß sie die normal angelegten Gate-Spannungen nicht mehr aushalten und somit zu den Ausfällen zu rechnen sind. Mit anderen,Worten kann man sagen, daß diese Defekte Spätausfälle der Oxide verursachen.

Es wurde nun gefunden, daß diese Spätausfälle entdeckt werden können, indem solche FET-Bauelemente Spannungen ausgesetzt wer-« den, die die normale Gatespannung übersteigen. Bauelemente, die

BU 971 006 309823/0329

von diesen Defekten befallen sind, können dadurch in einer relativ kurzen Testzeit ausgeschieden werden. Eine normale Testzeit bei der Anwendung des beschriebenen Verfahrens ist eine halbe Stunde oder weniger.

Die Beschleunigung der durch solche Defekte ausgelösten Ausfal !mechanismen wird unter Verwendung des in Fig. 2 gezeigten Geräts in der folgenden Weise erreicht. Eine Glocke 30 steht auf einer Grundplatte 31. Die Glocke ist mit einer ringförmigen Dichtung 32 versehen, die eine dichte Verbindung zwischen der Glocke und der Grundplatte gewährleistet, über einen Absaugstutzen 33 in der Grundplatte 31 kann die Glocke mit einer in der Figur nicht gezeigten Vakuumpumpe evakuiert werden. Ist das gewünschte Vakuum innerhalb der Glocke 30 erreicht, so kann mit einem Einlaßstutzen 34 die Glocke 30 mit einem relativ inerten Gas gefüllt werden.

Innerhalb der Glocke 30 ist die Anode 35 mittels fest mit der Grundplatte 31 verbundene?, z.B. aus Keramikmaterial bestehenden, thermischen Isolatoren 36 oberhalb der Oberfläche der Grundplatte 31 angeordnet. Da die Isolatoren 36 die Anode auch elektrisch von der Grundplatte 31 isolieren, ist eine elektrische Verbindung 37 vorgesehen, um die Anode 35 zu erden. Unterhalb der Anode 35 ist eine in der Figur als Spirale gezeichnete Heizung angeordnet. Diese Spirale 38 ist zwischen den thermischen und elektrischen Isolatoren 39 aufgehängt. Die Spirale 38 besteht bevorzugt aus Wolfram und ist mit der regelbaren Spannungsquelle 49 verbunden. Die Spirale 38 muß so ausgelegt sein, daß die Anode und ein auf der Anode liegendes Halbleiterplättchen 40 auf mindestens 70 °c und bevorzugt auf bis zu 250 °C aufgeheizt werden kann. Das Halbleiterplättchen 40 kann beispielsweise aus Silicium bestehen und einen oder mehrere FET-Bauelernente, ähnlich den in der Fig. 1 gezeigten, enthalten.

Oberhalb der Anode 35 befindet sich die Kathode 41 auf den

971 006 309823/0329

leitenden Stäben 42, die iron der Grundplatte 31 durch elektrisch isolierende Ringe 43 isoliert sind, über die Stäbe 42 1st die Kathode 41 mit einer HF-Quelle 44 verbunden. Eine weitere Spannungsquelle 45 ist mit dem Elektromagnet 46 verbunden, so daß, wenn der Elektromagnet 46 erregt ist, das Halbleiterplättchen 40 sich in einem zu dem Halbleiterplättchen 40 senkrecht gerichteten, in der Figur mit dem Pfeil 47 angedeuteten magnetischen Feld H befindet.

Unter den folgenden Bedingungen wurden die aus Siliciumdioxid bestehenden Gate-Oxide belastet. Bas Halbleiterplättchen 40 wird in die Glocke gelegt, die anschließend bis zu einem Druck zwischen 5 χ 10 und 5 χ 10 Torr evakuiert wird. Ist der Druck in der Glocke 30 so weit abgesunken, wird ein Edelgas, wie z.B. Argon, in die Glocke eingelassen. Wird Argon benutzt, so kann ein Druck zwischen 10** und 10*" Torr eingestellt werden, wobei der bevorzugte Druck bei 5 χ 10** Torr liegt. Obwohl Argon bei der Anwendung des beschriebenen Verfahrens bevorzugt eingesetzt wird, könnten ebenfalls die anderen Edelgase benutzt werden und in manchen Fällen könnte sogar ein relativ inertes Gas, wie z.B. Stickstoff., eingesetzt werden.

Ist der gewünschte Argondruck in der Glocke erreicht, so wird die Spannungsquelle 49 eingeschaltet, um mit der Spirale 3β die Anode 35 und das daraufliegende Halbleiterplättchen 40 zu heizen. In den meisten Fällen Ist es wünschenswert, die Temperatur des Halbleiterplättchens auf etwa 165 ⁰C zu erhöhen. Hit diesem Aufheizen des Halbleiterplättchens wird erreicht, daß bewegliche Ionen in den Oxiden, leichter als bei Zimmertemperatur su bevor-" zugten Stellen, wie z.B. stöchiometrIschen und/oder kristallographischen Fehlern in der Oxidschicht, die ein Durchschlagen verursachen können, zu wandern. Natürlich können solche stöchiometrischen und/oder kristallographischen Fehler unter Umständen schon für sich allein bewirken, daß das Oxid eine niedrigere dielektrische Stärke hat, als es haben sollte. Hat das Halblei-< terplättchen 40 die gewünschte Temperatur erreicht, wird die

Bü 971 006 309823/0329

HF-Quelle 44 eingeschaltet und dadurch die HF-Spannung an der Kathode 41 angelegt.

Typische FET-Gate-Oxide haben Siliciumdioxid-Dicken zwischen 800 und 1000 A*. Bei diesen Dicken werden bevorzugt eine Leistung von 1 Kilowatt bei einer Frequenz von etwa 13,7 MHz an der Kathode 41 angelegt. Gleichzeitig wird die Spannungsquelle 45 eingeschaltet, die bewirkt, daß der Elektromagnet 46 ein 40 bis 70 Gauss starkes und ein zu dem Halbleiterplättchen senkrecht gerichtetes magnetisches Feld erzeugt. Das beschriebene magnetische Feld baut zusammen mit der an der Kathode angelegten Leistung wegen des Potentialunterschiedes zwischen der Kathode und der geerdeten Anode eine Glimmentladung in dem Raum zwischen der Kathode und der Anode auf. Diese Glimmentladung verursacht ein elektrisches Feld zwischen 1 χ 10 und 4 χ 10 Volt/cm durch die Gate-Oxide, die an der Oberfläche des Halbleiterplättchens 40 vorhanden sind, hindurch. Die oben angegebenen Spannungen, Drücke und Felder sind besonders dann wirkungsvoll, wenn das Oxid aus Siliciumdioxid besteht, die Anode 35 und die Kathode 41 beide etwa 30 cm Durchmesser und voneinander einen Abstand von etwa 5 cm haben. Weichen die Oxide, die Oxiddicken, die Größen von Kathode und Anode und der Abstand zwischen ihnen Von den angegebenen ab, so wären andere Spannungen, Drücke und magnetische Felder, wie oben angegeben sind, erforderlich. Die dann notwendigen Änderungen können von einem Fachmann, der sich mit Glimmentladungen auskennt, leicht berechnet und bestimmt werden.

Das an den Oxiden anliegende elektrische Feld zwischen 1 χ 10 und 4 χ 10 Volt/cm liegt unterhalb der normalen dielektrischen Stärke eines guten, einheitlichen, aus Siliciumdioxid bestehenden Gate-Oxids, es ist aber ausreichend, um in Gebieten mit Defekten lokal elektrische Felder, die 4 χ 10 Volt/cm überschreiten, zu erzeugen, und dadurch ein Durchschlagen des Oxids in dem fehlerhaften Gebiet zu bewirken. Der Grund für das Durchschlagen in den fehlerhaften Gebieten ist der, daß für solche Feh-

Bü 971 006 309823/0329

ler die dielektrische Festigkeit des Oxids merklich gesenkt wird, d.h., daß die dielektrische Stärke eines Oxids, das Fehler enthält, niedriger ist als die dielektrische Festigkeit eines Oxids, das keine Defekte enthält.

Wenn in irgendeinem Oxidgebiet ein Durchschlag stattfindet, fließt ein Strom von dem Glimmentladungsraum in das unter dem Oxid liegende Halbleitermaterial. Da dies jedoch in dem Glimmentladungsraum ein eng lokalisiertes Phänomen ist, und weil der Gllmmentladungsraum mit Gas gefüllt ist, beeinflußt das Durchschlagen in einem bestimmten Bauelement nicht die Feldstärke in einem benachbarten, elektrisch von den durchgeschlagenen, isolierten Gate-Oxid-Gebieten eines anderen Bauelementes auch dann, wenn sich beide Bauelemente auf demselben HaIbleiterplättchen befinden. Auf diese Weise können viele Feldeffekttransistoren auf einem einzelnen Halbleiterplättchen erfolgreich getestet werden. Auch wenn viele der getesteten Bauelemente solche Defekte haben, die Kurzschlüsse verursachen, kann der Test durchgeführt werden, ohne das angelegte elektrische Feld durch andere, auf demselben Halbleiterplättchen befindliche Gate-Oxid-Gebiete anderer Bauelemente, die nicht ausgefallen sind, wesentlich zu verzerren. Obwohl in der obigen Beschreibung eine negative Vorspannung durch das Gate-Oxid hindurch angelegt wurde, ist zu sagen, daß sowohl negative als auch positive Vorspannungen angelegt werden können und dabei gleichwertige Ergebnisse erzielt werden.

Es wurde herausgefunden, daß solche Glimmentladungen eine durch Spannung verursachte Belastung auf Oxide auch dann ausüben können, wenn keine metallische Elektrode auf der Oxidoberfläche aufgebracht ist, d.h., daß die Ladungsanhäufung in dem Glimmentladungsraum in bezug auf das Gate-Oxid als Elektrode dienen kann.

Obwohl das Verfahren im Zusammenhang mit einem aus einer einzigen Siliciumdioxidschicht bestehenden Gate-Oxid beschrieben

Bü 971 OO6 309823/0329

2257643

wurde,» so ist das Verfahren auch anwendbar für solche FET-Bauelemente, auf die entweder mehrschichtige dielektrische Schichten, z.B. solche aus Siliciumdioxid und Siliciumnitrid, oder ausgefallenere Dielektrika wie z.B. Galliumnitrid, Siliciumnitrid oder Titandioxid aufgebracht sind»

Obwohl es vorteilhaft ist, das Substrat über Raumtemperatur (25 °c) zu erhitzen, so ist ein solches Erhitzen nicht zwingend. Wird das Substrat nicht geheizt, dann müssen die Bauelemente während einer entsprechend längeren Zelt elektrisch beansprucht werden.

971 006 ' 309823/0329

Claims

- 12 -'

PATENTANSPRÜCHE

Verfahren zum Bestimmen von Fehlern in isolierenden, anorganischen Schichten auf Halbleiterplättchen durch Anlegen eines elektrischen Feldes zwischen der Oberfläche der isolierenden Schicht und dem Halbleiterplättchen, dadurch gekennzeichnet, daß das Halbleiterplättchen in einem evakuierbaren Raum auf eine der beiden Elektroden aufgelegt wird, daß in dem evakuierbaren Raum eine Atmosphäre eines verdünnten, inerten Gases erzeugt wird, daß anschließend das elektrische Feld mittels einer die isolierende Schicht berührenden, im Raum zwischen den beiden Elektroden (35, 41) hervorgerufenen Glimmentladung angelegt und eine bestimmte Zeit aufrechterhalten wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß bei eines isolierenden Schicht aus Siliciumdioxid und einem Halbleiterplättchen aus Silicium ein Druck des inerten

-3 -2

Gases zwischen 1 χ 10 und 1 χ 10 Torr eingestellt wird, daß die Glimmentladung derart ausgebildet wird, daß das an der isolierenden Schicht anliegende elektrische Feld eine Feldstärke zwischen 1 χ 10 und 4 χ 10 Volt/cm hat, daß während des Anlegens des elektrischen Feldes das Halbleiterplättchen auf einer Temperatur zwischen Raumtemperatur und 250 ⁰C gehalten wird, und daß das elektrische Feld etwa 30 Minuten aufrechterhalten wird.
3. Verfahren nach den Ansprüchen 1 und 2, dadurch gekennzeichnet, daß dem elektrischen Feld ein zur isolierenden Schicht senkrecht gerichtetes, magnetisches Feld überlagert wird.
4. Verfahren nach den Ansprüchen 1 bis 3, dadurch gekennzeichnet, daß als Elektrode (35) auf der das Halblei-

Bü 971 006 309823/0329

terplättchen (40) liegt, eine leitende, geerdete Platte verwendet wurd und an die andere Elektrode (41) eine hochfrequente Wechselspannung gelegt wird.
5. Verfahren nach Anspruch 1, gekennzeichnet durch seine Anwendung auf isolierende Schichten aus Siliciumnitrid, Galliumnitrid, Titandioxid oder aus einer Kombination dieser Verbindungen.
6. Verfahren nach Anspruch 1, gekennzeichnet durch seine Anwendung auf Halbleiterplättchen mit einer Vielzahl von Feldeffekttransistoren, deren Gate-Oxid aus Siliciumdioxid besteht und 800 bis 1000 S dick ist.

Bü 971 0.06 309823/03 29

Leerseite