DE2211797B2 - Schaltungsanordnung zur Verzögerung von Analogsignalen - Google Patents

Description

9. Schaltungsanordnung nach einem der Ansprüche 4 bis 8, dadurch gekennzeichnet, daß eic erster Speicherkondensator (104 in F i g. 5) während des ersten Intervalls jedes Arbeitszyklus eine den einzelnen Abtastproben entsprechende Ladung und ein zweiter Speicherkondensator (246 in F i g. 9) während des zweiten Intervalls jedes Arbeitszyklus eine dem zurückverwandelten Analogsignal entsprechende Ladung speichert.

Die Erfindung betrifft eine Schaltungsanordnung zum Verzögern von Analogsignalen, in welcher aus

Abtastproben, die den Analogsignalen mit einer vorgegebenen Folgefrequenz entnommen werden, mittels einer Codiervorrichtung digitale Daten erzeugt und diese nach einer gewünschten Verzögerungszeit in die Analogsignale zurückverwandelt werden.

Die gänzliche oder teilweise Verzögerung eines kontinuierlichen Flusses von Analoginformationen kann für verschiedene Anwendungszwecke erwünscht sein. Beispielsweise bei Lautsprecberanlagen kommt es häufig vor, daß eine konzentrierte Tonquelle gro-

ßer Lautstärke störende Echoeffekte hervorruft. Diese Effekte können dadurch verringert oder beseitigt werden, daß man im Abstand voneinander mehrere Lautsprecher anbringt und die elektrische Signalübertragung um Zeitspannen verzögert, die der Tonausbrei-

tungszeit zwischen der Tonquelle und den einzelnen Lautsprechern entsprechen, so daß eine ungedämpfte sphärische, konische oder ebene Tonwelle erzeugt wird. Zu diesem Zweck ist es bekannt, die Verzögerungen mit y'ycT Magnetbandschleife oder einer umso laufenden Magnettrommel einzuführen, und zwar in Abhängigkeit von dem räumlichen Abstand des Tonabnehmers vom Aufzeichnungskopf und von der Geschwindigkeit des magnetischen Organs. Vorrichtungen dieser Art erfordern aufwendige mechanische Einstellmittel, uui den Betrag der Signalverzögerung zu verändern, und bedürfen einer ständigen Wartung. Es sind auch schon elektronisch verstellbare Vorrichtungen zum Verzögern von Analogsignalen bekannt. Beispielsweise beschreibt die US-PS 3 333 110 eine Verzögerungsleitung, die aus einer Mehrzahl von hintereinander gekoppelten, jeweils einen Torschalter und einen Speicherkondensator enthaltenden Abschnitten besteht. Die zu verzögernde Information wird von Kondensator zu Kondensator übertragen.

Ähnliche Vorrichtungen, die man als analoges Register bezeichnen kann, sind auch aus den DT-OS 1 910 973 und 1 937 731 bekannt, wobei den Analogsignalen jeweils unter Steuerung durch Taktsignale

mit einer bestimmten Frequenz Abtastproben ent- F i g. 3 ein Zeitdiagramm, das die zeitliche Bezie-

nommen werden, die durch die Kette der Speicher- hung bestimmter Signale in der Schaltungsanordnung kondensatoren geschleust werden. Nachteilig bei die- nach F i g. 1 wiedergibt

sen bekannten Verzögerungsvc;richtungen ist, daß sie Fi g. 4 ein weiteres Zeitdiagramm, das die Bezie-

nicht genügend vielseitig hinsichtlich der Wählbarkeit 5 hung von Unterzyklen und einem Gesamtzyklus wieder Verzögerungszeiten sind und außerdem die Ge- dergibt,

fahr besteht, daß die verzögerten Signale verfälscht F i g. 5 ein Schaltschema einer Eingangsanordnung,

werden. F i g. 6 eine Digitalschaltung mit einem Speicher-

Feiner ist ein mit Pulscodemodulation (PCM) register und zugehöriger Verknüpfungsanordnung, arbeitendes System zum Übertragen von Tonfrequenz- io Fig. 7 ein Blockschaltschema einer der Einheiten Signalen bekannt, bei dem den Signalen mit einer eines dynamischen Speichers mit einer dazugehögegebenen Taktfrequenz Abtastproben entnommen rigen Schaltung zum zeitlichen Verschachteln von werden, die darm im Gegensatz zu den obenerwähn- Signalen.

ten bekannten Verzögerungsvorrichtungen von einer F i g. 8 eine Anordnung zum Auswählen (Ent-

Codiervomchtung in binäre Daten umgewandelt und 15 schachteln) von Signalen und als solche übertragen werden. Diese Methode bietet F i g. 9 eine Ausgangsschaltung,

zwar Vorteile hinsichtlich der ÜHrtragungsqualität, In F i g. 1 wird von einer Signalquelle 6 ein Ein-

doch besteht bei dem bekannten Übertragungssystem gangssignal in Form eines Tonsignals von 20 Hz bis ebenfalls keine Möglichkeit einer einfachen Auswahl 12 KHz über eine Eingangsleitung 10 einer zur Signalder Verzögerungszeiten aus einer Vielzahl zur Ver- ao formung dienenden, mit SCI bezeichneten Schaltung fügung stehender Werte. 12 zugeleitet, die aus dem Eingangssignal hochfreAufgabe der Erfindung ist, eine einfache Schal- quente Störkomponenten herausfiltert. Das Ausgangstungsanordnung anzugeben, mit der ein Analogsignal signal der Schaltung 12 ist einer noch zu erläuternden, ohne Qualitätsverschlechterung um Zeitbeträge ver- mit T &H bezeichneten Schaltung 14 zugeleitet, deren zögert werden kann, die aus einem weiten Bereich 25 Ausgangssignal einer Vergleicherschaltung 15 zugemöglicher Werte gewählt werden können. leitet wird. Das Ausgangssignal der Vergleicherschal-

Diese Aufgabe wird erfindungsgemäß dadurch ge- tung 15 gelangt zu einer ein Register enthaltenden löst, daß die digitalen Daten in einem dynamischen Digitalschaltung 16, die ihrerseits ein Signal an einen Speicher gespeichert werden, der eine Vielzahl von Digital-Analog-Umsetzer 18 liefert, letzterer koppelt Ausgängen hat, die in eine Anzahl jeweils einem 30 in einem Analog-Digitalcodiervorgang ein Signal über Wählbereich der Verzögerungszeit entsprechender die Eingangsleitung 20 auf die Vergleicherschaltung Gruppen unterteilt sind, deren Ausgangssignale zeit- 15 zurück. Abtastproben eines Analogsignals werden lieh verschachtelt auf jeweils eine einzige Leitung hierdurch in entsprechende Digitalwerte umgewandelt, abgegeben werden, daß alle diese Leitungen mit einer die über eine Leitung 22 einem dynamischen Speicher ersten Wähleinrichtung verbunden sind, mit der 35 24 in Form einer Festkörper- oder Halbleiteranordwenigstens eine der Leitungen auswählbar ist, und nung mit acht durch Leitungen 28 in Reihe geschaldaß eine zweite Wähleinrichtung angeschlossen ist, teten Speichereinheiten (Modulen) 26-1 bis 26-8 zumit der eines der auf der Leitung zugeführten Aus- geführt werden. Jede Speichereinheit 26 hat acht Ausgangssignale des Speichers wählbar ist. gangsleitungen 30, die an eine mit MPLX bezeichnete Die Schaltungsanordnung eignet sich besonders gut 40 Schaltung 32 angeschlossen sind, welche in einer Leifür die Steuerung von Lautsprechern, deren Signale rung 32 eine zeitlich verschachtelte (»multiplexierte«) entsprechend den Schallausbreitungszeiten zunehmend Ausgangsgröße der acht verschiedenen Signale abgibt, verzögert werden, so daß ungedämpfte sphärische, Die acht Leitungen 34 sind an jede von fünf Wählkonische oder ebene Schallwellen erzeugt und störende schaltungen 36-1 bis 36-5 angeschlossen, die jeweils EchoeSekte, die bei einer konzentrierten Schallquelle 45 entsprechend der Einstellung ihres Wählschalters 38-1 mit großer Lautstärke entstehen können, verringert ... 38-5 Signale einer der acht Leitungen 34 wählt, oder beseitigt werden. Beispielsweise können gleich- Die Signale der gewählten Leitung werden jeweils artige Signale in Schritten von 5 Millisekunden um einer weiteren Wählschaltung 40-1 bis 40-5 zugeleitet, bis zu 320 Millisekunden in jedem von mehreren die unter Steuerung durch einen Wählschalter 42-1 Kanälen verzögert werden. Für andere Anwendungs- 50 ... 42-5 eines der acht in sich verschachtelten Signale zwecke kommen andere Frequenzspektren in Frage, vom gewählten Speichermodul auswählt. Dieses geetwa bei Einrichtungen zur Überwachung industrieller wählte Signal wird seriell einem zugehörigen, mit SE Verfahrensinformationen oder auch von Patienten- bezeichneten Schieberegister 44-1 ... 44-5 zugeleitet daten bei der Behandlung von Kianken. Bei solchen Der Inhalt jedes Schieberegisters wird in einem Digi-Einrichtungen kann eine Verzögerung beispielsweise 55 tal-Analogwandlervorgang parallel dem Digital-Ananotwendig sein, damit die Aufzeichnung bestimmter log-Umsetzer 18 zugeleitet, der das Analogsignal wie Teile des kontinuierlichen Flusses von Analogsignalen derherstellt, das einer zum gewählten Schieberegiste: möglich ist. zugehörigen von fünf mit S&H bezeichneten Halte Weiterbildungen und Ausgestaltungen der Erfin- schaltungen 46-1 bis 46-5 zugeleitet wird. Das wieder dung sind in den Unteransprüchen gekennzeichnet. 60 hergestellte, von der betreffenden Halteschaltung ge Nachstehend wird ein bevorzugtes Ausführungs- speicherte Tonsignal wird dann einer von fünf zu beispiel der Erfindung an Hand der Zeichnung im Signalformung dienenden, mit SCO bezeichnete) einzelnen erläutert. Es zeigt Schaltungen 48-1 bis 48-5 zugeführt, die in einer de F i g. 1 ein Blockschaltschema der Schaltungsanord- Ausgangsleitungen 50-1 bis 50-5 ein Analogsignal fü nung, 65 die Erregung einer der Ausgangsorgane (wie ζ. Β Fig. 2 ein Blockschaltschema einer Schaltung zum Lautsprecher) 8-1 bis 8-5 erzeugt. Zwischen di Erzeugen von Taktsteuersignalen für die Schaltungs- Schaltungen 12 und 48 ist jeweils einer von fün anordnung nach Fig. 1, Überbrückungsschaltern 52-1 bis 52-5 eingeschalte

5 6

der die Direktübertragung eines Eingangstonsignals die Überbrückungsschalter 52 angeschlossen ist, sowie nach einer der gewählten Ausgangsleitungen 50-1 bis über zwei Tiefpaßfilterstufen 90 und 92, die eine 50-5 ohne Verzögerung ermöglicht. Bei der hier be- Butterworth-Charakteristik vierter Ordnung ergeben, schriebenen Schaltungsanordnung können in das Ein- zu einer Tiefpaßfilterstufe 94 nach Art einer Aperturgangssignal lediglich durch Einstellen der Wählschal- 5 korrekturstufe und einer zur HF-Vorverzerrung dieter 38, 42 und des Überbrückungsschalters 52 fünf nenden Verstärkerstufe 96. Ein in der Verstärkerstufe verschiedene Verzögerungen in Schritten von je fünf 96 vorgesehenes Regelpotentiometer 98 erzeugt einen Millisekunden über den Bereich von 0 bis 320 MiIH- solchen Gleichspannungsabfall, daß bei Verwendung Sekunden eingeführt werden. eines Digital-Analog-Umsetzers mit Ausgangsspan-Beispielsweise schickt die Signalquelle 6 ein konti- io nungen im Bereich von 0 bis +10 Volt die Ausgangsnuierliches Analogsignal in die Eingangsleitung 10. spannung der Verstärkerstufe 96 bei nicht vorhan-Durch Einstellen der Wählschalter 38, 42 und der dener Eingangsspannung + 5 Volt beträgt.
Überbrückungsschalter 52 wird die Erregung der An den Ausgang des Vorverzerrungsverstärkers ist Lautsprecher 8 entsprechend der Schallausbreitungs- über einen Schalter 100 in Form eines Feldeffekttranzeit zwischen der Signalquelle 6 und den entsprechen- 15 sistors die Schaltung 14 angekoppelt. Das der Klemme den Lautsprechern verzögert, so daß eine unge- 102 zugeleitete B0: 9-Signal steuert den Schalter 100. dämpfte sphärische, konische oder ebene Schall- Die Schaltung 14 hat die Aufgabe, das Ausgangssignal schwingung für eine Lautsprecheranlage erzeugt wer- des Verstärkers 96 im Gleichlauf mit den Takten der den kann. Signale B IQ-B15 zu halten. Der Schalter 100 ist hierin F i g. 2 bis 9 sind weitere Einzelheiten der ao bei geöffnet, so daß ein Kondensator 104 der Schal-Schaltungsanordnung dargestellt. Fig. 2 zeigt eine tung 14 das Signal während desIntervalles des Steuer-Taktgeberschaltung mit einem Quarzoszillator 60, der signals B 0:9 festhält. Das im Kondensator 104 gein der Leitung 62 eine Folge von mit SBC bezeich- speicherte verstärkte Eingangssignal wird durch eine neten Impulsen mit einer Frequenz von 3,84 MHz Verstärkerstufe 106 mit hohem Eingangswiderstand, erzeugt. Die Impulsfolge schaltet einen Zähler 64 mit 25 die einen Operationsverstärker 108 enthält, erfaßt 8 Ausgängen (Teilung durch 8), dessen Ausgangs- und dem einen Eingang eines Operationsverstärkers signale einem Decodierer 66 zugeführt sind, der Zeit- 112 zugeleitet. Ein von der Digitalschaltung 16 den Steuersignale TSl, TSl und TSA (die für die zeit- Eingängen 120 des Digital-Analog-Umsetzers 18 zuliche Ver- und Entschachtelung von Daten verwendet geleitetes Signal wird über ein Schalternetzwerk 122, werden) sowie ein Tastsignal BG (für die Halteschal- 30 ein Widerstandskettennetzwerk 124 und einen Zusatztungen 46) erzeugt. Die decodierten Zählwerte »0« verstärker 126 in Form eines Boosterverstärkers sound »3« des Zählers 64 werden durch Flipflops so wie über eine Leitung 128 auf den zweiten Eingang weitelverarbeitet, daß saubere, zackenfreie Ausgangs- des Operationsverstärkers 112 gekoppelt. Die Versignale zum Zeitpunkt der Zählwerte »1« und »4« gleicherschaltung 15 schickt ein Ausgangssignal in bereitgestellt werden, die mit 5BlG bzw. SBAG 35 eine Leitung 130, wenn das Signal in der Leitung 128 bezeichnet sind. Diese beiden Signale werden für die höher ist als das am Kondensator 104 anstehende Steuerung eines dynamischen Speichers in Form eines Signal.

Schieberegisters aus MOS-Transistoren verwendet. Weitere Einzelheiten der Digitalschaltung 16 sind Der durch die Impulse BC dargestellte decodierte in F i g. 6 gezeigt. Die Schaltung enthält zehn Flip-Zählwert »7« ist über die Leitung 68 einem Zähler 70 4° flops 140-1 bis 140-10 mit jeweils Eingangsverknüpmit 16 Ausgängen (Teilung durch 16) zugeführt und fungsgliedern 142 und 144 sowie Ausgangsverknüpschaltet diesen mit einer Folgefrequenz von 480 KHz. fungsgliedern 146 und 148. Die Ausgänge 150 sind Die Ausgangsgrößen des Zählers 70 werden als Si- an die Eingänge 120 (F i g. 5) des Digital-Analoggnale B₀, B₁... B₁₅ decodiert. Außerdem werden Umsetzers angeschlossen. Zum Zeitpunkt des Signals zwei zusätzliche Steuersignale B0:9 und Bl: 10 er- 45 B₁₁ werden das Flipflop 140-1 gesetzt und die übrigen zeugt. Der Zähler 70 läuft mit einer Schaltfrequenz neun Flipflops gelöscht, so daß die aus einem Regivon 30 KHz, was dem Abtastintervall des Eingangs- ster gebildete Digitalschaltung 16 die Einstellung signals entspricht, und sein Zyklus ist in für Eingangs- 1000000000 aufweist. Dieses Signal gelangt über die und Ausgangsfunktionen getrennte Intervalle (B 11:15 Eingänge 120, die Stufen des Schalternetzwerks 122 bzw. BO: 10) aufgeteilt. Die Zeitbeziehungen zwi- 50 und das Widerstands-Kettennetzwerk 124 zum Zusehen den Ausgangsgrößen des Zählers 64 und des satzverstärker 126, der ein Signal von +5 Volt in die Decodierers 66 (SBC, SBlG, SBAG, BC und BG) Leitung 128 schickt Wenn die analoge Eingangsspansind in F i g. 3 angegeben, diejenigen der Ausgangs- nung vom Verstärker 106 kleiner ist, erzeugt die Vergrößen des Zählers 70 in F i g. 4. Wie man sieht gleicherschaltung 15 ein Ausgangssignal in der Leiumfaßt jeder Gesamtzyklus 16 Unterzyklen und jeder 55 tung 130, das über das Verknüpfungsglied 142-1 das Unterzyklus 72 acht der mit SBC bezeichneten Im- Flipflop 140-1 so vorbereitet, daß es bei Auftreter pulse. Jeder Gesamtzyklus setzt sich aus einem Ein- des Impulses BC in der Leitung 152 gelöscht wird, gangsteil 74 mit elf Unterzyklen und einem Ausgangs- Dieser Impuls setzt außerdem das Flipflop 140-2 bei teil 76 mit fünf Unterzyklen zusammen. Auftreten des zur Konditionierung dienenden Signali Weitere Einzelheiten der zur Signalformung die- 60 B₀. Während des Zyklus des Signals B₁ wiederholi nenden Schaltung 12, der Schaltung 14 und des Digi- sich dieser Vorgang als ein zweiter Vergleich, and tal-Analog-Umsetzers 18 sind in Fig. 5 gezeigt Das wenn die Vergleicherschaltung 15 ein Ausgangssigna: Eingangssignal der Eingangsleitung 10 wird über liefert, wird das Flipflop 140-2 gelöscht (rückgesetzt) einen Transformator 80 auf einen Verstärker 82 mit Ebenfalls im Zyklus des Signals B₁ wird das Auseinstellbarem Verstärkungsgrad gekoppelt, der einen 65 gangssignal des Flipflops 140-1 durch das Verknüp· Operationsverstärker 84 mit einstellbarem Rückkopp- fungsglied 148-1 zur Leitung 22 geschleust Diesel lungswiderstand 86 enthält Das Ausgangssignal des Vorgang der sukzessiven Annäherung dauert bis einVerstärkers 82 gelangt zu einer Klemme 88, die an schließlich zum Zyklus des Signals B₉ an, an desser

Ende die Digitalschaltung 16 eine 10-Bit-Digitaldar- Wählschalter 42, der eine Feinwahl der Ausgangsstellung der Analogausgangsgröße der Schaltung 12 signale des Speichers 24 durchführt, spricht auf Sienthält. Diese Digitaldarstellung wird seriell über die gnale vom Wählschalter 38 in Leitungen 214 an und Leitung 22 ausgelesen und während des Intervalls des wählt einen entsprechenden von acht Zeitabschnitten Steuersignals Bl: 10 dem Speicher 24 zugeleitet. An 5 in Abhängigkeit von den Zeitsteuersignalen TS 1,TS 2, die Leitung 22 sind ein Inversionsglied 162 und eine und TS 4 in den Leitungen 216, 218 und 220 während Übersteuerungsschaltung 54 angekoppelt. Wenn der des Intervalls des Steuersignals Bl: B 10 (Leitung Bitfluß in der Leitung 22 aus entweder lauter Einsen 222), um in der Leitung 224 ein Schiebesignal zu er- oder lauter Nullen besteht, wird durch einen Flipflop- zeugen, welches das Schieberegister 44 zum dem geDetektor in der Übersteuerungsschaltung 54 dies io wählten Zeitabschnitt entsprechenden Zeitpunkt weiwahrgenommen und eine monostabile Kippstufe ge- terschaltet, so daß eines der acht verschachtelten triggert, die mit ihrem Ausgangssignal ein Anzeige- Signale in der Leitung 212 für die Eingabe in das glied 164 erregt. Schieberegister 44 gewählt wird. Das Schieberegister

F i g. 7 zeigt Einzelheiten einer der acht Speicher- enthält drei Schaltwerke 226-1 bis 226-3 (wobei nur einheiten 26 des dynamischen Schieberegisters bzw. 15 zwei Ausgänge des Schaltwerkes 226-3 benutzt wer-Speichers 24. Jede Speichereinheit besteht aus einer den). Das Verschieben erfolgt während des Zeitinter-Eingangsstufe 166 und einer Ausgangsstufe 168 sowie valls des Steuersignals B1 :B 10, und am Ende dieses aus acht Gruppen von drei in MOS-Technik ausge- Intervalls enthält das Schieberegister 44 eine 10-Bitführten Schieberegistereinheiten 170 in Reihenschal- Darstellung.

tung, von denen jede Gruppe eine Speicherkapazität 20 In Abhängigkeit vom jeweiligen Wählkanal wird von 1500 Bits hat. Die in F i g. 7 A und 7 B gezeigten über die Leitung 230 ein entsprechendes Torsteuer-Netzwerke liefern unter Steuerung durch die Signale signal zugeleteit, um den Inhalt des Schieberegisters 5BTf7 und SF4~U an ihren Ausgängen 172,174,176, 44 über die Leitungen 232 auszulesen und dem Digi- 178 Schieberegistersignale, die den Ansteuerleitungen tal-Analog-Umsetzer 18 zuzuleiten, und zwar den 180, 184, 182 bzw. 186 der Schieberegister 180 züge- 25 Eingängen 120 (Fig. 5). Das Tastsignal BG in der leitet werden. Es haben jeder Speicherabschnitt eine Leitung 234 erzeugt über ein UND-Glied 236 auch Kapazität von 150 Wörtern zu je 10 Bits, jede Spei- ein Signal in der Leitung 238. Der Digital-Analogchereinheit eine Kapazität von 1200 Wörtern und der Umsetzer erzeugt ein Ausgangssignal in der Leitung gesamte Speicher 24 eine Kapazität von 9600 Wör- 128, das zur entsprechenden Halteschaltung 46 getern. Während die Bits von der Analog-Digitalwand- 30 schleust wird, von der eine typische Ausführungsform lerschaltung mit einer Folgefrequenz von 480 KHz im einzelnen in F i g. 9 gezeigt ist. Das Ausgangsgeschaltet werden, werden sie dem Speicher nur wäh- signal in der Leitung 128 gelangt über die Leitung rend der Zeit der Signale B₁ bis B₁₀ zugeleitet, wohin- 240 zu einem als Schalter arbeitenden Feldeffekttrangegen die nächsten fünf Bitzeiten entsprechend den sistor 242, der durch das der Klemme 244 zugeleitete Signalen B11 bis B15 für die Ausgabe verwendet 35 Signal in der Leitung 238 gesteuert wird, das durch werden. Somit beträgt die effektive Schaltfrequenz das Signal BG in der Leitung 234 durchgeschleust des Schieberegisters 300 KHz. Da jeder Schieberegi- worden ist (F i g. 8). Als Folge davon wird der Anasterabschnitt im Speicher eine Länge von 1500 Bits logwert im Kondensator 246 während des entsprehat, braucht ein Wort 5 Millisekunden, um einen chenden der Unterzyklen entsprechend den Signalen Speicherabschnitt zu durchlaufen. Jede Speicherein- 40 B_n-B₁₅ gespeichert. Die zur Signalformung dienende heit hat eine Eingangsleitung 190 und acht Ausgangs- Ausgangsschaltung 48 enthält eine hochohmige Verleitungen 192, von denen die Ausgangsleitung 192-8 Stärkerschaltung 250 mit einem Operationsverstärker an den ersten Speicherabschnitt des nächsten Spei- 252, zwei Filterstufen 254, 256 (zur Berücksichtigung chermoduls angeschlossen ist. der Versorgungsenergie), einer Filterstufe 258 (nach

Alle acht Ausgänge einer Speichereinheit sind mit 45 Art einer Aperturkorrekturstufe) und einer Verstäreiner zugehörigen Schaltung 32 zur zeitlichen Signal- kerstufe 260 zur Nachentzerrung. Das Ausgangsverschachtelung verbunden, die Speicherschaltungen signal der Verstärkerstufe 260 wird über den Über- 194, 196 und eine Multiplexschaltung 198, die auf brückungsschalter 52, eine Leistungsverstärkerstufe die Zeitsteuersignale TSl, TS 2 und TS 4 in den Lei- 264 und einen Transformator 266 einem Lautsprecher tungen 200, 202 und 204 anspricht, enthält. Die Bit- 50 268 oder einem anderen an die Ausgangsleitung 50 zustände an den Klemmen 192-1 bis 192-8 werden angeschlossenen Ausgangsorgan zugeleitet,
der Multiplexschaltung 198 bei Auftreten der einzel- Der Überbrückungsschalter 52 hat einen zweiter

nen Impulse BC (Leitung 208) während des Intervalls Pol 270, der an die Klemme 88 angeschlossen ist und des Steuersignals B0:9 (Leitung 206) und unter eine vollständige Umgehung der Verzögerungsschal-Steuerung durch die Zeitsteuersignale TS 1, TS 2 und 55 tung ermöglicht Ferner ist ein Eingangsregelwider· TS 4 während des Intervalls des Steuersignals stand 272 in der Leistungsverstärkerstufe 264 media-Bl;B10 (Leitung210) zugeleitet, so daß in der Lei- nisch mit dem Rückkopplungswiderstand86 gekup- tung 34 eine einzige (»multiplexierte«) Ausgangs- pelt. Die Einstellwerte der Widerstände 86 und 272 größe der zeitlich verschachtelten acht abgenommenen laufen miteinander gleich, so daß bei ihrer Verstel-Signale bereitgestellt wird. 60 lung die Gesamtverstärkung des Systems unabhängig

Die Signale in jeder der acht Leitungen 34 werden von der Einstellung dieser beiden veränderlichen Wifünf Wählkanälen zugeleitet, von denen einer in derstände konstant bleibt und somit der Signalpege Fi g. 8 teilweise gezeigt ist. Der Wählschalter 38, der innerhalb der Verzögerungsschaltung eingestellt wereine Grob- oder Vorwahl durchführt, spricht auf Si- den kann, ohne daß dadurch die Gesamtverstärkuni gnale in Leitungen 210 vom Wählschalter 42 an und 65 des Systems verändert wird.

wählt eine der Folgen von (»multiplexierten«) Signa- Eine Schaltungsanordnung gemäß der Erfindunj

len in den Leitungen 34-1 bis 34-8, um diese Signal- eignet sich besonders gut dazu, kontinuierliche (ana folge in die Ausgangsleitung 212 zu schicken. Der löge) Signale im Tonfrequenzspektrum wahlweise unc

gleichzeitig um unterschiedliche Beträge zu verzögern. Bei der vorstehend beschriebenen Ausführungsform können verschiedene Verzögerungen, in Intervallen von je 5 Millisekunden, über einen Bereich von 0 bis 320 Millisekunden lediglich durch wahlweise Betäti-

10

gung eines Überbrückungsschalter oder zweier \ zögerungswählschalter in jedem Kanal gewählt w den. Die Einrichtung ermöglicht auf einfache W< eine verläßliche, leicht veränderbare Tonsignalver 5 gerung.

Hierzu 6 Blatt Zeichnungen

Claims (8)

Patentansprüche:

1. Schaltungsanordnung zum Verzögern von Analogsignalen, in welcher aus Abtastproben, die den Analogsignalen mit einer vorgegebenen Folgefreqenz entnommen werden, mittels einer Codiervorrichtung digitale Daten erzeugt und diese nach einer gewünschten Verzögerungszeit in die Analogsignale zurückverwandelt werden, dadurch gekennzeichnet, daß die digitalen Daten in einem dynamischen Speicher (24) gespeichert werden, der eine Vielzahl von Ausgängen (30) hat, die in eine Anzahl (z. B. 8) jeweils einem Wählbereich der Verzögerungszeit entsprechender Gruppen unterteilt sind, deren Ausgangssignale zeitlich verschachtelt auf jeweils eine einzige Leitung (34) abgegeben werden, daß alle diese Leitungen (34) mit einer ersten Wähleinrichtung (36) verbunden sind, mit der wenigstens eine der Leitungen (34) auswählbar ist, und daß eine zweite Wähleinrichtung (40) angeschlossen ist, mit der eines der auf der Leitung zugeführten Ausgangssignale des Speichers (24) wählbar ist.

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß der dynamische Speicher (24) aus in Reihe geschalteten Schieberegistereinheiten (170 in Fig. 7) gebildet ist.

3. Schaltungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß zum Erzeugen der digitalen Daten für den dynamischen Speicher (24) eine Digitalschaltung (16) vorgesehen ist, die ein Register (Flipflops 140 in F i g. 6) enthält, in welchem gespeicherte Bits von einem Digital-AnaJog-Umsetzer (18) nacheinander in Abhängigkeit von den Abtastproben änderbar sind, die mit einer oberhalb der Nyquist-Frequenz der Eingangsanalogsignale liegender* Frequenz erzeugt werden.

4. Schaltungsanordnung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die Digitalsignale für den dynamischen Speicher (24) entsprechend jeder Abtastprobe während eines ersten Intervalls (Eingangsteil 74 in Fi g. 4) innerhalb eines von einer Taktgeberschaltung (F i g. 2) definierten Arbeitszyklus erzeugt werden und die Zurückverwandlung der ausgewählten Ausgangssignale des Speichers (24) während eines zweiten Intervalles (Ausgangsteil 76) innerhalb desselben Arbeitszyklus erfolgt.

5. Schaltungsanordnung nach Anspruch 4, dadurch gekennzeichnet, daß die Taktgeberschaltung innerhalb des Arbeitszyklus eine Reihe von Zeitsteuersignalen (TS in Fig. 2) erzeugt, welche die Multiplexierung der Ausgangssignale des dynamischen Speichere (24) bzw. die Auswahl der in Analogsignale zurückzuverwandelnden multiplexierten Signale steuern.

6. Schaltungsanordnung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß eine Übersteuerungsschaltung (54) vorgesehen ist, die ein Signal (Anzeigeglied 164 in Fig. 6) erzeugt, wenn sämtliche Bits der dem dynamischen Speicher (24) zugeführten Daten (Leitung 22) den gleichen Wert haben.

7. Schaltungsanordnung nach einem der Ansprüche 4 bis 6, dadurch gekennzeichnet, daß während des ersten Intervalls jedes Arbeitszyklus von der Digitalschaltung (16) eine Gruppe voi dein jeweiligen Abtastwert entsprechenden Digi talsignalen erzeugt wird, die seriell in den dyna mischen Speicher (24) eingegeben werden.

8. Schaltungsanordnung nach einen der An spräche 4 bis 7, dadurch gekennzeichnet, daß dei Digital-Analog-Umsetzer (18) während des erster Intervalls jedes Arbeitszyklus mit der Digitalschaltung (16) zum Erzeugen der digitalen Datei zusammenwirkt und während des zweiten Intervalls zum Zuriickverwandeln der ausgewählte! Ausgangssignale des dynamischen Speichers (24] in Analogsignale dient