DE2206091C3

DE2206091C3 - Rechnersystem mit einer Speicheranordnung

Info

Publication number: DE2206091C3
Application number: DE2206091A
Authority: DE
Inventors: Jean Joseph Marie Dudok Van Beekbergen Heel (Niederlande)
Original assignee: Philips Gloeilampenfabrieken NV
Current assignee: Koninklijke Philips NV
Priority date: 1971-02-20
Filing date: 1972-02-09
Publication date: 1979-09-20
Also published as: US3761885A; DE2206091B2; JPS5223698B1; DE2206091A1; NL7102289A; GB1382903A; FR2126040A5

Description

Die Erfindung betrifft ein Rechnersystem mit einer Speicheranordnung gemäß dem Oberbegriff des Anspruchs 1.

Ein derartiges Rechnersystem ist bekannt aus der US-PS 33 89 380. Dabei kann der Fall auftreten, daß beispielsweise ein oder gegebenenfalls mehrere zentrale Prozessoren oder Programme und mehrere Ein-Ausgabekanäie einen Zugriff auf die Speicheranordnung ausführen wollen, Um die Zugriffe zu den Speichern nacheinander möglichst ohne Zeitverlust erfolgen zu lassen, ist es erforderlich, diese Zugriffe zu den Speichern in einem möglichst frühen Zeitpunkt vorzubereiten. Dadurch ist es dann möglich, die Zugriffe zu den richtigen Speichern in der richtigen Reihenfolge, beispielsweise in Abhängigkeit von ihrer Priorität, innerhalb möglichst kurzer Zeit und möglichst zweckmäßig abzuwickeln.

Bei der Adressierung von Speichern werden die Adressen allgemein aus einer Anzahl von Adressenkomponenten durch eine Rechenoperation, beispielsweise eine Addition, bestimmt Die Tatsache, daß s vollständige oder teilweise Adressenkomponenten bereits in einem frühen Zeitpunkt bekannt sind, kann dazu verwendet werden, schon zu einem frühen Zeitpunkt den Zugriff zu einem bestimmten Speicher der Speicheranordnung vorzubereiten. Dabei "kann es

to jedoch geschehen, daß eine erste Adressenkomponente oder ein Teil davon auf einen bestimmten Speicher bzw. Speichermodul hinweist, während nach Berechnung der vollständigen Adresse, insbesondere durch Addition weiterer Adressenkomponenten, die endgültige Adres se über den Bereich dieses Speichermoduls hinausgeht und zu einem anderen Speichermodul gehört, wodurch der ursprünglich angesprochene Speichermodul für weitere, richtige Adressierungen zunächst während einer gewissen Zeit blockiert ist und der Zugriff zu dem richtigen Speichermodul verzögert erfolgt

Eine Vürausschau auf einen als nächsten zu adressierenden Speicherplatz ist auch bekannt aus der Zeitschrift »Proceedings of the Eastern Joint Computer Conference«, 1959, Seiten 48 bis 51, bekannt Darin wird ein Rechner beschrieben, bei dem während der Ausführung eines Befehls bereits der nächste Befehl adressiert und ausgelesen wird, damit gegebenenfalls vorbereitete Arbeiten für die Ausführung dieses nächsten Befehls ausgelöst werden können. Dabei kann jedoch nicht der Fall eintreten, daß eine vorläufige Adressierung in die endgültige Adressierung eines anderen Speichermoduls umgeändert werden muß, da keine getrennt adressierbaren Speichermodule vorhanden sind, sondern nur eine einzige Speicheranordnung.

Aufgabe der Erfindung ist es, ein Rechnersystem entsprechend dem Oberbegriff des Anspruchs 1 anzugeben, bei dem keine Schwierigkeiten in der vorausschauenden Adressierung der Speicher dadurch auftreten, daß ein aufgrund einer A.lr^ssenkomponente oder eines Teils davon ausgelöster Zugriff zu einem bestimmten Speicher nach vollständiger Berechnung der endgültigen Adresse in einen Zugriff auf einen anderen Speicher geändert werden muß. Diese Aufgabe wird erfindungsgemäß durch die im Kennzeichen des Anspruchs! angegebenen Merkmale gelöst.

Der unbenutzte Adressenraum enthält also Adressen, für die tatsächlich kein Speicher oder Speichermodul vorhanden ist, so daß aus diesem Grund eine endgültige Adresse in diesem unbenutzten Adressenraum nur auf einer fehlerhaften Adressenangabe oder Adressenberechnung beruhen kann und deshalb zu einer Fehleranzeige führen muß. Wenn jedoch ein vorbereiteter Zugriff infolge einer Adressenkomponente bzw. eines Teils davon eine Adresse in einem solchen unbenutzten Adressenraum ergibt, kann der Speicher, dessen Bereich an den unbenutzten Adressenraum anschließt, für einen Zugriff vorbereitet werden, denn normalerweise, d. h. abgesehen von dem selten auftretenden Fehlerfall mit einer endgültigen Adresse im unbenutzten Adressenraum, wird sich durch die weiteren Adressenkomponenten eine höhere Adresse ergeben, die dann einen vorhandenen Speicher betrifft. Dadurch wird niemals ein vorläufiger Zugriff in einen endgültigen Zugriff auf einen anderen Speicher bzw. Speichermodul geändert.

(>■■> Eine Ausgestaltung des erfindungsgemäßen Rechnersystems mit mehr als zwei Speichern ist in dem Unteranspruch gekennzeichnet. Damit wird auch bei einer größeren Anzahl von Speichern bzw. Speichermo-

duln, die beispielsweise unterschiedliche Arbeitsgeschwindigkeiten haben können, eine einfache Möglichkeit angegeben, die Änderung eines vorläufigen Zugriffs in einen Zug-iff zu einem anderen Speicher zuverlässig zu vermeiden.

Nachfolgend werden Ausführungsbeispiele der Erfindung anhand der Zeichnungen näher erläutert Es zeigt

F i g. 1 ein Beispiel eines möglichen Aufbauschemas des Rechnersj"=tems gemäß einem Ausführungsbeispiel der Erfindung,

F i g. 2a, 2b, 2c drei Beispiele einer Adressenberechnung, ATobei F i g. 2b und 2c einem Ausführungsbeispiel der Erfindung entsprechen,

F i g. 3a, 3b, 3c drei Zahlenbeispiele einer Adressenberechnung in einem Rechnersystem entsprechend einem Ausführungsbeispiel der Erfindung,

Fig.4 eine schematische Übersicht einer in einem Rechnersystem gemäß einem Ausführungsbeispiel der Erfindung angewandten Speicheranordnung,

F i g. 5 eine weitere schematische Übersicht einer derartigen Speicheranordnung.

In Fig. i bezeichnet AR ein Register für eine Adressenkomponente A und BR ein Register für eine Adressenkomponente B. A/und S/bezeichnen Eingänge dieser Register, über die den Registern AR und BR die Adressenkomponenten aus anderen Teilen des Rechnersystems, das hier nur insoweit angegeben ist, wie es zur Erläuterung der Ausführungsbeispiele erforderlich ist, zugeführt werden können. Es können noch mehr Register für Adressenkomponenten vorhanden scm; weil c» jedoch für das Prinzip unwesentlich ;st, sind mehrere solcher Register nicht dargestellt. In einer Recheneinheit RO können Berechnungen, beispielsweise eine Addition, mit den Adressenkomponenten A und B ausgeführt werden. SWI bezeichnet ein Schaltelement, über das dem Speicher M1 aus der Recheneinheit RO herrührende Adressen zugeführt werden können. Ebenso ist SW2 ein Schaltelement, über das einem Speicher M 2 von RO herrührende Adressen zugeführt werden kör..ien.

Mi und M 2 bezeichnen Speicher der Speicheranordnung M des Komputersystems. Anfragen auf Zugriff zu einem Speicher M1 oder M 2 werden an die jeweiligen Schaltelemente 5Wl und SW2 gestellt. Entsprechend dem Ausführungsbeispiel der Erfindung sind in dem dargestelKen Rechnersystem Detektoren D vorhanden, die hier aus einem Teil DA und einem Teil DB bestehen, mit denen anhand eines hier als Beispiel angegebenen Teils der Adressenkomponente bzw. B bestimmbar ist, für welchen der Speicher M 1 oder M2 eine Anfrage auf Zugang erforderlich ist. Ist eine Anfrage für M1 erforderlich, so gibt eine Befehlsleitung /1 ein Anfragesignal zum Schaltelement SWl, ist eine Anfrage für M2 erforderlich, so gibt eine Befehlsleitung 12 ein Anfragesignal zum Schaltelement 5W2 ab. Auf diese Weise kann mithin im System berücksichtigt werden, daß nach einer Adressenberechnung in der Recheneinheit RO ein Zugriff zum Speicher MX oder M 2 erforderlich ist. Schließlich sind noch in F i g. 1 weitere Detektoren DG angegeben, die hier mit dem Schaltelement 5Wl verbunden sind und mit denen signalisiert wird, daß das Endresultat einer Adressenberechnung eine Adresse des erwähnten unbenutzten Adressenraums ergibt. Eine derartige Signalisierung in DCi sorgt in dieje.Ti Beispiel über die Leitung 13 dafür. dal) die zugehörige und davor bereits gestellte Anfrage im Schaltelement 5WJ rückgängig gemacht wird. Im allgemeinen ergibt eine derartige Signalisierung ein Fehlersignal zum Rechnersystem. Ebenso kann noch ein Detektor DG' vorhanden sein, der mit dem Schaltelement SW2 verbunden ist und mit dem signalisiert wird, daß das Endresultat einer Adressenberechnung eine Adresse des unbenutzten Adressenraums ergibt, der noch über dem ranghöchsten Speicher M 2 vorhanden sein kann. Eine derartige Signalisierung liefert über die Leitung 14 ein Fehlersignal, das hier beispielsweise dem Schaltelement SWX mit dem die betreffende, davor bereits gestellte Anfrage für den Speicher M2 rückgängig gemacht wird, zugeführt wird. DG' kann auch für eine bestimmte andere Signalisierung dienen, die bei F i g. 2b erwähnt wird. Schließlich ist statt oder neben DG' noch eine Befehlsleitung 15 möglich, die von der Recheneinheit RO aus eine Anfrage für den Speicher M 2 rückgängig machen kann, siehe auch F ig. 2b.

Die Wirkungsweise wird u. a. anhand von F i g. 2 usw. erläutert. Es sei noch bemerkt, daß in Fig. 1 beispielsweise der Detektor DA vor- D in den Fällen weggelassen werden kann, in dener· die Struktur der Adressierung im Rechnersystem derart ist, daß nur die Adressenkomponente B bestimmt, für welchen der Speicher aus M eine Anfrage gestellt werden muß.

Hierbei kann mithin in einem frühen Stadium aus der Adressenkomponente B abgeleitet werden, um welchen Speicher es sich handeln wird, wie im folgenden noch ausgeführt wird.

In F i g. 2a, 2b, 2c sind drei Beispiele von Adressenbe-

jo rechnungen gegeben, mit denen ein Ausführungsbeispiel

In Fig.2a ist eine Adressenkomponente B mit den Adressenbits bm, bl,... b2, b 1 und eine Adressenkomponente A mit den Adressenbits am, al, ... a 2, al dargestellt.

Die Addition der beiden Adressenkomponenten B und A ergibt als Ergebnis eine Adresse C. C hat die Adressenbits el, c2, ... el, cm. Angenommen, die Bits bm und am sind Teile der Adressenkomponenten Sund A, mit denen vor der Errechnung des Resultats C bestimmbar ist, für welchen Speicher M i oder M2 eine Anfrage auf Zugriff erforderlich ist. Angenommen sei, daß, wenn bm und am beide = 0 sind, eine Anfrage für den Speicher M i erforderlich ist. Daß Om = O ist, wird in DB detektiert, daß am = 0 ist, ir. DA. Ein in beispielsweise DB vorhandenes, nicht dargestelltes UND-Tor erzeugt in dem Fall ein Signal auf der Leitung /1. Damit ist eine Anfrage an das Schaltelement SWl für den Speicher Mi gestellt. War beispielsweise eines der beiden Bits bm oder am—\, so wurde dies in DB oder DA signalisiert, urd ein beispielsweise in DB vorhandenes, nicht dargestelltes ODER-Tor erzeuge in dem Fall ein Signal an der Leitung 12. Damit ist eine Antrage an das Schaltelement SW2 für den Speicher

■ν, Μ 2 gestellt.

Falls Zvn = am=0 ist, kann folgendes geschehen. Bei der Addition der Komponenten B und A erfolgt eine Übertragung des Bits el nach cm, d. h. cm wird 1. Dies bedeutet, daß dar Resultat eine Adresse ist, die nicht im

Wi Speicher Ml liegt, sondern im Speicher M2. Die Anfrage für den Speicher Ml müSte mithin in eine Anfrage für den Speicher M2 geändert werden. Dies ist sehr nachteilig und deshalb ist eine Adressenstruktur entsprechend F i g. 2b gewählt. Hierin ist in der

• , Komponente B t„) zusä'zliches Bit bp und in der Komponente A ein zusätzliches Bit ap vorhanden. In dem Fall entsteht eine Anfrage auf Zugriff zum Speicher Ml, wenn sowohl bm und bp als auch am und ap=0

sind. Erfolgt nun beim Bilden des Resultats C ein Übertrag von el nach cp, so wird ep = I. Letzteres wird in DG 1 signalisiert, und dieses cp= 1-Signal sorgt über die Leitung 13 dafür, daß die gestellte Anfrage für den Speicher MX rückgängig gemacht wird. Dies ist nun möglich, denn da cm = 0 ist, braucht die Anfrage für den Speicher M 1 nicht in eine Anfrage für den Speicher M 2 geändert zu werden. Mit anderen Worten: Das Resultat der Berechnung ergab eine Adresse C, die in einem durch die Verwendung der Bits ap. bp, cp entstandenen, unbenutzten Adressenraum lag. Ist jedoch für das Beispiel nach Fig. 2b bm oder am= I, oder, was bei bestimmten Adressierungsstrukturen denkbar ist. auch bp und/oder ap— 1, so wird in D, d. h. in DB und/oder DA festgestellt, daß eine Anfrage für den Speicher M 2 erforderlich ist. Das Resultat C kann dann verschieden aussehen:

1) cm= 1 und dabei cp= 1 oder Ö. Dies ist gegebenenfalls durch einen Übertrag aus dem Bit el entstanden. Es handelt sich um eine richtige Adresse im Speicher M 2, und die bereits gestellte Anfrage war richtig.

2) Bei einer denkbaren Adressierungsstruktur kann c/7j = 0 und dabei cp= 1 sein, und das bedeutet, daß auch hier wieder eine Adresse im unbenutzten Adressenraum entstanden ist, so daß die bereits gestellte Anfrage für den Speicher M 2 rückgängig gemacht werden muß. Dies kann vom Detektor DC aus erfolgen, der in SW2 signalisiert, daß cm = 0 und cp= 1 ist, und das dadurch ein Signal über die Leitung 14 abgibt.

3) cm=l oder 0, cp=l oder 0, und es erfolgt ein Übertrag von cm (also nach links). Dies bedeutet, daß eine Adresse außerhalb des insgesamt möglichen Adressenraums entsteht, die durch die Anzahl von Bits c 1 bis cm bestimmt ist. Ein derartiger Übertrag kann in der Recheneinheit beispielsweise in dem Resultatregister einen Überlauf erzeugen und so dafür sorgen, daß eine gestellte Anfrage in SW2 für M2 rückgängig gemacht wird. Siehe die

I_*»ilijntr Ii in C i tr I

In Fig. 2c ist angegeben, daß beim Auftreten des zuletzt erwähnten Übertrags vom Bit cm aus auch eine andere Lösung möglich ist. Es ist noch ein unbenutzter Adressenraum über dem Adressenraum des Speichers M2 vorhanden, der mit dem Bit bn. an bzw. cn bezeichnet ist. Wenn bn und/oder an bereits vor der Adressenberechnung eine 1 sind, so braucht von vornherein nicht berechnet zu werden und es trifft keine Anfrage ein. Eine derartige Situation wird jedoch im Rechnersystem in einem früheren Stadium entdeckt und rückgängig gemacht. Wird bei einer Adressenberechnung cn= 1 infolge eines Übertrags aus cm, so wird dies beispielsweise in DC signalisiert, und über die Leitung 14 wird die Anfrage für den Speicher M2 rückgängig gemacht.

In Fig. 3a, 3b und 3c werden einige nähere Beispiele für den Fall entsprechend Fig. 2b gegeben. In der Praxis tritt oft eine folgende Adressierungssirükiur auf: Die Adressenkomponente B ist eine Basisadresse, die grundsätzlich angibt, in welchem der Speicher eine Gesamtadresse gefunden werden muß, die die Summe der Basisadresse und einer Adressenkomponente A ist, auch beispielsweise logische Adresse genannt. Dabei wird der Fall, daß bm = 0, bp= 1 ist, nicht auftreten. Es ist möglich, daß eine logische Adresse niemals länger als 1 Bit (aX, a 2, ... al) ist. Dabei sind ap und am stets 0.

Hierbei können mithin die folgenden TaIIc auftreten: l·' i g. ia) bm = bp~Q. Dies wird in D/isignalisicrt (DA ist hier nicht erforderlich) und es ergibt ein Anfragesignal für SW 1, also für den Speicher M 1.

•s Das Endergebnis C" kann 00c/ ... sein, also eine Adresse in M 1, — die Anfrage war richtig — oder Öle/ ... infolge eines Übertrags, also eine Adresse im unbenutzten Adressenraum. Der IaII. daß cp= 1 ist. wird ir. DG signalisiert, und die Anfrage wird rückgängig

in gemacht (F i g. 3b, bm= 1. bp = 0). Die Basisadresse gibt also an, daß ein Zugang zum Speicher M 2 erwünscht ist. Ein Signal an der Leitung 12 von DB aus nach SW2 sorgt für eine Anfrage für M2. Das Ergebnis ("kann 10c/... oder I Ic/... sein, in beiden Fällen mithin eine

r> Anfrage für M2 (Fig. 3c) bm=\, bp=\, also wieder eine Anfrage für M 2. Das Ergebnis kann WcI... sein. Es handelte sich also um eine richtige Anfrage für M 2. Das Frgphni« kann infolge nines Übertrags auch 00c/ und außerdem noch ein nach links entstehender Übertrag sein. Dieser kann in dem Recheneinheitsregister einen Überlauf erzeugen und über die Leitung 15 (F i g. I) die Anfrage in 51V2 rückgängig machen; wenn die Bits an, bn und/oder nur cn vorhanden waren, so würde der Fall· daß cn= I ist, in dem dann vorhandenen DC'signalisiert und damit über 14 die Anfrage für M2 ruckgängig gemicht werden.

In h^zug auf die jeweiligen Adressenräume und ihre Größen muß folgendes erwähnt werden. Der Speicher M 1 umfaßt einen Adressenraum, der durch die An/ah!

JO von / Bits bestimmt ist. Die Anzahl möglicher Wortstellen ist mithin 2'. In der Beispielen nach F i g. 2 und 3 hat der Speicher M2 einen Adressenraum, der durch die Anzahl von Bits l+p+m bestimmt isl (angenommen war p= 1, m= 10). Die Anzahl möglicher Wortstellen in M2 und mithin die Größe dieses Adressenraums von M 2 ist daher

Die Adresse 2' des Adressenraums für M 1 und die

«ο Adressen des zwischen MX und M2 liegender unbenutzten Adressenraums, der also 2^;+f —2'Adresser umtaUt, müssen nämlich von der oesamtneit von Ϊ">·- ·· abgezogen werden.

Im allgemeinen kann nun angenommen werden, daC

■*5 die Anzahl Bits ρ und auch η minimal 1 sein muß, um der obenerwähnten Übertrag aus c/bzw. aus cn aufnehmer zu können. Hier kommt noch folgendes hinzu: Dei Speicher M2 kann 2^m—1 Moduln von gleich großer Adressenräumen umfassen. Die Anzahl Bits m wire durch die Anzahl der erwünschten Moduln bestimmt Beträgt diese Anzahl drei, so ist m=2 und sind die Kombinationen 01, 10, 11 zur Unterscheidung jedei dieser drei Moduln reserviert, während die übrigbici bende Kombination 00 erforderlich ist, um zu wissen daß irn Speicher M X adressiert werden muß (siehe oben).

Vorstehendes bedeutet, daß zum Adressieren ir einem Modul von M 2 ein Raum von 2'+p Adresser vorhanden ist. Eines der Bits m ist nämlich 1, und die weiteren Bits /+p sind dann zum Adressieren in einen derartigen Modul verfügbar. Weil ρ minimal 1 ist, kam ein solcher Modul von M2 mithin minimal einei 2'+1 — 2'=2'=2x so großen Umfang wie der Speiche AiI haben. Ist ein solcher Modul größer, beispielsweisi viermal so groß wie der Speicher M!, so muß p=2 Bit sein usw.

In Fig.4 ist ein Ausführungsbeispiel einer in einen Rechnersystem angewandten Speicheranordnung dar

gestellt. M 1 bezeichnet einen ersten Speicher, der aus einem ersten Adressenraum von 2'möglichen Wortstellen besteht. M I kann selbstverständlich aus den Moduln M 11 usw. aufgebaut sein (siehe die gestrichelte Linie in F i g. 4), dies ist jedoch nicht weiter von Bedeutung. M2 bezeichnet einen zweiten Speicher, der aus 2^m-l Moduln, .71 = 3, also 7 Moduln besteht, die zusammen einen zweiten Adressenraum von 2^l*p(2^m—\) möglichen Wortstellen umfassen, wobei pro Modul 2^un Wortstellen verfügbar sind. In diesem Beispiel ist p=2 Bits, weil hier als Beispiel ein Modul M 21, M 22,... M 27 des Speichers M 2 2² = 4 χ so groß ist wie der erwähnte Adressenraum von MI. Ferner ist noch der unbenutzte Adressenraum GX zwischen Ml und M 2 vorhanden. Die Größe beträgt

2'+ρ -2'= 2'(2"-I),

hier mithin 3 χ ΐ, oder 3 χ die Größe des ersten Adressenraums, nämlich des Speichers Ml. Insgesamt sind M 1 und G 1 mit 2'*p genauso groß wie ein Modul von M 2. Insgesamt umfaßt die ganze Speicheranordnung einen Adressenraum von 2ⁿP * ^m Adressen. Ist über dem Speicher M 2 noch ein unbenutzter Adressenraum G 2 erforderlich, so ist er minimal so groß wie der gesamte bisher gebildete Adressenraum von 2^!*p*^m Adressen: d. h. n = I. Dieses n = 1 Bit dient dazu, einen Übertrag aus dem davorliegenden Adressenraum aufnehmen zu können. Insgesamt beträgt die Größe des Adressenraums schließlich 2'* p* ^m* " Adressen.

Im ι echten Teil der F i g. 4 ist angegeben, wie die Adressen für die verschiedenen Teile der Speicheranordnung einschließlich der unbenutzten Adressenräume aussehen. Für jeden Adressenraum vom Speicher M 1, unbenutzten Adressenraum G 1, Moduln M21 ... M27 von M 2 und unbenutzten Adressenraum G 2 ist die Minimal- und die Maximaladresse vermerkt. Im beschriebenen Rechnersystem können die Speicher Ml und Af 2 gleich- oder verschiedenartig sein. Sind sie gleichartig, beispielsweise magnetische Kerne oder integrierte Speicher, so ist beim oben beschriebenen

ÄMcfijKrijnucKoicni^l \ir\n Vnrtpil u/pnn cirh Hip 7iicmffs-

zeiten dieser Speicher unterscheiden. M 1 ist beispielsweise ein verhältnismäßig langsamer und M2 beispielsweise ein verhältnismäßig schneller Speicher. Hierbei ist es gewiß sinnvoll, die Anfragen auf Zugriff zu diesem oder jenem Speicher zu teilen. Sind die Speicher verschiedenartig, so besteht außer in dem Unterschied in der Zugriffszeit auch in dem Unterschied in der Wirkungsweise dieser Speicher ein Argument, um die Anfragen auf Zugriff zu teilen und über die verschiedenen obenerwähnten Schaltelemente SWzu verteilen.
Es ist denkbar, daß in der Praxis nicht zwei, sondern beispielsweise vier Speicher in derselben Konfiguration unterschieden werden müssen. Die Lösung gleicht dann völlig derjenigen, die vorstehend für die beiden Speicher M 1 und M 2 beschrieben wurde, in dem Sinne, daß jeder zwischen einem Speicher / und einem Speicher J liegende und unbenutzte Adressenraum 2^XfK—2^X minimal ebenso groß ist wie der gesamte vorhergehende Adressenraum (2^A Adressen) ist, wenn Y den Minimalwert von 1 annimmt. Ywird durch das Vielfache

ίο bestimmt, um das ein Modul des Speichers /größer ist als der gesamte vorhergehende Adressenraum.

In Fig. 5 ist dies schematisch dargestellt. In den Speicheranordnung befinden sich 4 Speicher M 1 bis M 4. Zwischen jedem der Speicher befinden sich hier ein unbenutzter Adressenraum G 1, C 2 und G 3. Ein vierter unbenutzter Adressenraum über dem Speicher M4 ist hier nicht dargestellt, da die Größe dieses Adressenrautncs mCtu "vvcäcfitiiCii Ί5ί üfiu ifn uuifiuc genommen ΠίίΓ angibt, daß beim höchstwertigen Adressenbit ein

Übertrag auftreten kann.

Die Anzahl der Bits für den Teil ρ 2 der gesamten Adresse ist minimal 1, und dieser Wert ist hier auch ausreichend, weil ein Modul des Speichers M 2 nur doppelt so groß ist wie der Speicher ml. Da der Speicher M2drei Moduln M21,M22und M23 enthält, sind für m 2 zwei Bits erforderlich. Der dem folgenden unbenutzten Adressenraum G 2 vorhergehende gesamte Adressenraum ist 2'*p²* ^m2, so daß X= I+p2 + m2 ist. Da in diesem Beispiel ein Modul des Speichers M3

so viermal so groß ist wie der gesamte vorhergehende Adressenraum bis zum unbenutzten Adressenraum G 2, ist hier Y= 2, d. h. der Adressenteil ρ 2 umfaßt zwei Bits. Damit ist der unbenutzte Adressenraum G 2 dreimal so groß wie der gesamte vorhergehende Adressenraum.

Da der Speicher M3 nur ein Modul enthält, ist für den nächsten Adressenteil m3 ein Bit ausreichend. Für den unbenutzten Adressenraum C 3 ist also

so daß 2^X wieder der gesamte vorhergehende Adressenraum ist. Da in diesem Beispiel ein Modul des Speichers M4 nur zweimal so groß ist wie der gesamte Adressenraum bis zu dem unbenutzten Adressenraum G 3, ist hier Y= 1 und damit für den Adressenteil P 4 ein Bit ausreichend, so daß der unbenutzte Adressenraum C 3 ebenso groß ist wie der gesamte vorhergehende Adressenraum. Da der Speicher M4 ebenfalls nur ein Modul enthält, ist für den Adressenteil /n4 ebenfalls ein Bit ausreichend. Die Adressen am Anfang und am Ende jedes Teils der genannten Speicheranordnung sind ebenfalls in F i g. 5 angegeben.

Hierzu 3 Blatt Zeichnungen

Claims

Patentansprüche:

1. Rechnersystem mit einer Speicheranordnung aus wenigstens einem ersten Speicher mit einem ersten Adressenraum von 2'(I > 1) möglichen Watstellen und einem zweiten Speicher aus 2^m—1 (mal) Moduln, die zusammen einen zweiten Adressenraum umfassen, und ferner mit wenigstens einer Recheneinheit, die aus wenigstens zwei Adressenkomponenten die Adressen von möglichen Wortstellen in der Speicherkonfiguration berechnet, wobei Detektionsmittel anhand wenigstens eines Teils wenigstens einer der Adressenkomponenten bestimmen, bevor das Ergebnis einer erwähnten Adressenberechnung bekannt ist, für welchen Speicher eine Anfrage auf Zugang erforderlich ist, und ein entsprechendes Anfragesignal abgeben, dadurch gekennzeichnet, daß zwischen dem Adresssnraum des ersten Speichers (Mi) und dem Ädressenraum des zweiten Speichers (M 2) ein unbenutzter Adressenraum vorhanden ist, dessen Größe 2ⁱ⁺p—2' Adressen ist, wobei ρ minimal 1 und ferner durch das Vielfache bestimmt ist, um das ein Modul des zweiten Speichers größer ist als der Adressenraum 2' des ersten Speichers, so daß jeder Modul des zweiten Speichers 2ⁱ⁺p Wortstellen umfaßt, und da eine Anzeigenanordnung ein Fehlersignal abgibt, wenn das endgültige Ergebnis einer Adressenberechnung eine Adresse in dem unbenutzter. Xdressenraum ergibt.

2. Rechnersystem nach Anspruch 1 mit einer Speicheranordnung, aus mehr als zwei Speichern, dadurch gekennzeichnet, daß jeweils zwischen zwei bezüglich der Adressen aufeinanderfolgenden der Speichern / und / ein unbenutzter Adressenraum vorhanden ist, dessen Größe 2^X+ '·'— 2-^AdFeSSCn ist, wobei 2^X die Gesamtanzahl von Adressen aller vorhergehenden Adressenräume der vorhergehenden Speicher 1 bis einschließlich /und der Adressen der dazwischenliegenden unbenutzten Adressenräume ist, und Y minimal 1 und ferner durch dss Vielfache bestimmt ist, um das ein Modul des Speichers / größer ist als der gesamte Adressenraum, der durch die Adressenräume aller vorhergehenden Speicher und die dazwischenliegenden unbenutzten Adressenräume gebildet wird.