DE2206091A1

DE2206091A1 - Komputersystem mit Speicherkonfiguration

Info

Publication number: DE2206091A1
Application number: DE19722206091
Authority: DE
Inventors: Jean Joseph Marie Dudok Van Beekbergen Heel (Niederlande)
Original assignee: Philips Gloeilampenfabrieken NV
Current assignee: Koninklijke Philips NV
Priority date: 1971-02-20
Filing date: 1972-02-09
Publication date: 1972-09-07
Also published as: GB1382903A; DE2206091B2; DE2206091C3; US3761885A; JPS5223698B1; FR2126040A5; NL7102289A

Description

PHN₈

Dr. Herbert Scholz ^^ ,

An.r.ä!J:f: K. V. PiIiLIPS' CLGEILAMPENFABHIEKEH

^Akfa: ρΗΪΓ- 54-31

Anmeldung vom: -z 2 72

Komputersystem mit Speicherkonfiguration.

Die Erfindung betrifft ein Komputersystem mit einer Speicherkonfiguration, die aus wenigstens einem ersten Speicher mit einem ersten Adressenraum von 2 möglichen Wertstellen und einem zweiten Speicher aus 2-1 (m>1) Moduln besteht, die zusammen einen zweiten Adressenraum umfassen, und ferner mit wenigstens einer Recheneinheit, in der ausgehend von wenigstens zwei Adressenlcomponenten die Adressen von möglichen Wortstellen in der Speicherkonfiguration errechenbar sind«

Bei einem Komputersystem mit einer derartigen Speicherkonfiguration mit mehreren Arbeitsspeichern können im selben Zeitpunkt einige Teile des Systems, beispielsweise ein oder gegebenenfalls mehrere zentrale Prozessoren und

209837/10SB

entweder ein oder mehrere I/O-Kanäle Zugriffe auf zwei odev mehrere Arbeitsspeicher der Speicherkonfiguration ausführe-Die Anfrage auf einen solchen Zugang zu einem richtigen Speicher im richtigen Zeitpunkt kann dabei Probleme ergeben. Um die Zugriffe zu den Speichern nacheinander ohne Zeitverlust erfolgen zu lassen, ist es erforderlich, die Anfragen für die Zugriffe zu den Speichern in einem früheren Zeitpunkt zu stellen. Wenn dies geschieht, ist es möglich, mic dem Komputer dafür zu sorgen, dass die Anfragen auf Zugang zu den richtigen Speichern in der richtigen Reihenfolge, beispielsweise in Abhängigkeit von ihrer Priorität, innerhalb der richtigen Zeit und möglichst zweokmässig behandelt werrij.:. In der Praxis sind in vielen Fällen ein© oder mehrere vollständige oder teilweise Adressenkoaiponentan einer zu bildenden Adresse eher bekannt als die vollständige Adresse, die erst nach einer Adressenberechnung» beispielsweise einer Addition, bekannt wird. Die Tatsache, dass vollständige oder teilweise Adressenkomponenten bereits in einem früheren Zeitpunkt bekannt sind, kann erfolgreich dazu verwendet werden, in einem frühen Zeitpunkt bereits eine Anfrage auf einen bestimmten Speicher der Konfiguration stellen zu lassen. Die Erfindung bezweckt, eine einfache Lösung zu schaffen, um diese frühen Anfragen auf Zugang zu ermöglichen, ohne dass dabei Schwierigkeiten in der Adressierung der Speicher auftreten. Um dies zu erreiche», ist das Komputersystem mit der erwähnten Spoicherkonfiguration dadurch gekennzeichnet, dass Betektionsmittel vorhanden sind, in denen, bevor das Ergebnis einer erwähnten Adressen-

209837/1055

berechnung bekannt ist, bereits anhand wenigstens eines Teils wenigstens einer der Adressenkomponenten bestimmbar ist, für welchen der Speicher eine Anfrage auf Zugang erforderlich ist, und die dadurch ein betreffendes Anfragesignal abgeben, und wobei ferner zur Verhinderung, dass ein einmal abgegebenes Anfragesignal auf Zugang zu einem der Speicher auf Grund des endgültigen Ergebnisses einer Adressenberechnung in ein Anfragesignal auf Zugang zu einem anderen Speicher der Speicherkonfiguration geändert werden müsste, wenigstens zwischen den Adressen des Adressenraums des ersten Speichers und den Adressen des Adressenraums des zweiten Speichers von der Speicherkonfiguration nicht benutzte Adressen vorhanden sind, die einen "Loch" genannten unbenutzten Adressenraum umfassen, dessen Grosse 2 ^p Adressen ist, wobei ρ minimal 1 und ferner durch das Vielfache bestimmt ist, um das ein Modul des zweiten Speichers grosser ist als der Adressenraum 2 des ersten Speichers, und wobei ferner Mittel vorhanden sind, die dann, wenn das endgültige Ergebnis einer Adressenberechnung eine Adresse des erwähnten unbenutzten Adressenraums ergibt, diese Adresse signalisieren und ein Fehlersignal abgeben. Müsste nämlich infolge des Ergebnisses der erwähnten Adressenberechnung eine Anfrage auf Zugang zu einem bestimmten Speicher in eine Anfrage auf Zugang zu einem anderen Speicher geändert werden, so tritt ein grosser Zeitverlust auf, und es entsieht die Gefahr, dass früher oder etwas später gestellten Anfragen auf Zugang zu bestimmten Speichern nicht mehr korrekt genügt werden kann.

2 0 9 8 3 7/1055

- k - PHN.

Um vorstehendes für ein Komputersystem mit einer Speicherkonfiguration gelten zu lassen, die aus einer Anzahl von N Speichern besteht, ist es entsprechend der Erfindung erforderlich, dass zwischen jedem der Speicher I und J der N Speicher ein erwähnter, unbenutzter Adressenraum vorhanden ist, dessen Grosse 2 Adressen ist, wobei 2 ^X die Gesamtanzahl von Adressen aller vorhergehenden Adressenräume der vorhergehenden Speicher 1 bis einschliesslich I und der Adressen der dazwischen liegenden unbenutzten Adressenräume ist, und ρj minimal 1 und ferner durch das Vielfache bestimmt ist, um das ein Modul des Speichers J grosser ist als der gesamte Adressenraum, der durch die Adressenräume aller vorhergehenden Speicher und die dazwischen liegenden unbenutzten Adressenräume gebildet wird.

Ferner ist es in bestimmten Fällen, nämlich wenn in der Länge der Adressen, die als Ergebnis einer Adressenberechnung entstehen können, noch Raum übrig ist, entsprechend einer erfindungsgemässen Ergänzung noch möglich, dass noch ein erwähnter unbenutzter Adressenraum über dem ranghöchsten Speicher N vorhanden ist, dessen Grosse 2 Adressen ist, wobei 2 die Gesamtanzahl von Adressen aller Adressenräume der vorhergehenden Speicher 1 bis einschliesslich N und der Adressen der dazwischen liegenden unbenutzten Adressenräume ist, und wobei η wenigstens 1 ist.

Die Erfindung wird anhand einiger in den Zeichnungen dargestellter Ausführungsbeispiele näher erläutert. Es zeigen:

209837/1055

Pig. 1 ein Beispiel eines möglichen Aufbauscheraas des erfindungsgeraässen Komputersystems,

Fig. 2a, b_t c, drei Beispiele einer Adressenberechnung, wobei Fig, 2b und c der Erfindung entsprechen,

Fig. 3» a, b, c, drei Zahlenbeispiele einer Adressenberechnung in einem entsprechend der Erfindung möglichen Komputersystem,

Fig. k eine schematische Uebersicht einer in

einem erfindungsgemässen Komputersystem angewandten Speicherkonfiguration,

Fig. 5 eine weitere 'schematische Uebersicht einer derartigen Speicherkonfiguration.

In Fig. 1 bezeichnet AR ein Register für eine Adressenkomponente A und BR ein Register für eine Adressenkomponente B. AI und BI bezeichnen Eingänge dieser Register über die den Registern AR und BR die Adressenkomponenten aus anderen Teilen des Komputersystems, das hier nur insoweit angegeben ist, wie es zur Erläuterung der Erfindung erforderlich ist, zugeführt werden können. Es können noch mehr Register für Adressenkomponenten vorhanden sein, weil es jedoch für das Prinzip unwesentlich ist, sind mehrere solcher Register nicht dargestellt. In einer Recheneinheit RO können Berechnungen, beispielsweise eine Addition, mit den Adressenkomponenten A und B ausgeführt worden. SW1 bezeichnet ein Schaltelement, über das dem Speicher M1 aus der Recheneinheit RO herrührende Adressen zugeführt werden können. Ebenso ist SW2 ein Schaltelement, über das einem Speicher M2 von RO herrührende Adressen zugeführt werden können.

209837/1055

M1 und M2 bezeichnen Speicher der Speicherkonfiguration M des Komputersystems. Anfragen auf Zugang zu einem Speicher MI oder M2 werden an die jeweiligen Schaltelemente SW1 und SW2 gestellt. Entsprechend der Erfindung sind in dem dargestellten Komputersystem Detektionsmittel D vorhanden, die hier aus einem Teil DA und einem Teil DB bestehen, mit denen anhand eines hier als Beispiel angegebenen Teils der Adressen· komponente bzw. B bestimmbar ist, für welchen der Speicher M1 oder M2 eine Anfrage auf Zugang erforderlich ist. Ist eine Anfrage für M1 erforderlich, so gibt eine Befehlsleitung 11 ein Anfragesignal zum Schaltelement SW1, ist eine Anfrage für M2 erforderlich, so gibt eine Befehlsleitung 12 ein Anfragesignal zum Schaltelement SW2 ab. Auf diese Weise kann mithin im System berücksichtigt werden, dass nach einer Adressenberechnung in der Recheneinheit RO ein Zugang zum Speicher M1 oder M2 erforderlich ist. Schliesslich sind noch in Pig. 1 weitere Mittel DG angegeben, die hier mit dem Schaltelement SW1 verbunden sind und mit denen signalisiert wird, dass das Endresultat einer Adressenberechnung eine Adresse des erwähnten unbenutzten Adressenraums ergibt» Eine derartige Signalisierung in DG sorgt in diesem Beispiel über die Leitung 13 dafür, dass die augehörige und davor bereits gestellte Anfrage im Schaltelement SW1 rückgängig gemacht wird. Im allgemeinen ergibt eine derartige Signalisierung ein Fehlersignal zum Komputersystera, zum Zeichen, dass etwas nicht stimmt. Ebenso kann noch ein Mittel DG¹ vorhanden seir*, das mit desa Schaltelement SU 2 verbunden ist und mit dem signalisiert wird, dass das

209837/105 6

Endresultat einer Adressenberechnung eine Adresse des unbenutzten Adressenraums ergibt, der noch über dem ranghöchsten Speicher M2 vorhanden sein kann. Eine derartige Signalisierung liefert über die Leitung ]Λ ein Fehlersignal, das hier beispielsweise dem Schaltelement SW2, mit dem die betreffende, davor bereits gestellte Anfrage für den Speicher M2 rückgängig gemacht wird, zugeführt wird. DG¹ kann auch für eine bestimmte andere Signalisierung dienen, die bei Fig. 2b erwähnt wird. Schliesslich ist statt oder neben DG' noch eine Befehlsleitung 15 möglich, die von der Recheneinheit RO aus eine Anfrage für den Speicher M2 rückgängig machen kann, siehe auch Fig. 2b.

Die Wirkungsweise wird u.a. anhand von Fig. 2 usw. erläutert. Es sei noch bemerkt, dass in Fig. 1 beispielsweise das Detektionsmittel DA von D in den Fällen weggelassen werden kann, in denen die Struktur der Adressierung im Komputersystem derart ist, dass nur die Adressenkomponente B bestimmt, für welchen der Speicher aus M eine Anfrage gestellt werden muss. Hierbei kann mithin in einem frühen Stadium aus der Adressenkomponente B abgeleitet werden, um welchen Speicher es sich handeln wird. Siehe hierfür im Folgenden.

In Fig. 2a, b, c sind drei Beispiele von Adressenberechnungen gegeben, mit denen der Grundsatz der Erfindung erläutert wird.

In Fig. 2a ist eine Adressenkomponente B mit den Adressenbits bm, bl, ... b2, b1 und eine Adressenkomponente A mit den Adressenbits am, al, ... a2, al dargestellt.

209837/1055

Die Addition der beiden Adressenkomponenten B

und A ergibt als Ergebnis eine Adresse C. C hat die Adressenbits el, c2, ... el, cm. Angenommen, die Bits bni und am sind Teile der Adressenkomponenten B und A, mit denen vor der Errechnung des Resultats C bestimmbar ist, für welchen Speicher M1 oder M2 eine Anfrage auf Zugang erforderlich ist. Angenommen sei, dass, wenn bm und am beide = 0 sind, eine Anfrage ftir den Speicher M1 erforderlich ist. Dass bm = 0 ist, wird in DB detektiert, dass am = O ist, in DA. Ein in beispielsweise DB vorhandenes, nicht dargestelltes UND-Tor gibt in dem Fall ein Signal auf der Leitung 11. Damit ist eine Anfrage an das Schaltelement SW1 für den Speicher M1 gestellt. War beispielsweise eines der beiden Bits bm oder am = 1, so wurde dies in DB oder DA signalisiert, und ein beispielsweise in DB vorhandenes, nicht dargestelltes ODER-Tor gibt in dem Fall ein Signal an der Leitung 12. Damit ist eine Anfrage an das Schaltelement SW2· ftir den Speicher M2 gestellt.

Falls bm = am = O ist, kann folgendes geschehen. Bei der Addition der Komponenten B und A erfolgt eine Uebertragung des Bits el nach cm, d.h.,cm wird 1, Dies bedeutet, dass das Resultat eine Adresse ist, die nicht im Speicher M1 liegt, sondern im Speicher M2. Die Anfrage ftir den Speicher M1 müsste mithin in eine Anfrage für den Speicher M2 geändert werden. Dies ist eifindungsgemäss nicht erlaubt, und deshalb ist eine Adressenstruktur entsprechend Fig. 2b gewählt. Hierin ist in der Komponente B ein zusätzliches Bit bp und in der Komponente A ein zusatzliches

209837/1055

- 9 - PHN.5*131.

Bit ap vorhanden. In dem Fall entsteht eine Anfrage auf Zugang zum Speicher M1, wenn sowohl bm und bp als auch am und ap = 0 sind. Erfolgt nun beim Bilden des Resultats C eine Uebertragung von el nach cp, so wird cp = 1. Letzteres wird in DG1 signalisiert und dieses cp = 1 Signal sorgt über die Leitung 13 dafür, dass die gestellte Anfrage für den Speicher M1 rückgängig gemacht wird. Dies ist nun möglich, denn da cm = O ist, braucht die Anfrage für den Speicher M1 nicht in eine Anfrage für den Speicher M2 geändert zu werden. Mit anderen Wortens Das Resultat der Berechnung ergab eine Adresse C, die in einem durch die Verwendung der Bits ap, bp, cp entstandenen, unbenutzten Adressenraum lag. Ist jedoch für das Beispiel nach Fig. 2b bm oder am = 1, oder, was bei bestimmten Adressierungsstrukturen denkbar ist, auch bp und/oder ap = 1, so wird in D, d.h. in DB und/oder DA festgestellt, dass eine Anfrage für den Speicher M2 erforderlich ist. Das Resultat C kann dann verschieden aussehen:

1) cm = 1 und dabei cp = 1 oder O. Dies ist gegebenenfalls durch eine Uebertragung aus dem Bit el entstanden. Es handelt sich um eine richtige Adresse im Speicher M2, und die bereits gestellte Anfrage war richtig.

2) bei einer denkbaren Adressierungsstruktur kann cm = 0 und dabei cp = 1 sein, und das bedeutet, dass auch hier wieder eine Adresse im unbenutzten Adressenraum entstanden ist, so dass die bereits gestellte Anfrage für den Speicher M2 rückgängig gemacht werden muss. Dies kann vom Mittel DG¹ aus erfolgen, das in SW2 signalisiert, dass cm = 0 und cp = 1 ist,

209837/1055

und das dadurch ein Signal über die Leitung Ik abgibt. 3) cm = 1 oder O₁ cp = 1 oder 0, und es erfolgt eine Uebertragung von ein (also nach links). Dies bedeutet, dass eine Adresse ausserhalb des insgesamt möglichen Adressenraums entsteht, die durch die Anzahl von Bits c1 bis cm bestimmt ist. Eine derartige Uebertragung kann in der Recheneinheit beispielsweise aus dem Resultatregister "herausfallen" und so dafür sorgen, dass eine gestellte Anfrage in SW2 für M2 rückgängig gemacht wird. Siehe die Leitung 15 in Fig. 1.

In Fig. 2c ist angegeben, dass beim Auftreten der zuletzt erwähnten Ueberfcragung vom Bit cm aus auch eine andere Lösung möglich ist. Es ist noch ein unbenutzter Adressenraum über dem Adressenraum des Speichers M2 vorhanden, der mit dem Bit bn, an bzw. cn bezeichnet ist. Wenn bn und/oder an bereits vor der Adressenberechnung eine 1 sind, so braucht von vornherein nichts berechnet zu werden und es trifft keine Anfrage ein. Eine derartige Situation wird jedoch im Komputersystem in einem früheren Stadium entdeckt und rückgängig gemacht« Wird bei einer Adressenberechnung cn ~ 1 infolge einer uebertragung aus cm, so wird dies beispielsweise in DG' signalisiert, und über die Leitung \k wird die Anfrage für dea Speicher M2 rückgängig gemacht.

In Pig» 3&j b und c werden einige nähere Beispiele für den Fall entsprechend F±g_s 2b gegeben« In der Praxis tritt oft eine folgende Adressierungsstruktur auf? Die Adressenkomponente B ist eine Basisadressa, die grundsätzlich angibt, In welchem der Speicher eine Gesaratadresse

209837/1055

- 11 - PHN. 5Ό1.

gefunden werden muss, die die Summe der Basisadresse und einer Adressenkomponente A ist, auch beispielsweise logische Adresse genannt. Dabei wird der Fall, dass bm =0, bp = 1 ist, nicht auftreten. Es ist möglich, dass eine logische Adresse niemals länger als 1 Bit (al, a2, ... al) ist. Dabei sind ap und am stets 0. Hierbei können mithin die folgenden Fälle auftreten: Fig. 3a) bm = bp = 0. Dies wird in DB signalisiert (DA ist hier nicht erforderlich) und es ergibt ein Anfragesignal für SW1, also für den Speicher M1.

Das Endergebnis C kann OOcl .... sein, also eine

Adresse in M1, - die Anfrage war richtig - oder 01 el

infolge eines Uebertrags, also eine Adresse im unbenutzten Adressenraum. Der Fall, dass cp = 1 ist, wird in DG signalisiert, und die Anfrage wird rückgängig gemacht. Fig. 3b) bm = 1, bp = 0. Die Basisadresse gibt also an, dass ein Zugang zum Speicher M2 erwünscht ist. Ein Signal an der Leitung 12 von DB aus nach SV2 sorgt für eine Anfrage für M2. Das Ergebnis C kann 10cl .... oder 11 el .... sein, in beiden Fällen mithin eine Anfrage für M2. Fig. 3c) bm = 1, bp = 1, also wieder eine Anfrage für M2. Das Ergebnis kann 11 el ..... sein. Es handelte sich also um eine richtige Anfrage für M2. Das Ergebnis kann infolge eines Uebertrags auch OOcl und ausserdem noch ein nach links verlaufender Uebertrag sein. Dieser kann aus dem Recheneinheitsregister "herausfallen" und über die Leitung 15 (Fig. 1) die Anfrage in SW2 rückgängig machen; wenn die Bits an, bn und/oder nur cn vorhanden waren, so würde der Fall, dass cn = 1 ist, in dem dann vorhandenen DG¹ signalisiert und

209837/1055

damit über Ik die Anfrage für M2 rückgängig gemacht werden»

In bezug auf die jeweiligen Adressenräume und ihre Grossen muss folgendes erwähnt werden. Der Speicher M1 umfasst einen Adressenraum, der durch die Anzahl von 1 Bits bestimmt ist. Die Anzahl möglicher Wortstellen ist mithin 2 In den Beispielen nach Fig. 2 und 3 hat der Speicher M2 einen Adressenraum, der durch die Anzahl von Bits 1 + ρ + m bestimmt ist (angenommen war ρ = 1, m = 10). Die Anzahl möglicher Wortstellen in M2 und mithin die Grosse dieses Adressenraums von M2 ist daher 2^l+P+m-2^l+p=(2^m-1).2^1+p. Die Adressen 2 des Adressenraums für M1 und die Adressen des zwischen M1 und M2 liegenden unbenutzten Adressenraums, der also 2 -2 Adressen umfasst, müssen nämlich von der Gesamtheit von 2 ^P abgezogen werden.

Im allgemeinen kann nun angenommen werden, dass die Anzahl Bits ρ und auch η minimal 1 sein muss, um den oben erwähnten Uebertrag aus el bzw. aus cn aufnehmen zu können. Hier kommt noch folgendes hinzu: Der Speicher M2 kann 2 -1 Moduln von gleichgrossen Adressenräumen umfassen. Die Anzahl Bits m wird durch die Anzahl der erwünschten Moduln bestimmt. Beträgt diese Anzahl drei, so ist m = 2 und sind die Kombinationen 10, 10 , 11 zur Unterscheidung jeder dieser drei Moduln reserviert, während die übrigbleibende Kombination 00 erforderlich ist, um zu wissen, dass im Speicher M1 adressiert werden muss (siehe oben).

Vorstehendes bedeutet, dass zum Adressieren

in einem Modul von M2 ein Raum von 2 Adressen vorhanden ist. Eines der Bits m ist nämlich 1, und die weiteren

209837/1055

Bits 1 + ρ sind dann zum Adressieren in einem derartigen Modul verfügbar. Weil ρ minimal 1 ist, kann ein solcher Modul von M2 mithin minimal einen 2 ⁺ -2 = 2 = 2x so grossen Umfang wie der Speicher M1 haben. Ist ein solcher Modul grosser, beispielsweise vier mal so gross wie der Speicher M1, so muss ρ = 2 Bits sein, usw.

In Fig. k ist ein Beispiel einer in einem erfindungsgemässen Komputersystem angewandten Speicherkonfiguration dargestellt, M1 bezeichnet einen ersten Speicher, der aus einem ersten Adressenraum von 2 möglichen Wortstellen besteht. M1 kann selbstverständlich aus den Moduln M11 usw, aufgebaut sein (siehe die gestrichelte Linie in Fig. k), dies ist jedoch nicht weiter von Bedeutung. M2 bezeichnet einen zweiten Speicher, der aus 2 -T Moduln, m = 3» also 7 Moduln besteht, die zusammen einen zweiten Adressenraum von 2 ^P (2 -1) möglichen Wortstellen umfassen, wobei pro Modul 2 ^p Wortstellen verfügbar sind* In diesem Beispiel ist ρ = 2 Bits, weil hier als Beispiel ein Modul M21, M22, . . . M27 des Speichers M2 2 = hx. so gross ist wie der erwähnte Adressenraum von M1. Ferner ist noch der unbenutzte Adressenraum, das Loch G1, zwischen M1 und M2 vorhanden. Die Glosse beträgt 2^1+P - 2¹ = 2¹ (2^P-1), hier mithin 3x2, oder 3 x die Grosse des ersten Adressenraums, nämlich des Speichers M1. Insgesamt sind M1 und G1 genau so gross (2) ^p wie ein Modul von M2. Insgesamt umfasst die ganze Speicherkonfiguration einen Adressenraum von 2 ^p Adressen« Ist über dem Speicher M2 noch ein unbenutzter Adressenraum, das zweite Loch G2, erforderlich, so ist er minimal

209837/1055

- -\h - PHN.

so gross wie der gesamte bisher gebildete Adressenraum von 2 Adressen: d.h, η = 1. Dieses η = 1 Bit dient dazu, eine Uebertragung aus dem davor liegenden Adressenraum aufnehmen zu können. Insgesamt beträgt die Grosse des Adressenraums schliesslich 2 +P⁺"¹+¹¹ Adressen.

Im rechten Teil der Fig. k ist angegeben, wie die Adressen für die verschiedenen Teile der Speicherkonfiguration einschliesslich der Löcher aussehen. Für jeden Raum» Speicher M1 , Loch G1, Moduln Μ2Ί ....M27 von M2 und Loch G2 ist die Minimal- und die Maximaladresse vermerkt. Im erfindungsgemässexi Komputersystem können die Speicher M1 und M2 gleich- oder verschiedenartig sein. Sind sie gleichartig, beispielsweise magnetische Kerne oder integrierte Speicher, so ist die oben beschriebene Erfindung von Vorteil, wenn sich die Zugriffszeiten dieser Speicher unterscheiden. M1 ist beispielsweise ein verhältnismässig langsamer und M2 beispielsweise ein verhältnismSssig schneller Speicher, Hierbei ist es gewiss sinnvoll, die Anfragen auf Zugang zu diesem oder jenern Speicher zu teilen. Sind die Speicher verschiedenartig; so besteht ausser in dem Unterschied in der Zugriffszeit auch in dem Unterschied, in der Wirkungsweise dieser Speicher ein Argument, um die Anfragen auf Zugang zu teilen und Über die verschiedenen oben erwähntem Schaltelemente SU zu verteilen.

Es ist denkbar, dass in der Präzis Eiiclifc zwei, sondern beispielsweise vier Speicher in derselben Konfiguration unterschieden werden müssen. Die Losung gleicht

203837/1055

dann völlig derjenigen, die im Obigen für die beiden Speicher M1 und M2 beschrieben wurde, in dem Sinne, dass jeder zwischen einem Speicher I und einem Speicher J liegende unbenutzte Adressenraum minimal ebenso gross ist wie der gesamte vorhergehende Adressenraum (2 Adressen) und ferner soviel grosser ist als dieser gesamte Adressenraum , wie ein Modul jedes Speichers grosser ist als dieser gesamte Adressenraum,

In Fig. 5 ist dies noch einmal schematisch dargestellt. In der Konfiguration befinden sich vier Speicher MI....Μ*!. Zwischen jedem der Speicher befindet sich hier ein Loch: G1 , G2, G3; ein viertes Loch, über dem Speicher M^, ist hier nicht vorhanden.

Der Teil p2 (das auf den folgenden Speicher hinweist)ist minimal 1, und weil ein Modul des Speichers M2 nur zweimal so gross ist wie der Speicher M1, ist p2 = 1 auch hinreichend. Es gibt drei Moduln von M2: M21, M22 und M23 , so dass für m2 = 2 Bits erforderlich sind. Das folgende Loch G2 ist minimal so gross wie ₂ ^1+p2+m2+p3 (=2 ^2L2+p3) ,worin p3 = 1 ist. Es ist jedoch erforderlich, dass p3 = 2 ist, weil ein Modul des Speichers M3 viermal so gross ist wie der bisherige Adressenraum, nämlich 2 (=2 ), Weil jedoch nur ein Modul von M3 vorhanden ist, ist m3 = 1 hinreichend. Das Loch G3 ist ebenso gross wie der

. , , , . , .. _l+p2+m2+p3+m3 _O5Z L3

gesamte vorhergehende Adressenraum mxt 2 —2.

Adressen, weil ein Modul des Speichers Hk nur zweimal so gross ist wie der Adressenraum bis zu diesem Loch G3. Mithin ist hier p^ = 1 minimal und hinreichend. Es gibt

209837/1055

nur ein Modul von M^, also mk = 1 Bit ist hinrexchend» Die Adressen zu Anfang und Ende jedes Teils der gesamten Speicherkonfiguration sind gleichfalls in Fig. 5 angegeben.

2 098 37/ ΊOSb

Claims

- 17 - . ^:"<: PHN.

eingegangen am

PATENTANSPRÜCHE x

Komputersystem mit einer Speicherkonfiguration, die aus wenigstens einem ersten Speicher mit einem ersten Adressenraum von 2 'möglichen Wortstellen und einem zweiten Speicher aus 2 -1 (m>1) Moduln besteht, die zusammen einen zweiten Adressenraum umfassen, und ferner mit wenigstens einer Recheneinheit, in der ausgehend von wenigstens zwei Adressenkomponenten die Adressen von möglichen Wortstellen in der Speicherkonfiguration errechenbar sind, dadurch gekennzeichnet, dass Detektionsmittel vorhanden sind, in denen, bevor das Ergebnis einer erwähnten Adressenberechnung bekannt ist, anhand wenigstens eines Teils wenigstens einer der Adressenkomponenten bestimmbar ist, für welchen Spei-

eher eine Anfrage auf Zugang erforderlich ist, und die dadurch ein betreffendes Anfragesignal abgeben, und wobei ferner zur Verhinderung, dass ein einmal abgegebenes Anfragesignal auf Zugang zu einem der Speicher auf Grund des endgültigen Ergebnisses einer Adressenberechnung in ein Anfragesignal auf Zugang zu einem anderen Speicher der Speicherkonfiguration geändert werden müsste, wenigstens zwischen den Adressen des Adressenraums des ersten Speichers und den Adressen des Adressenraums des zweiten Speichers von der Speicherkonfiguration nicht benutzte Adressen vorhanden sind, die einen "Loch" genannten unbenutzten Adressenraum umfassen, dessen Grösse2^1+P-2^{1 Adressen 1S}*» wobei ρ minimal 1 und ferner durch das Vielfache bestimmt ist, um das ein Modul des zweiten Speichers grosser ist als

209837/1055

der Adressenraum 2 des ersten SpeicHers, und wobei ferner Mittel vorhanden sind, die dann, wenn das endgültige Ergebnis einer Adressenberechnung eine Adresse des erwähnten unbenutzten Adressenraums ergibt, diese Adresse signalisieren und ein Fehlersignal abgeben.
2. Komputersystem mit einer Speicherkonfiguration,· die aus einer Anzahl von N Speichern nach Anspruch 1 besteht, dadurch gekennzeichnet, dass zwischen jedem der Speicher I und J der N Speicher ein erwähnter unbenutzter Adressenraum vorhanden ist, dessen Grosse ₂ ^sLi+p^-2^{SLi Adressen} ist, wobei 2 ^x die Gesamtanzahl von Adressen aller vorhergehenden Adressenräume der vorhergehenden Speicher 1 bis einschliesslich I und der Adressen der dazwischen liegenden unbenutzten Adressenräume ist, und ρj minimal 1 und ferner durch das 'Vielfache bestimmt ist, um das ein Modul des Speichers J grosser ist als der gesamte Adressenraum, der durch die Adressenräume aller vorhergehenden Speicher und die dazwischen liegenden unbenutzten Adressenräume gebildet wird.
3. Komputersystem mit einer Speicherkonfiguration nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß noch ein erwähnter unbenutzter Adressenraum über dem ranghöchsten Speicher N vorhanden ist, dessen Grosse 2 ⁺ⁿ-2 ⁿ Adressen

TLn

ist, wobei 2 die Gesamtanzahl von Adressen aller vorhergehenden Adressenräume der vorhergehenden Speicher 1 bis einschliesslich N und der Adressen der dazwischen liegenden unbenutzten Adressenräume ist, und wobei η wenigstens 1 ist.

209837/ 1055