DE2206091B2

DE2206091B2 - Rechnersystem mit einer Speicheranordnung

Info

Publication number: DE2206091B2
Application number: DE2206091A
Authority: DE
Inventors: Jean Joseph Marie Dudok Van Beekbergen Heel (Niederlande)
Original assignee: Philips Gloeilampenfabrieken NV
Current assignee: Koninklijke Philips NV
Priority date: 1971-02-20
Filing date: 1972-02-09
Publication date: 1979-01-25
Also published as: NL7102289A; DE2206091C3; JPS5223698B1; GB1382903A; US3761885A; FR2126040A5; DE2206091A1

Description

Die Erfindung betrifft ein Rechnersystem mit einer Speicheranordnung gemäß dem Oberbegriff des Anspruchs 1.

Ein derartiges Rechnersystem ist bekannt aus der US-PS 33 89 380. Dabei kann der Fall auftreten, daß beispielsweise ein oder gegebenenfalls mehrere zentrale Prozessoren oder Programme und mehrere Ein-Ausgabekanäle einen Zugriff auf die Speicheranordnung ausführen wollen. Um die Zugriffe zu den Speichern nacheinander möglichst ohne Zeitverlust erfolgen zu lassen, ist es erforderlich, diese Zugriffe: zu den Speichern in einem möglichst frühen Zeitpunkt vorzubereiten. Dadurch ist es dann möglich, die Zugriffe zu den richtigen Speichern in der richtigen Reihenfolge, beispielsweise in Abhängigkeit von ihrer Priorität, innerhalb möglichst kurzer Zeit und möglichst zweckmäßig abzuwickeln.

Bei der Adressierung von Speichern werden die Adressen allgemein aus einer Anzahl von Adressenkomponenten durch eine Rechenoperation, beispielsweise eine Addition, bestimmt Die Tatsache, daß vollständige oder teilweise Adressenkomponenten bereits in einem frühen Zeitpunkt bekannt sind, kann dazu verwendet werden, schon zu einem frühen Zeitpunkt den Zugriff zu einem bestimmten Speicher der Speicheranordnung vorzubereiten. Dabei kann es

ίο jedoch geschehen, daß eine erste Adressenkomponente oder ein Teil davon auf einen bestimmten Speicher bzw. Speichermodul hinweist, während nach Berechnung der vollständigen Adresse, insbesondere durch Addition weiterer Adressenkomponenten, die endgültige Adresse über den Bereich dieses Speichermoduls hinausgeht und zu einem anderen Speichermodul gehört, wodurch der ursprünglich angesprochene Speichermodul für weitere, richtige Adressierungen zunächst während einer gewissen Zeit blockiert ist und der Zugriff zu dem richtigen SpeichermoduJ verzögert erfoJgt

Eine Vorausschau auf einen als nächsten zu adressierenden Speicherplatz ist auch bekannt aus der Zeitschrift »Proceedings of the Eastern Joint Computer Conference«, 1959, Seiten 48 bis 51, bekannt. Darin wird ein Rechner beschrieben, bei dem während der Ausführung eines Befehls bereits der nächste Befehl adressiert und ausgelesen wird, damit gegebenenfalls vorbereitete Arbeiten für die Ausführung dieses nächsten Befehls ausgelöst werden können. Dabei kann jedoch nicht der Fall eintreten, daß eine vorläufige Adressierung in die endgültige Adressierung eines anderen Speichermoduls umgeändert werden muß, da keine getrennt adressierbaren Speichermodule vorhanden sind, sondern nur eine einzige Speicheranordnung.

Aufgabe der Erfindung ist es, ein Rechnersystem entsprechend dem Oberbegriff des Anspruchs 1 anzugeben, bei dem keine Schwierigkeiten in der vorausschauenden Adressierung der Speicher dadurch auftreten, daß ein aufgrund einer Adressenkomponente oder eines Teils davon ausgelöster Zugriff zu einem bestimmten Speicher nach vollständiger Berechnung der endgültigen Adresse in einen Zugriff auf einen anderen Speicher geändert werden muß. Diese Aufgabe wird erfindungsgemäß durch die im Kennzeichen des Anspruchs 1 angegebenen Merkmale gelöst.

Der unbenutzte Adressenraum enthält also Adressen, für die tatsächlich kein Speicher oder Speichermodul vorhanden ist, so daß aus diesem Grund eine endgültige Adresse in diesem unbenutzten Adressenraum nur auf einer fehlerhaften Adressenangabe oder Adressenberechnung beruhen kann und deshalb zu einer Fehleranzeige führen muß. Wenn jedoch ein vorbereiteter Zugriff infolge einer Adressenkomponente bzw. eines Teils davon eine Adresse in einem solchen unbenutzten Adressenraum ergibt, kann der Speicher, dessen Bereich an den unbenutzten Adressenraum anschließt, für einen Zugriff vorbereitet werden, denn normalerweise, d. h. abgesehen von dem selten auftretenden Fehlerl'all mit einer endgültigen Adresse im unbenutzten Adressenraum, wird sich durch die weiteren Adressenkomponenten eine höhere Adresse ergeben, die dann einen vorhandenen Speicher betrifft. Dadurch wird niemals ein vorläufiger Zugriff in einen endgültigen Zugriff auf einen anderen Speicher bzw. Speichermodul geändert.

Eine Ausgestaltung des erfindungsgemäßen Rechnersystems mit mehr als zwei Speichern ist in dem Unteranspruch gekennzeichnet. Damit wird auch bei einer größeren Anzahl von Speichern bzw. Speichermo-

duln, die beispielsweise unterschiedliche Arbeitsgeschwindigkeiten haben können, eine einfache Möglichkeit angegeben, die Änderung eines vorläufigen Zugriffs in einen Zugriff zu einem anderen Speicher zuverlässig zu vermeiden.

Nachfolgend werden Ausführungsbeispiele der Erfindung anhand der Zeichnungen näher erläutert. Es zeigt

F i g. 1 ein Beispiel eines möglichen Aufbauschemas des Rechnersystems gemäß einem Ausführungsbeispiel der Erfindung,

F i g. 2a, 2b, 2c drei Beispiele einer Adressenberechnung, wobei F i g. 2b und 2c einem Ausführungsbeispiel der Erfindung entsprechen,

F i g. 3a, 3b, 3c drei Zahlenbeispiele einer Adressenberechnung in einem Rechnersystem entsprechend einem Ausführungsbeispiel der Erfindung,

Fig.4 eine schematische Übersicht einer in einem Rechnersystem gemäß einem Ausführungsbeispiel der Erfindung angewandten Speicheranordnung,

Fig.5 eine weitere schematische Übersicht einer derartigen Speicheranordnung.

In Fig. 1 bezeichnet AR ein Register für eine Adressenkomponente A und BR ein Register für eine Adressenkomponente B. Λ/und Bl bezeichnen Eingänge dieser Register, über die den Registern AR und BR die Adressenkomponenten aus anderen Teilen des Rechnersystems, das hier nur insoweit angegeben ist, wie es zur Erläuterung der Ausführungsbeispiele erforderlich ist, zugeführt werden können. Es können noch mehr Register für Adressenkomponenten vorhanden sein; weil es jedoch für das Prinzip unwesentlich ist, sind mehrere solcher Register nicht dargestellt. In einer Recheneinheit RO können Berechnungen, beispielsweise eine Addition, mit den Adressenkomponenten A und B ausgeführt werden. 5IVl bezeichnet ein Schaltelement, über das dem Speicher M1 aus der Recheneinheit RO herrührende Adressen zugeführt werden können. Ebenso ist SV/2 ein Schaltelement, über das einem Speicher M 2 von RO herrührende Adressen zugeführt werden können.

M1 und M 2 bezeichnen Speicher der Speicheranordnung M des Komputersystems. Anfragen auf Zugriff zu einem Speicher M1 oder M 2 werden an die jeweiligen Schaltelemente SlVl und SW2 gestellt. Entsprechend dem Ausführungsbeispiel der Erfindung sind in dem dargestellten Rechnersystem Detektoren D vorhanden, die hier aus einem Teil DA und einem Teil DB bestehen, mit denen anhand eines hier als Beispiel angegebenen Teils der Adressenkomponente bzw. B bestimmbar ist, für welchen der Speicher M1 oder M 2 eine Anfrage auf Zugang erforderlich ist. Ist eine Anfrage für AfI erforderlich, so gibt eine Befehlsleitung /1 ein Anfragesignal zum Schaltelement SW?. ist eine Anfrage für M 2 erforderlich, so gibt eine Befehlsleitung 12 ein Anfragesignal zum Schaltelement SH'2 ab. Auf diese Weise kann mithin im System berücksichtigt werden, daß nach einer Adressenberechnung in der Recheneinheit RO ein Zugriff zum Speicher M 1 oder A/2 erforderlich ist. Schließlich sind noch in Fig. 1 weitere Detektoren DG angegeben, die hier mit dem Schaltelement SlVl verbunden sind und mit denen signalisiert wird, daß das Endresultat einer Adressenberechnung eine Adresse des erwähnten unbenutzten Adressenraums ergibt. Eine derartige Signalisierung in DC sorgt in diesem Beispiel über die Leitung 13 dafür, daß die zugehörige und davor bereits gestellte Anfrage im Schaltelement SlVl rückgängig gemacht wird. Im allgemeinen ergibt eine derartige Signalisierung ein Fehlersignal zum Rechnersystem. Ebenso kann noch ein Detektor DG' vorhanden sein, der mit dem Schaltelement SW2 verbunden ist und mit dem signalisiert wird, daß das Endresultat einer Adressenberechnung eine Adresse des unbenutzten Adressenraums ergibt, der noch über dem ranghöchsten Speicher M 2 vorhanden sein kann. Eine derartige Signalisierung liefert über die Leitung 14 ein Fehlersignal, das hier beispielsweise dem Schaltelement SIV2, mit dem die betreffende, davor

ίο bereits gestellte Anfrage für den Speicher M2 rückgängig gemacht wird, zugeführt wird. DG' kann auch für eine bestimmte andere Signalisierung dienen, die bei F i g. 2b erwähnt wird. Schließlich ist statt oder neben DG' noch eine Befehlsleitung 15 möglich, die von der Recheneinheit RO aus eine Anfrage für den Speicher Ai 2 rückgängig machen kann, siehe auch F ig. 2b.

Die Wirkungsweise wird u. a. anhand von F i g. 2 usw. erläutert Es sei noch bemerkt, daß in F i g. 1 beispielsweise der Detektor DA von D in den Fällen weggelassen werden kann, in denen die Struktur der Adressierung im Rechnersystem derart ist, daß nur die Adressenkomponente B bestimmt, für welchen der Speicher aus Af eine Anfrage gestellt werden muß.

Hierbei kann mithin in einem frühen Stadium aus der Adressenkomponente B abgeleitet werden, um welchen Speicher es sich handeln wird, wie im folgenden noch ausgeführt wird.

In F i g. 2a, 2b 2c sind drei Beispiele von Adressenberechnungen gegeben, mit denen ein Ausführungsbeispiel der Erfindung erläutert wird.

In Fig. 2a ist eine Adressenkomponente B mit den Adressenbits bm, bl,...b2,b\ und eine Adressenkomponente A mit den Adressenbits am, al ... al, a X dargestellt.

Die Addition der beiden Adressenkomponenter. B und A ergibt als Ergebnis eine Adresse C. C hat die Adressenbits el, c2, ... el, cm. Angenommen, die Bits bm und am sind Teile der Adressenkomponenten B und A, mit denen vor der Errechnung des Resultats C bestimmbar ist, für welchen Speicher M1 oder M 2 eine Anfrage auf Zugriff erforderlich ist. Angenommen sei, daß, wenn bm und am beide = 0 sind, eine Anfrage für den Speicher M1 erforderlich ist. Daß bm = 0 ist, wird in DB detektiert, daß am = 0 ist, in DA. Ein in beispielsweise DB vorhandenes, nicht dargestelltes UND-Tor erzeugt in dem Fall ein Signal auf der Leitung /1. Damit ist eine Anfrage an das Schaltelement SlVl für den Speicher AiI gestellt. War beispielsweise eines

so der beiden Bits bm oder am=], so wurde dies in DB oder DA signalisiert, und ein beispielsweise in DB vorhandenes, nicht dargestelltes ODER-Tor erzeugt in dem Fall ein Signal an der Leitung 12. Damit ist eine Anfrage an das Schaltelement SW2 für den Speicher M 2 gestellt.

Falls bm = am = 0 ist, kann folgendes geschehen. Bei der Addition der Komponenten B und A erfolgt eine Übertragung des Bits el nach cm, d. h. cm wird 1. Dies bedeutet, daß das Resultat eine Adresse ist, die nicht im Speicher AfI liegt, sondern im Speicher M2. Die Anfrage für den Speicher AfI müßte mithin in eine Anfrage für den Speicher M2 geändert werden. Dies ist selir nachteilig und deshalb ist eine Adressenstruktur entsprechend Fig. 2b gewählt. Hierin ist in der Komponente B ein zusätzliches Bit bp und in der Komponente A ein zusätzliches Bit ap vorhanden. In dem Fall entsteht eine Anfrage auf Zugriff zum Speicher AfI, wenn sowohl bm und bp als auch am und ap—0

sind. Erfolgt nun beim Bilden des Resultats C ein Übertrag von c/nach cp, so wird ep= I. Letzteres wird in DG 1 signalisiert, und dieses ep= I-Signal sorgt über die Leitung 13 dafür, daß die gestellte Anfrage für den Speicher M\ rückgängig gemacht wird. Dies ist nun möglich, denn da cm = 0 ist, braucht die Anfrage für den Speicher M1 nicht in eine Anfrage für den Speicher M 2 geändert zu werden. Mit anderen Worten: Das Resultat der Berechnung ergab eine Adresse C, die in einem durch die Verwendung der Bits ap, bp, cp entstandenen, unbenutzten Adressenraum lag. Ist jedoch für das Beispiel nach Fig. 2b bm oder am=l, oder, was bei bestimmten Adressierungsstrukturen denkbar ist, auch bp und/oder ap= 1, so wird in D, d. h. in DB und/oder DA festgestellt, daß eine Anfrage für den Speicher Ai 2 erforderlich ist. Das Resultat C kann dann verschieden aussehen:

1) cm= 1 und dabei cp= 1 oder 0. Dies ist gegebenenfalls durch einen Übertrag aus dem Bit el entstanden. Es handelt sich um eine richtige Adresse im Speicher M2, und die bereits gestellte Anfrage war richtig.

2) Bei einer denkbaren Adressierungsstruktur kann c/n=0 und dabei cp= 1 sein, und das bedeutet, daß auch hier wieder eine Adresse im unbenutzten Adressenraum entstanden ist, so daß die bereits gestellte Anfrage für den Speicher M2 rückgängig gemacht werden muß. Dies kann vom Detektor DC aus erfolgen, der in SW2 signalisiert, daß c/n=0 und cp=l ist, und das dadurch ein Signal über die Leitung 14 abgibt.

3) CTn=I oder 0, cp=\ oder 0, und es erfolgt ein Übertrag von cm (also nach links). Dies bedeutet, daß eine Adresse außerhalb des insgesamt möglichen Adressenraums entsteht, die durch die Anzahl von Bits c 1 bis cm bestimmt ist. Ein derartiger Übertrag kann in der Recheneinheit beispielsweise in dem Resultatregister einen Überlauf erzeugen und so dafür sorgen, daß eine gestellte Anfrage in SW 2 für M 2 rückgängig gemacht wird. Siehe die Leitung 15 in Fig. 1.

In Fig. 2c ist angegeben, daß beim Auftreten des zuletzt erwähnten Übertrags vom Bit cm aus auch eine andere Lösung möglich ist. Es ist noch ein unbenutzter Adressenraum über dem Adressenraum des Speichers M 2 vorhanden, der mit dem Bit bn, an bzw. cn bezeichnet ist. Wenn bn und/oder an bereits vor der Adressenberechnung eine 1 sind, so braucht von vornherein nicht berechnet zu werden und es trifft keine Anfrage ein. Eine derartige Situation wird jedoch im Rechnersystem in einem früheren Stadium entdeckt und rückgängig gemacht. Wird bei einer Adressenberechnung cn= 1 infolge eines Übertrags aus cm, so wird dies beispielsweise in DG' signalisiert, und über die Leitung 14 wird die Anfrage für den Speicher M2 rückgängig gemacht

In F i g. 3a, 3b und 3c werden einige nähere Beispiele für den Fall entsprechend Fig.2b gegeben. In der Praxis tritt oft eine folgende Adressierungsstruktur auf: Die Adressenkomponente B ist eine Basisadresse, die grundsätzlich angibt, in welchem der Speicher eine Gesamtadresse gefunden werden muß, die die Summe der Basisadresse und einer Adressenkomponente A ist, auch beispielsweise logische Adresse genannt Dabei wird der Fall, daß bm=0, bp= 1 ist, nicht auftreten. Es ist möglich, daß eine logische Adresse niemals länger als 1 Bit (a 1, a 2, ... al) ist Dabei sind ap und am stets 0.

Hierbei können mithin die folgenden Fälle auftreten: Fig. 3a)bm=bp=0. Dies wird in DB signalisiert (DA ist hier nicht erforderlich) und es ergibt ein Anfragesignal für SW1, also für den Speicher M1.
Das Endergebnis C kann 00c/ ... sein, also eine Adresse in M1, — die Anfrage war richtig — oder 01 α ... infolge eines Übertrags, also eine Adresse im unbenutzten Adressenraum. Der Fall,daß cp= 1 ist, wird in DG signalisiert, und die Anfrage wird rückgängig

ίο gemacht (F i g. 3b, bm= 1, bp=0). Die Basisadresse gibt also an, daß ein Zugang zum Speicher M 2 erwünscht ist. Ein Signal an der Leitung 12 von DB aus nach SW2 sorgt für eine Anfrage für M2. Das Ergebnis C kann 10c/... oder 11c/... sein, in beiden Fällen mithin eine Anfrage für Ml (Fig.3c) bm= Ί, bp=\, also wieder eine Anfrage für M 2. Das Ergebnis kann WcI... sein. Es handelte sich also um eine richtige Anfrage für M 2. Das Ergebnis kann infolge eines Übertrags auch 00c/ und außerdem noch ein nach links entstehender Übertrag sein. Dieser kann in dem Recheneinheitsregister einen Überlauf erzeugen und über die Leitung 15 (Fig. 1) die Anfrage in SW2 rückgängig machen; wenn die Bits an bn und/oder nur cn vorhanden waren, so würde der Fall, daß cn= 1 ist, in dem dann vorhandenen DG'signalisiert und damit über 14 die Anfrage für M 2 rückgängig gemacht werden.

In bezug auf die jeweiligen Adressenräume und ihre Größen muß folgendes erwähnt werden. Der Speicher M1 umfaßt einen Adressenraum, der durch die Anzahl von / Bits bestimmt ist. Die Anzahl möglicher Wortstellen ist mithin 2'. In den Beispielen nach F i g. 2 und 3 hat der Speicher M 2 einen Adressenraum, dei durch die Anzahl von Bits l+p+m bestimmt ist (angenommen war p= 1, m= 10). Die Anzahl möglicher

Wortstellen in M2 und mithin die Größe dieses Adressenraums von M 2 ist daher

2/+p+m_2'⁺P=(2^m—1) - 2ⁱ⁺p.

Die Adresse 2' des Adressenraums für M1 und die Adressen des zwischen MX und M 2 liegender unbenutzten Adressenraums, der also 2'+p-2'Adresser umfaßt, müssen nämlich von der Gesamtheit von 2'+P⁺" abgezogen werden.

Im allgemeinen kann nun angenommen werden, daC

die Anzahl Bits ρ und auch π minimal 1 sein muß, um der obenerwähnten Übertrag aus el bzw. aus cn aufnehmer zu können. Hier kommt noch folgendes hinzu: Dei Speicher M 2 kann 2^m-l Moduln von gleich großer Adressenräumen umfassen. Die Anzahl Bits m wire durch die Anzahl der erwünschten Moduln bestimmt Beträgt diese Anzahl drei, so ist m=2 und sind dit Kombinationen 01, 10, 11 zur Unterscheidung jedei dieser drei Moduln reserviert, während die Übrigblei bende Kombination 00 erforderlich ist, um zu wissen daß im Speicher MX adressiert werden muß (sieh« oben).

Vorstehendes bedeutet daß zum Adressieren ir einem Modul von M 2 ein Raum von 2'+p Adressei vorhanden ist Eines der Bits m ist nämlich 1, und die weiteren Bits l+p sind dann zum Adressieren in einen derartigen Modul verfügbar. Weil ρ minimal 1 ist kam ein solcher Modul von M 2 mithin minimal einei 2'+i_ 2^J=2'=2x so großen Umfang wie der Speichel MX haben. Ist ein solcher Modul größer, beispielsweisi viermal so groß wie der Speicher M1, so muß p=2 Bit sein usw.

In Fig.4 ist ein Ausfuhrungsbeispiel einer in einen Rechnersystem angewandten Speicheranordnung dar

gestellt. M X bezeichnet einen ersten Speicher, der aus einem ersten Adressenraum von 2'möglichen Wortslellen besteht. M 1 kann selbstverständlich aus den Moduln M 11 usw. aufgebaut sein {siehe die gestrichelte Linie in I" i g. 4), dies ist jedoch nicht weiter von Bedeutung. Ai 2 bezeichnet einen zweiten Speicher, der aus 2^m-1 Moduln, m = 3, also 7 Moduln besteht, die zusammen einen zweiten Adressenraum von 2'^(2"'-I) möglichen Wortstcllen umfassen, wobei pro Modul 2^U ρ Wortstcllcn verfügbar sind. In diesem Beispiel ist p = 2 Bits, weil hier als Beispiel ein Modul M 21, M 22,... M 27 des Speichers M 2 2² = 4 χ so groß ist wie der erwähnte Adresscnraum von M X. Ferner ist noch der unbenutzte Ädressenraum Ci zwischen M\ und M 2 vorhanden. Die Größe beträgt

hier mithin 3x2', oder 3 χ die Größe des ersten Adrcsscnraums, nämlich des Speichers AiI. Insgesamt sind M X und G X mit 2'"¹ ρ genauso groß wie ein Modul von Ai 2. Insgesamt umfaßt die ganze Speicheranordnung einen Adresscnraum von 2^h ρ< ^m Adressen. 1st über dem Speicher Ai 2 noch ein unbenutzter Adresscnraum (7 2 erforderlich, so ist er minimal so groß wie der gesamte bisher gebildete Adressenraum von 2'"¹^-"" Adressen: d. li. n= 1. Dieses n*=i Bit dient dazu, einen Übertrag aus dem davorliegenden Adressenraum aufnehmen zu können. Insgesamt beträgt die Größe des Adressenraums schließlich 2'-¹ c*«<" Adressen.

Im rechten Teil der Fig.4 ist angegeben, wie die Adressen für die verschiedenen Teile der Speicheranordnung einschließlich der unbenutzten Adressenräume aussehen. Für jeden Adressenraum vom Speicher AiI, unbenutzten Adressenraum Gl, Moduln Ai21 ... Ai27 von Ai2 und unbenutzten Adresscnraum G 2 ist die Minimal- und die Maximaladressc vermerkt Im beschriebenen Rechnersystem können die Speicher Ai 1 und Ai2 gleich- oder verschiedenartig sein. Sind sie gleichartig, beispielsweise magnetische Kerne oder integrierte Speicher, so ist beim oben beschriebenen Ausführungsbeispiel von Vorteil, wenn sich die Zugriffszeiten dieser Speicher unterscheiden. Af f ist beispielsweise ein verhältnismäßig langsamer und Ai 2 beispielsweise ein verhältnismäßig schneller Speicher. Hierbei ist es gewiß sinnvoll, die Anfragen auf Zugriff zu diesem oder jenem Speicher zu teilen. Sind die Speicher verschiedenartig, so besteht außer in dem Unterschied in der Zugriffszeit auch in dem Unterschied in der Wirkungsweise dieser Speicher ein Argument, um die Anfragen auf Zugriff zu teilen und über die verschiedenen obenerwähnten Schaltelemente SH'zu verteilen.

Us ist denkbar, daß in der Praxis nicht zwei, sondern beispielsweise vier Speicher in derselben Konfiguration unterschieden werden müssen. Die Lösung gleicht dann völlig derjenigen, die vorstehend für die beiden Speicher Ai 1 und M2 beschrieben wurde, in dem Sinne, daß jeder zwischen einem Speicher / und einem Speicher ] liegende und unbenutzte Adressenraum 2^Χλ ' — 2^A minimal ebenso groß ist wie der gesamte vorhergehende Adressenraum (2^Λ Adressen) ist, wenn Y den Minimalwert von 1 annimmt. Vwird durch das Vielfache

κι bestimmt, um das ein Modul des Speichers /größer ist als der gesamte vorhergehende Adressenraum.

In Fig. 5 ist dies schematisch dargestellt. In den Speicheranordnung befinden sich 4 Speicher AiI bis Ai 4. Zwischen jedem der Speicher befinden sich hier ein unbenutzter Adresscnraum G 1, G2und G3. Ein vierler unbenutzter Adressenraum über dem Speicher Ai 4 ist hier nicht dargestellt, da die Größe dieses Adressenraumes nicht wesentlich ist und im Grunde genommen nur angibt, daß beim höchstwertigen Adressenbit ein Übertrag auftreten kann.

Die Anzahl der Bits für den Teil p2 der gesamten Adresse ist minimal 1, und dieser Wert ist hier auch ausreichend, weil ein Modul des Speichers Ai 2 nur doppelt so groß ist wie der Speicher m X. Da der Speicher Ai 2 drei Moduln M 21, M 22 und M23 enthält, sind für m 2 zwei Bits erforderlich. Der dem folgenden unbenutzten Adressenraum G 2 vorhergehende gesamte Adressenraum ist 2^U p² ⁴ ^m2, so daß AW+p2 + m2 ist. Da in diesem Beispiel ein Modul des Speichers Ai3 viermal so groß ist wie der gesamte vorhergehende Adressenraum bis zum unbenutzten Adressenraum G 2, ist hier Y=2, d. h. der Adressenteil ρ 2 umfaßt zwei Bits. Damit ist der unbenutzte Adressenraum G 2 dreimal so groß wie der gesamte vorhergehende Adressenraum.

Da der Speicher Ai 3 nur ein Modul enthält, ist für den nächsten Adressenteil m3 ein Bit ausreichend. Für den unbenutzten Adressenraum G 3 ist also

so daß 2^A wieder der gesamte vorhergehende Adressenraum ist. Da in diesem Beispiel ein Modul des Speichers Ai 4 nur zweimal so groß ist wie der gesamte Adressenraum bis zu dem unbenutzten Ädressenraum G 3, ist hier Y= 1 und damit für den Adressenteil P4 ein Bit ausreichend, so daß der unbenutzte Adressenraum G 3 ebenso groß ist wie der gesamte vorhergehende Adressenraum. Da der Speicher Ai4 ebenfalls nur ein Modul enthält, ist für den Adressenteil n;4 ebenfalls ein Bit ausreichend. Die Adressen am Anfang und am Finde jedes Teils der genannten Speicheranordnung sind ebenfalls in I" i g. 5 angegeben.

Hierzu 3 Blatt Zeichnungen

Claims

!2 06 091 Patentansprüche:

1. Rechnersystem mit einer Speicheranordnung aus wenigstens einem ersten Speicher mit einem ersten Adressenraum von 2'(I > 1) möglichen Watstellen und einem zweiten Speicher aus 2^m-1 (nHi) Moduln, die zusammen einen zweiten Adressenraum umfassen, und ferner mit wenigstens einer Recheneinheit, die aus wenigstens zwei Adressenkomponenten die Adressen von möglichen Wortstellen in der Speicherkonfiguration berechnet, wobei Detektionsmittel anhand wenigstens eines Teils wenigstens einer der Adressenkomponenten bestimmen, bevor das Ergebnis einer erwähnten Adressenberechnung bekannt ist, für welchen Speicher eine Anfrage auf Zugang erforderlich ist, und ein entsprechendes Anfragesignal abgeben, dadurch gekennzeichnet, daß zwischen dem Adressenraum des ersten Speichers (Mi) und dem Adressenraum des zweiten Speichers (M 2) ein unbenutzter Adressenraum vorhanden ist, dessen Größe 2'⁺p—2' Adressen ist, wobei ρ minimal 1 und ferner durch das Vielfache bestimmt ist, um das ein Modul des zweiten Speichers größer ist als der Adressenraum 2' des ersten Speichers, so daß jeder Modul des zweiten Speichers 2'+i> Wortstellen umfaßt, und da eine Anzeigenanordnung ein Fehlersignal abgibt, wenn das endgültige Ergebnis einer Adressenberechnung eine Adresse in dem unbenutzten Adressenraum ergibt.

2. Rechnersystem nach Anspruch 1 mit einer Speicheranordnung, aus mehr als zwei Speichern, dadurch gekennzeichnet, daß jeweils zwischen zwei bezüglich der Adressen aufeinanderfolgenden der Speichern / und / ein unbenutzter Adressenraum vorhanden ist, dessen Größe 2^x+y— 2^xAdressen ist, wobei 2^X die Gesamtanzahl von Adressen aller vorhergehenden Adressenräume der vorhergehenden Speicher 1 bis einschließlich /undder Adressen der dazwischenliegenden unbenutzten Adressenräume ist, und Y minimal 1 und ferner durch das Vielfache bestimmt ist, um das ein Modul des Speichers / größer ist als der gesamte Adressenraum, der durch die Adressenräume aller vorhergehenden Speicher und die dazwischenliegenden unbenutzten Adressenräume gebildet wird.