DE2149760A1

DE2149760A1 - Halbleitervorrichtung

Info

Publication number: DE2149760A1
Application number: DE19712149760
Authority: DE
Inventors: Takashi Fujita
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1970-10-08
Filing date: 1971-10-05
Publication date: 1972-04-13
Also published as: FR2110299A1; JPS5125116B1; AU3396471A; CA931661A; GB1356670A; NL7113770A; FR2110299B1

Description

PATENTANWÄLTE	.2149760
Dipi.-chem. Dr. D. Vhomsen Dipi.-mg. H.Tiedtke Dipi.-chem. G. Bühling Dipi.-mg. R. Kinne	MÜNCHEN 15 KAlSER-LUDWIQ-PLATZ β TEL. 0611/530211 530212 CABLES: THOPATENT TELEX: FOLGT
Dipi.-mg. W.Weinkauff	FRANKFURT (MAIN) 50 FUCHSHOHL 71 TEL. 0811/51 «ββ

Antwort erbeten nach: Please reply tot

8000 München 15 5. Oktober 1971

Matsushita Electric Industrial Co., Ltd. Osaka, Japan

Halbleitervorrichtung

Die Erfindung bezieht sich auf eine Halbleitervorrichtung und insbesondere auf eine Halbleiterschaltvorrichtung, in der ein Feldeffekttransistor (FET) und ein gesteuerter Siliciumgleichrichter (Thyristor) kombiniert sind.

Konventionelle Thyristoren werden getriggert, indem man durch ein Tor einen Strom fließen läßt, und benötigen daher zur Erreichung des Triggerbetriebs relativ viel Energie. Die Isolierung zwischen dem Tor und einer Belastung ist ebenfalls •'oft nicht ausreichend. Ferner muß die Steuerschaltung einen Ausgang mit einer bestimmten großen leistung haben, um einen Strom durch das Tor fließen zu lassen.

209816/1389

Mit der Erfindung werden die vorstehend genannten

Probleme gelöst, indem in einem Feldeffekttransistoraufbau ein Tor gebildet wird.

Mit der Erfindung 'wird eine Halbleitervorrichtung geschaffen, die durch Anlegen einer Spannung an ein Tor der Vorrichtung schnelle Schaltvorgänge durchführen kann.

In einer Ausführungsform besitzt die erfindungsgemäße Halbleitervorrichtung einen vielschichtigen Halbleiter-Diodenaufbau mit abwechselnder Leitfähigkeit, einen Toraufbau zur Torsteuerung der Vorrichtung, der an den Schichten des-Diodenaufbaus gebildet ist und sich über zumindest drei aufeinanderfolgende Schichten erstreckt, und eine zwischen dem Diodenaufbau und dem Toraufbau angeordnete Isolierschicht.

Die Erfindung wird im folgenden anhand schematischer Zeichnungen an einem Ausführungsbeispiel näher erläutert.

Fig. 1 zeigt einen Querschnitt einer Ausführungsform der erfindungsgemäßen Halbleitervorrichtung; und

Fig. 2 a und 2 b zeigen Strom- und Spannungswellenformen zur Erläuterung der Betriebsweise der Vorrichtung nach Fig. 1.

Die in Fig. 1 gezeigte Halbleitervorrichtung besitzt vier Schichten 1, 2, 3 und 4 mit pnpn-Aufbau, der aus einem

209816/1389

2U9760

Einkristall aus Silicium, Germanium, Gallium, Arsenid usw. gebildet ist. Die vier Schichten sind mit P₁, N₁, Pp und N_? bezeichnet. Eine Elektrode 5 steht in ohmschem Kontakt mit der P^-Schicht 1 und bildet die Anode des Elements. Eine andere Elektrode 6 steht mit der Np-Schicht ¹I in ohmschem Kontakt und bildet die Kathode des Elements.

Der Hauptteil der erfindungsgemäßen Halbleitervorrichtung liegt im Triggerabschnitt. Ein sich von der P^-Schicht 1 zur Pp-Schicht 3 erstreckendes Loch 7 ist durch Ätzen, Ultraschallbehandlung usw. senkrecht zur Elementenoberfläche gebildet, Die Innenwandoberfläche des Lochs 7 und der Abschnitt der oberen Oberfläche der P^-Schicht 1, der um die Öffnung des Lochs 7 herum liegt, ist zur Bildung einer Isolierschicht mit einem Isoliermaterial, wie Siliciumoxyd, SiOp usw. oder Siliciumnitrid bedeckt. Auf der Oberfläche dieser Isolierschicht 8 ist eine das Tor des Elements bildende Elektrode 9 durch Verdampfungstechnik usw. gebildet.

Gemäß Fig. 1 steht eine Elektrode 10 in ohmschem Kontakt mit der N^-Schicht 2. Die Ziffern a, b, c und d bezeichnen Leitungen oder Anschlüsse für die entsprechenden Elektroden 5» 6, 9 und 10.

In dem derart aufgebauten Halbleiterelement wird ein Diodenaufbau mit vier Schichten mit gewöhnlichen pn-übergängen zwischen den Elektroden 5 und 6 gebildet, während die Elektrode 9 über die Isolierschicht B mit der P^Schicht 1, der !^-Schicht.

209816/1389

2H9760

2 und der Pp-Schicht 3 zur Bildung eines Feldeffektaufbaus in Verbindung steht. Ferner bildet die Elektrode 10 eine ohmsche Elektrode für eine MOS-Diode (Metalloxydhalbleiterdiode), die aus der Nj-Schicht 2, der Isolierschicht 8 und Elektrode 9 besteht. Wird zwischen die Elektroden 5 und 6 eine Spannung angelegt, wobei der Elektrode 5 ein positives Potential gegeben wird, wird somit der übergang zwischen der N^-Schicht und der Pp-Schicht in Sperrichtung vorgespannt und läßt keinen Strom fließen, bis die angelegte Spannung über der Durchbruchspannung der Vorrichtung liegt. Wird zwischen die Elektroden 9 und 10 eine geeignete Spannung mit positivem Potential an der Elektrode 10 angelegt, während eine Spannung unterhalb der Durchbruchspannung zwischen den Elektroden 5 und 6 liegt, wird ein p-leitfähiger Kanal in der i^-Schicht 2 an der Grenzfläche mit der Isolierschicht 8 gebildet und läßt einen Strom zwischen der Ρ,,-Schicht 1 und der Pp-Schicht 3 fließen. In diesem Augenblick ist die Sperrspannung an dem übergang zwischen der N^-Schicht 1 und der P^-Schicht 2 aufgehoben, und der Pfad zwischen den Elektroden 5 und 6 ist in den Leitzustand gesetzt.

Im vorhergehenden wurde nur der Fall beschrieben, daß alle Elektroden 5, 6, 9 und 10 verwendet werden. Die gleiche ^Betriebsweise kann jedoch auch mit nur den Elektroden 5, 6 und erreicht werden. Wird in diesem Fall eine Spannung zwischen die Elektroden 5 und 6 mit positivem Potential an der Elektrode 5 angelegt und eine andere Spannung zwischen die Elektroden 5 und 9 mit positivem Potential an der Elektrode 5 angelegt, wird ein p-leitfähiger Kanal in der N.-Schicht 2 an der Grenzfläche mit

209816/ 1389

der Isolierschicht 8 in gleicher Weise wie im vorhergehenden Pail gebildet, und der Pfad zwischen den Elektroden 5 und 6 wird leitend, da der P₁~N₁-übergang in Durchlaßrichtung vorgespannt ist.

Die vorstehend angegebene Betriebsweise wird anhand der Fig. 2a und 2b erläutert. Fig. 2a zeigt die Wellenform eines Stroms, der zwischen den Elektroden 5 und 6 fließt, und Fig. 2b zeigt die Wellenform einer Spannung, die zwischen den Elektroden 9 und 10 oder 5 und 9 liegt. Wird beim Anliegen einer Spannung zwischen den Elektroden 5 und 6 eine Spannung, wie sie in Fig. 2b gezeigt ist, zwischen die Elektrode 9 und 10 oder 5 und 9 in der zuvor beschriebenen Weise angelegt, kann ein Strom, wie er in Fig. 2a gezeigt ist, durch die Elektroden 5 und 6 fließen.

In der zuvor beschriebenen Ausführungsform wird eine vierschichtige Diode mit pnpn-Aufbau verwendet, und eine Torspannung wird an den Bereich angelegt, der sich über drei Schichten P₁, N₁ und Pp erstreckt. Es ist jedoch zu bemerken, daß gleiche Ergebnisse erhalten werden können, wenn eine andere vielschichtige Diode verwendet wird und eine Torspannung an mehr als zwei Schichten angelegt wird.

Wie sich aus der vorhergehenden Beschreibung der erfindungsgemäßen Halbleitervorrichtung ergibt, können im Gegensatz zu den konventionellen Thyristoren, bei denen ein Schalt vorgang durch Fließen eines Stroms durch eine Torelektrode herbeigeführt wird, bei der erfindungsgemäßen Halbleitervorrich-

209816/1389

tung SehaltVorgänge durchgeführt werden, indem nur eine Spannung an eine Torelektrode angelegt wird. Daher benötigt die erfindungsgemäße Vorrichtung für Triggervorgänge nur eine geringe Energie, und daher kann die Steuerschaltung eine geringe Ausgangsleistung besitzen. Ferner ist bei der erfindungsgemäßen Vorrichtung die Isolierung zwischen dem Tor und der Belastung gut; es kann eine relativ große Stromführungskapazität erreicht werden; und Schaltvorgänge können mit hohen Geschwindigkeiten durchgeführt werden. Schließlich ist es bei Verwendung von Galliumarsenid oder Galliumphoshid möglich, bei Einschaltung des Elements eine Lichtemission zu erreichen.

Mit der Erfindung wird somit eine Halbleitervorrichtung geschaffen, die vier Halbleiterschichten mit einem pn-übergang zwischen jedem Paar benachbarter Schichten und einen Toraufbau zur Torsteuerung der Vorrichtung besitzt, der über Isolierschichten an drei Halbleiterschichten angeordnet ist.

209816/1389

Claims

Patentansprüche

Γl.yHalbleitervorrichtung, gekennzeichnet durch einen vielschichtigen Halbleiterdiodenaufbau (1, 2, 3» ¹O mit abwechselnder Leitfähigkeit, einen Toraufbau (7, 9) zur Torsteuerung der Vorrichtung, der an Schichten des Halbleiterdiodenaufbaus (1, 2, 3, h) gebildet ist und sich über zumindest drei Schichten (P., N., P„) erstreckt, und durch eine Isolierschicht (8), die zur Isolierung des Toraufbaus (7, 9) zwischen dem Diodenaufbau (1, 2, 3, ¹O und dem Toraufbau (7» 9) angeordnet ist.

2. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß der Halbleiterdiodenaufbau (1, 2, 3_J 4) vier Schichten (P₁, N₁, Pp, Np) besitzt und daß der Toraufbau (7» 9) senkrecht zur Halbleiteroberfläche in dem Halbleiterdiodenaufbau (1, 2, 3, k) gebildet ist.

3. Halbleitervorrichtung nach Anspruch 1, gekennzeichnet durch eine positive Elektrode (5), die auf der äußersten p-leitfähigen Schicht (P₁) des Diodenaufbaus (1, 2, 3, ¹O gebildet ist, und durch eine negative Elektrode (6), die auf der äußersten n-leitfähigen Schicht (Np) des Diodenaufbaus (1, 2, 3, 4) gebildet ist, wobei der Toraufbau (7» 9) an zumindest drei Schichten (P₁, N₁, P₂) des Diodenaufbaus (1, 2, 3, ¹O angeordnet ist und sich darüber erstreckt und beim Anlegen einer geeigneten Spannung einen Leitungskanal in zumindest einer Schicht (N₁) bildet, die einen in Sperrichtung vorgespannten pn-übergang mit einer benachbarten Schicht bildet.

20981 6/1389

1|. Halbleitervorrichtung nach Anspruch 3, gekennzeichnet durch eine weitere Elektrode (10), die auf der Schicht (Ν.) gebildet ist, in der der Leitungskanal zu bilden ist.

5. Halbleitervorrichtung nach Anspruch 4, dadurch gekennzeichnet, daß der Diodenaufbau (1, 2, 3, ¹O vier pnpn-Schichten (P₁, N₁, P₂, Np) besitzt, wobei die weitere Elektrode (10) auf der n-Zwischenschicht (N₁) gebildet ist, und daß sich der Toraufbau (7, 9) über die pnp-Schichten (P₁, N₁, P₂) erstreckt,

0 9,8 16 /J 3 8,9