DE2138877A1 - Schaltungsanordnung zur Wiedergewin nung von Informationsworten, die auf einem magnetischen Aufzeichnungsmedium redundant aufgezeichnet sind - Google Patents

Description

Dipl.-Ing. Heinz Bardehle

Patentanwalt

8 Munches 22, Kernufr. IS, U. 29255E-Postanschiili München 2ό, Postfach 4

Mein Zeichen: P 1266

Anmelder: Honeywell Information Systems Inc. 200 Smith Street
Waitham/Mass., V. St. A.

3. Aug. 1971

Schaltungsanordnung zur Wiedergewinnung von Informationsworten, die auf einem magnetischen Aufzeichnungsmedium redundant aufgezeichnet sind

Die Erfindung liegt auf dem Gebiet der magnetischen Aufzeichnung; sie betrifft insbesondere eine Vorrichtung bzw. Schaltungsanordnung zur Beibehaltung einer hohen Wiedergabegenauigkeit in Magnetband-Aufzeichnungssystemen.

In Systemen zur Aufzeichnung von digitalen Informationen auf einem magnetischen Aufzeichnungsmedium, wie einem Magnetband, und zur V/i e der gäbe des jeweils aufgezeichneten Signais ist es wünschenswert, über hohe Arbeitsgeschwindigkeiten, hohe Informationspackungsdichten und sehr hohe Genauigkeit zu verfugen, und zv/ar insbesondere dann, wenn ein derartiges magnetisches Aufzeichnungsmedium mit elektronischen Rechnern verwendet wird. Ein derartiges magnetisches Aufzeichnungsmedium weist neben der Eigenschaft, erhebliche Kosten mit sich zu brinren, noch bestimmte unerwünschte Eigenschaften auf,

103887/1762

dxe darin liegen, daß das betreffenae magnetische Aufzeichnungsmedium über seine Län^e nicht magnetisch gleichmäßig ist, sondern vielmehr nach wiederholtem Gebrauch magnetisch unbrauchbar ist. Durch derartige magnetische Aufzeichnungsträger v/erden dann unerwünschte Wiedergabesignale erzeugt, die durch fehlerhaft aufgezeichnete Magnetflecken oder durch eingestrahlte Interferenzsignale oder dgl. hervorgerufen worden sind. Wenn das Magnetband in einer unkontrollierten bzw. nichtgesteuerten Umgebung verwendet xvird, ist es im übrigen gegenüber Bit-Ausfällen anfällig, die auf die Einführung von Streu-Staubpartikelchen und dgl. zurückgehen. Es dürfte ohne weiteres einzusehen sein, daß in elektronischen Rechnern und dgl. die Einführung eines fehlerhaften Informationsbits oder das Auftreten eines Fehlers in der Informationsbiteingabe eine starke Beeinflussung der Rechengenauigkeit zur Folge hat. Demgemäß muß große Sorgfalt aufgewandt werden, um sicherzustellen, daß die zu einem Hagnetband hin übertragene Information auch tatsächlich auf diesem.Magnetband aufgezeichnet wird oder zumindest hinsichtlich des Fehlers korrigiert wird, der auf die Wiedergewinnung der betreffenden Information von dem Magnetband angezeigt wird.

W Es ist bekannt, eine hohe Genauigkeit dadurch zu erzielen, daß ein una dieselbe digitale Information redundant auf zwei gesonderten Aufzeichnungsspuren eines Aufzeichnungsmediums aufgezeichnet wird. Ί/enn die auf dem betreffenden Aufzeichnungsmedium gespeicherte Information wiedergegeben wird, werden die Informationssignale beider Signalspuren an eine Ausgangskiemme oder Auswerteeinrichtung abgegeben. Keine der bisher bekannten Vorrichtungen oaer Schaltungsanordnungen kann jedoch entweder allem oder in Kombination das Fehlen eines oder mehrerer Bits in einem Informationswort korrigieren sowie den Verlust von Datenbits anzeigen. Ferner gibt/bisher keine Schaltungsanordnung, die ein Fehler-si-jnai zu erzeugen

109887/1782

138877

imstande ist, das kennzeichnend ist für einen Verlust in der Wortsynchronisation.

Der Erfindung liegt demgemäß die Aufgabe zu Grunde, eine verbesserte Vorrichtung bzw. Schaltungsanordnung zu schaffen, die redundant aufgezeichnete Informationen wiederzugewinnen gestattet.

Gelöst wird die vorstehend aufgezeigte Aufgabe bei einer Schaltungsanordnung bzw. Vorrichtung zur Wiedergewinnung von Inforsatioiisworten, die redundant auf einem magnetischen ^weispur—Aufzeichnungsmedium aufgezeichnet sind, wobei Info rmationsworte unter Verwendung einer Doppelfrequenzcodierung auXrreseicb.net sind, gemäß der die Ini'ormationsworte abwechselnd Taktbits und Datenbits umfassen, wobei das Vorhandensein eines Datenbits kennzeichnend ist für eine erste Binärzahl, während das Fehlen eines Datenbits kennzeichnend ist für eine zweite Binärzahl, erfindungsgemäß dadurch,

a) daß Einrichtungen vorgesehen sind, die die Informationsworte von jeder Aufzeichnungspur aufnehmen und erste und zweite Datenworte erzeugen, aus denen die Taktbits entfernt sina, und

b) daß Einrichtungen vorgesehen sind, die auf das Fehlen eines Datenbits in einem der Datenworte hin ein Datenbit korrigieren, das kennzeichnend ist für eine erste Binärzahl, una die damit ein korrigiertes Datenwort erzeugen.

Die Schaltungsanordnung bzw. Vorrichtung icann darüber hinaus Einrichtungen enthalten, die Abweichungen zwischen entsprechend liegenden Datenbits in dem ersten una zweiten Datenwort ermittein und cie ein dafür kennzeichnendes Datenbit-Fehxersxgnal erseu~en. Ferner können die aufgezeichneten Information sv/orte eine Wortenae-MarKierunn enthalten, die ein

10 9 887/1762

138877

Paritätsbit in jedem Informationswort umfaßt, wobei eines der Paritätsworte kennzeichnend ist für eine erste Binärzahl, während das andere Paritätsbit kennzeichnend ist für eine zweite Binärzahl, so dalö ein gerader oder ungerader Paritätscode angezeigt wird. Ferner sind Einrichtungen vorgesehen, die die Paritätsbits aufnehmen una diese mit den Datenbits in jedem Datenwort festhalten, so daß ein Wortsynchronisations-Fehlersignal in dem Fall erzeugt wird, dab die Parität des korrigierten Datenworts und die Parität, die durch die Wortend-emarüierung angezeigt wird, unterschiedlich " sina.

An Hand von Zeichnungen wird die Erfindung nachstehend an einem Ausführungsbeispiel näher erläutert. Fig. 1 zeigt schematisch in einem Blockschaltbild eine Schaltungsanordnung gemäß der Erfindung. Fig. 2 zeigt die Zusammensetzung der Datemvorte una der Wortende-Markierung, wie sie in Verbindung mit der Schaltungsanordnung gemäß der Erfindung verwendet werden. Fig. 3 zeigt ein Zeitdiagramm, an Hand dessen die Arbeitsweise der Schaltungsanordnung gemäß Fig. 1 für den Fall erläutert wird, daü ein Datenbit-Fehler erzeugt ist. ^ Fig. 4- zeigt ein Zeitdiagramm, an Hand dessen die Arbeitsweise der Schaltungsanordnung gemäß Fig. 1 für den Fall . erläutert wird, daß ein Wortsynchronisations-Fehler erzeugt ist.

Figuren 5-A. bis 5J zeigen verschiedene, b'gfs. auftretende Fehler sowie die Fehlerkorrektur und -anzeige durch die Schaltungsanordnung gemäß Fig. 1.

Die in Fig. 1 dargestellte bevorzugte Ausführungsform der Erfindung enthält Eingangsklemmen 10 und 12 für die Aufnahme von Informationsworten von einer redundanten Zweispur-Aufzeichnung. Derartige Informationsworte sind hinsichtlich

109887/1762

138877

ihrer Bedeutung in Fig. 2 angedeutet. Dabei ist zum Zwecke der Veranschaulichung angenommen, daß jedes Inforrnationswort vier Datenbits und eine Wortende-Markierung enthält. Die Taictbits, die abwechselnd mit den Datenbits una mit der VJortende-Markierung oder den Paritätsbits auftreten, sind nicht dargestellt. Die Wortenae-Markcierung enthält abweichende Paritätsbits. Wenn die ersten vier Datenbits eine gerade Parität in ihrer ursprünglich aufgezeichneten Form aufweisen, dann ist die Wortende-Markierung gegeben durch eine binäre "1" una eine binäre "0" für die Spuren 1 bzw. 2. Wenn eine derartige Parität ungerade ist, dann sina die Wortendemarkierungs—Paritätsbits vertauscht. Die Darstellung der Informationsworte gemäß Fig. 2 zeigt redundante Uorte mit der Bitfolge 1010. Die V/Ortendemarkierung ist für die Spur gegeben durch eine binäre "1" una für die Spur 2 durch eine binäre "0", da nämlich die Bits der Informationsworte eine geraae Parität aufweisen. Die auf diese Darstellung der Informationsworte folgenae Darstellung zeigt das korrigierte Datenwort an, wie es in einem Register 23 auftritt.

Die Taktbits v/erden von dem jeweiligen Informationswort mit Hilfe einer Schaltung 14 getrennt, weiche die Übertragung der Informationswortbits seriell durch 1-Bit-Pufferregister und 42 ermöglicht. Mit Hilfe einer Schaltung 18 werden dann an entsprechender Steile auftretende Datenbits verglichen, woraufhin ein Datenbit-Fehlersignal erzeugt wird, wenn derartige, an entsprechender Stelle auftretende Datenbits voneinander verschieden sind. Die Wortende-MarKierungsbits, die durch das letzte Bit in dem jeweiligen Informationswort angezeigt werden, v/erden mit Hilfe einer Schaltung 22 verglichen, die anzeigt, ob eine geraae oder ungerade Parität in den ursprünglich aufgezeichneten redundanten Informationsworten vorhanden ist. Eine Schaltung 32 vergleicht die Wortende-Marrierungsbits hinsichtlich Übereinstimmung una erzeugt ein Wortende-Markie-

109887/1762

rungsfehlersignai für den Fall, daß dieser Zustand vorhanden ist.

Die an entsprechender »Steile auftretenden Datenbits werden über ein ODER-Glied 20 zusammengefaßt, wodurch auf einer Leitung 44 ein korrigiertes Datenbit abgegeben wird, Di -j v.o auftretenaen korrigierten Datenbits v/erden in ein Schieberegister 28 eingeführt, in weichem ein vollständiges Datenwo.ru gespeichert wird. Die Parität des korrigierten Datenworts, das nunmehr in dem Schieberegister 28 enthalten ist, wird durch eine Paritäts-Generatorlogik 24 festgelegt, deren Aus.-:an<--*ssignai mit den Signalen verglichen wird, die an den bezeichneten Ausgängen einer Wortende-Harkierungs-Paritätsanzeir-'eschaitung 22 auftreten. Dieser Vergleich wird mit Hille der Schaltung 26 vorgenommen, die in dem Fall ein Wortsynchronisations-Fehlersignal erzeugt, dass Unterschiede zwischen den zuvor erwähnten Paritäts-Anzeigen vorhanden sind. Ein V/ortende— Markierungsfehler kann ferner die Abgabe eines V/ortsynchronisations-Fehlersignals bewirken. Die Datenübertragung an eine Auswerteeinrichtung kann mit Hilfe einer Schaltung 30 verhindert werden, wenn diese ein Wortsynchronisations-Fehlersignai oder ein Datenbit-Fehlersignai oder sogar beide Fehiersignaie aufnimmt. Die Zeitsteuerung der Schaltungsanordnung bzw. Vorrichtung gemäß Fig. 1 erfolgt mit Hilfe eines Worttaktes und eines Bittaictes. Diese Takte bzw. TaKtsignale werden mit Hilfe der Schaltung 16 in der Trennschaltung 14 und mit Hilfe von Kippschaltungen 66 und 68 und eines Zählers erzeugt.

Im Betrieb v/erden die Taictbits und die Datenbits, die an den Eingangsklemmen 10 und 12 aufgenommen werden, mit Hilfe des ODER-Gliedes 50 zusammengefaßt und dem einen Eingang eines UND-Gliedes 52 zugeführt. Die Schaltung 16, au der das UND-Glied 52 gehört, erzeugt ein Zeitsteuersignal, das über die

109887/1762

Jueiturtf· 54- abgegeben wird und das zu einem Zeitpunkt auftritt bzw. beginnt, der einem Viertel der Periode entspricht, welche eine Taktbitzelle umfaßt, der eine Datenbitzelle nachfolgt. Das Teitsteuersignal endet dabei, nachdem eine Zeitspanne entsprechend drei Viertel der betreffenden Periode vergangen ist. Tritt bei dieser Schaltungsanordnung am Ausgang eines invertierenden Verstärkers 56 ein Ausgangssignal mit hohem Pegel auf, so bewirkt das UND-Glied 52 eine Ansteuerung bzw. Trirrgerung der monostabilen Kippschaltung 58₅ deren Ausgangssignal um ein Viertel einer Periode später die monostabile Kippschaltung 60 triggert. Diese Kippschaltung 60 erzeugt ein Z-eit steuersignal auf der Leitung 54, das während einer halben Periode auftritt. Während der zuletzt erwähnten halben Periode tritt das Ausgangssignal des invertierenden Verstärkers 56 mit niedrigem Pegel auf, wodurch die Funktion des UND-Gliedes 52 während der Datenbit-Zeiienzeit gesperrt bzw. verhindert ist.

Das auf der Leitung 54- auftretende Zeitsteuersignai ist. das Freire.he-Ein;:anrssir;nal für die UHD-Giieder 62 und 64-, an deren anderen Eingängen die Informationsworte auftreten, die an den 3in-:angsitlemmen 10 und 12 aufgenommen werden. Die UND-Glieder 62 und 64- sind während der Taxtbit-Zeiienzeit gesperrt; sie sind während der Datenbit-Zeiienzeit übertragungsfähig, währenddessen die Datenbits seriell in die Pufferregister 40, 42 übertragen werden.

Die Pufferregister 40 und 42 werden nach Aufnahme derartiger Datenbits mit Hilfe der monostabilen Kippschaltungen 66 und zurückgestellt. Die Kippschaltung 66 erzeugt einen Bit-Taictimpuis kurzer Dauer auf die Aufnahme der RücKflanke des auf der Leitung 54 auftretenden Zeitsteuersignals hin. Die Kippschaltung 68 erzeugt einen Impuls kurzer Dauer auf die Aufnahnio der Rückflani-r.e des Bittaictimpulses hin. Ein derartiger

1 09887/176¥

Impuls bewirkt die Zurückstellung der lufferregister 40, 4i nach der BittaKtzeit, una außerdem schaltet er einen N-Bit-Zähler 70 weiter, der dazu benutzt wird, den ZeitpunKt einer WortendemarKierung auf der Wort-Taktleitung anzuzeigen.

Sämtliche in den Registern 40 una 42 Jeweils aufgenommenen Datenbits werden in dem ODER-Glied 20 oaer in einer entsprechenden Zusammenfassungsemrichtung zusammengefaßt, und zwar derart, daß auf der Leitung 44 ein korrigiertes Datenbit auftritt. Dies

k bedeutet, daß in dem Fall, daß ein ursprünglich aufgezeichnetes binäres "1 "-.Signal in einer der Informationsspuren nicht aufgenommen worden ist, dennoch ein solches Signal als koirriciertes Signal auf der Leitung 44 auftritt. Gleichzeitig werden die an entsprechenden Stellen auftretenden Datenbits hinsichtlich Übereinstimmung verglichen, wobei auf die Feststellung jeglicher Abweichungen zwischen den betreffenden Signalen ein Daten-Bit-Fehlersignal über die Leitung 72 abgegeben wird. Die Anzahl an Daten-Bit-Fehlern je Datemirort kann durch einen Zähler 75 gezählt und von dessen Ausgangsklemme 77 angezeigt werden. Ein Exklusiv-ODER-Giied 74 nimmt die an entsprechenden Steilen auftretenden Datenbits auf und gibt ein Signal über eine Leitung 76 ab, wenn derartige Bits

w sich voneinander unterscheiden. Für Taktzwecke bzw. Zeitsteuerzwecke werden das durch den Verstärker 78 invertierte WorttaKtsignal una das Bittaict signal über die Leitung 76 den Eingängen des UND-Gliedes 80 zugeführt, dessen Ausgangssignal über die Leitung 72 abgegeben wird. Auf an entsprechenden Stellen auftretende Datenbits entsprechender Binärzahien hin wird ein Daten-Bit-Fehlersignal nicht erzeugt.

Jedes der auf der Leitung 44 auftretenden korrigierten Datenbits wird in das Schieberegister 28 zum ,jeweiligen BittaktZeitpunkt eingeschoben. Nachdem das korrigierte

109887/1762

Daten-Bit-Wort in das Register 28 geladen ist, xvird eine Prüfung zu dem Wortende-MarkierungsZeitpunkt vorgenommen, wie er durch den Zähler 70 angezeigt wird. Die Paritäts-Generatoriogik 24 erzeugt einen Impuls auf der Leitung 82, wenn die Parität des korrigierten Daten-Bit-Wortes gerade ist, oaer einen Impuls auf der Leitung 84 , wenn die betreffende Parität als ungerade angezeigt ist. Derartige Paritäts-Generator-Logikschaltungen sind an sich bekannt und können durch e_inen Honeywell Paritäts-Generator Pac, Model PG-340 gebildet sein. Gleichzeitig mit der durch die Logik 24 vorgenommenen Prüfung bewirkt die Schaltung 22 eine Anzeige der Parität der Wortenuemarkierung, wie sie ursprünglich auf dem magnetischen Aufzeichnungsmedium aufgezeichnet war. Wie zuvor ausgeführt, wird auf eine Wortenaemarkierung hin, die eine Anzeige bezüglich einer geraden Parität liefert, eine binäre "1" auf der Leitung 92 auftreten, während eine binäre "0" auf der Leitung 90 auftritt. Eine auf der Leitung 90 auftretende binäre "0" wird mit Hilfe des invertierenden Verstärkers 94 invertiert, so daß nur binäre "1"-Signale dem UND-Glied 96 zugeführt werden. Dieses UND-Glied 96 liefert damit eine Anzeige für das Vorliegen einer geraden Wortendemarkierung· In entsprechender Weise wird ein© ungerade Anzeige bezüglich der Wortendemaricierung m±v Hilfe des invertierenden Verstärkers 98 und des UND-Gliedes 100 vorgenommen. Die Ausgangssignale des UND-Gliedes 96 und des UND-Gliedes 100 werden mit den auf den Ausgangsleitungen 84 bzw. 82 der Logik 24 auftretenden Ausgangssignalettverglichen. Dieser Vergleich wird in der Schaltung 26 mit Hilfe der UND-Glieder 102 und 104 vorgenommen, die ein Ausgangssignal an ein ODER-Glied 106 in dem Fall abgeben, daß bezüglich ihrer Eingangssignale Abweichungen festgestellt worden sind. In einem derartigen pan gibt das ODER-Glied 106 ein Wort-Synchronisations-Fehlersignal an der Klemme 108 ab. Wenn somit eine gerade Parität durch die Logik angezeirrt; wird und wenn eine ungerade Parität der Wortendemarkierun·'¹: durch die Schaltung 22 angezeigt wird, wird ein

109887/1762

Wortsynchronisations-Fehlersignal erzeugt.

Wenn die beiden Wortende-Markierungsbits kennzeichnend sind für eine binäre "0" oder eine binäre "1"^wird darüber hinaus dieser Zustand mit Hilfe der UKD-Giieder 110 bzw. 112 ermittelt. Der betreffende Zustand führt dazu, daß über ein ODER-Glied 114 ein Wortende-Markierungsf ehiersiprnal abgegeben wird. Das Wortende-Markierungsfehlersignai kann dem ODER-Giiοd zugeführt werden, um ebenfalls ein Wortsynchronisations-Fehlersignal zu erzeugen.

Die Daten in dem Schieberegister 23 werden durch das betreffende Schieberegister hindurchgeschoben una an einer Ausgangskiemme 120 an eine Auswerteeinrichtung abgegeben. Diese Abgabe erfolgt über eine Schaltung 30, und zwar nur unter wünschenswerten Bedingungen bzw. Zuständen. Wie z.B. dargestellt, werden die Daten zu den Klemmen 120 hin übertragen, wenn wanrend der Datenwortzeit ein Datenbitfehler nicht aufgetreten ist und wenn ein Wortsynchronisationsfehler während der betreffenden Zeitspanne nicht aufgetreten ist. Wenn ein Datenbitfehler und ein Wortsynchronisationsfehier während einer Datenwortzeit bzw. -Zeitspanne auftreten, wird das Flipflop 130 durch den Datenbitfehier gesetzt, und ferner wird der eine Eingang des UND-Gliedes 134 freigegeben. Der andere Eingang des betreffenden UND-Gliedes 134- wird durch den Wortsynchronisationsfehler angesteuert bzw. freigegeben. Dadurch wird ein Verknüpfungssignal· ^H0^!f dem einem Eingang der UND-Glieder 136 zugeführt, und zwar über den invertierenden Verstärker 132. Auf diese Weise ist eine Datenübertragung zu den Klemmen 120 hin verhindert. Der Worttakt bzw. die VJorttaxtsignale werden nach einer gerirugen Verzögerung aufgenommen, die durch eine Versögerungsschaitung 138 hervorgerufen bzw. bewirbt wird. Durch diese Verzögerung wird das Einhalten einer Zeitbedingunr-i; vermieden. Das betreffende Sirnai bewirkt

109887/1782

die Rücksteiiunr; des Flipflops 1^)0 über das Verzögerungsglied 140, nachdem für das korrigierte Datenwort, das ohne Fehlersignale erzeugt worden ist, genügend Zeit zur Verfugung gestanden hat, um über die Klemmen 120 an eine Auswerteemr ichtun·-: bzw. Hut ζ einrichtung hin übertragen zu werden. Das am Ausgang des Verzögerungsgliedes 138 auftretende Signal wird ferner durch ein Verzögerungsglied 140 verzögert, durch dessen Ausprani-sfü^nsl das IM/lpflop 130 una der Zähler 75 zurückgestellt werden.

Aus Vorstehendem dürfte ersichtlich sein, daß in dem Fall, daß aus irgendeinem Grund eine Binärzahlen_anzeige eines Verknüpf ungswerts "1" in einem der Informationsworte fehlt, die an den Eingangskiemmen 10 und ΛΖ aufgenommen werden, die Schaltungsanordnung bzw. Vorrichtung gemäß der Erfindung eine Korrektur dieses Zustanas vornimmt und einen Datenbitfehler anzeigt. Es dürfte ferner ersichtlich sein, daß der Zusatz einer eindeutigen Wortendemarkierung dazu herangezogen werden kann, ein Wortsynchronisations-Fehlersignal zu erzeugen, wenn eine Übereinstimmung zwischen der Parität des korrigierten Datenworts una der Wortendemarkierung festgestellt wird, die auf dem magnetischen Aufzeichnungsmedium aufgezeichnet ist. Es dürfte ferner ersichtlich sein, daß das Auftreten eines Datenbitfehiers bzw. eines Datenbit-Fehlersignals ohne das Auftreten eines Wortsynchronisations-Fehiersignals und umgekehrt wahrscheinlich in den meisten Fällen nicht die Auslöschuni? des aufgenommenen Informationswortes erforderlich macht. Dies bedeutet, daß die Wahrscheinlichkeit eines Ausfalls eines Datenbits in einem Datenwort an mehr als einer Bitposition eines gegebenen Datenworts sehr gering ist. Ferner ist der fehlerhafte Zusatz eines Datenbits unwahrscheinlich, das kennzeichnend ist für eine binäre "1". Im übrigen würde das Auftreten eines Wort synchronisation^ehiers ohne eines Datenbitfehiers wahrscheinlich anzeigen, daß die Parität der

109887/1782

V/ortendemarkierung selbst fehlerhaft war una daio das Datenwort korrekt ist. Dies bedeutet, daß die Wahrscheinlichkeit, daJi ein für eine binäre "1" kennzeichnendos Datenbit an entsprechenden Positionen der beiden Informationsworte fehlt, sehr gering ist.

Ein weiteres Merkmal der Erfindungg besteht darin, dar das Fehler* eines Tantbits an entsprechenden Positionen in ,jedem der Inforrnationsworte, die an den Klemmen 10 und 12 aufgenommen worden sina, ermittelt una als Wortsynchronisationsfehier an-

w gezeigt wird. Wenn z.B. an entsprechenden Positionen auftretende TaKtbits fehlen, werden die Freigabe-Einganr-osignaie für das UND-SIied 52 nicht aufgenommen, und das auf der Leitung 54- auftretende Zeitsteuersignal wird während der Dateribitzeit nicht erzeugt. Demgemäß iv'erden die nächsten Datenbits nicht über die UND-Glieder 62 und 64- übertragen. Wenn die nächsten Datenbits durch Binärzeichen "1" gegeben sind, dann würde anschließend ein Wortsynchronisationsfehler bzw. ein Wortsynchronisationsfehlersigna! erzeugt werden, und zwar auf Grund der Wahrscheinlichkeit der Übereinstimmung der Parität zwischen dem korrigierten Datenwort, das von dem Schieberegister 28 her aufgenommen ist, und dem Wortenae-MarKierungssignai, das über die Leitungen 90 und 92 her aufgenommen worden ist. Wenn derartige Datenbits gegeben wären durch Binärzeichen "1",würde das ODER-Glied 50 einen Impuls an das UND-Glied 52 abgegeben, und von diesem Schaltungselement aus würden die Datenbits als Taktbits für die Schaltung 16 erscheinen. Demgemäß vri.rd das Seitsteuersignal auf der Leitung 54- verzögert, was mit einer derartigen Wahrscheinlichkeit zu einer Übereinstimmung führt.

Wenn die nächsten Datenbits durch Binärseichen "0" dargestellt wären, wurden sie ebenfalls nicht über die UND-Glieder 62 und. übertragen werden. Die nächsten aufgenommenen Paktbits wurden

109887/1762 _BAD

dann mit der Schaltung 16 entsprechend dem gewünschten Ergebnis' zusammenwirken. Damit ist jedoch eine vollständige Datenbitposition übersprungen, und der N-Bit-Zähler 70 erzeugt das Worttaktsignal bis zum Auftreten einer Datenbitposition nach der WortendemarKierung nicht. Ein derart folgendes Datenbit würde dann notwendigerweise aus entsprechenden Datenbits in jedem der folgenden aufgenommenen Informationsworte bestehen. Es ist aber auch möglich, daß die betreffenden Bits einfach durch Fehlen der Information gebildet sind, was kennzeichnend ist für ein Binärzeichen "0". Diese Ähnlichkeit bzw. Übereinstimmung der binären Zustände auf den Leitungen und 92 wird durch die Schaltung 32 ermittelt, die daraufhin wieder ein Wortende-Markierungsfehlersignal erzeugt. Das Fenien eines einzigen Taktbits an der Klemme 10 oder an der Klemme ΛΖ wird dabei selbstverständlicn nicht festgestellt. Außerdem führt dies, was noch weit wichtiger ist, nicht zu der Abgabe eines fehlerhaften Datenworts an den Klemmen 120.

Im folgenden sei Fig. 3 näher betrachtet. In Fig. 3 ist ein Zeitdiagramm dargestellt, weiches die Erzeugung eines Datenbitfehl er signals veranschaulicht. Die Signalfoigen A und B, die auch in Form von Zahlen dargestellt sind, werden an den Klemmen 10 bzw. 12 aufgenommen. In der Signalfolge B fehlt ein Datenbit an der ersten Datenbitposition. Die Parität der Viortendemarkierung ist als gerade angezeigt. Die Schaltung erzeugt die Signalfolge C, die zur Abgabe der Datenbit-Signalfolgen. D und E an den Ausgängen der Register 40 bzw. 42 führt. Der Bittaicfc ist als Signalfolge F veranschaulicht; der Worttakt ist als Signalfolge I veranschaulicht. Die korrigierten Datenbits sind als Signalfolge H dargestellt. Das Datenbit-Fehiersi;-;nal ist als.Signalfolge G dargestellt. Die Signalfoige J zeigt die gerade Parität an, wie sie von der Logik 24-geliefert wird. Dies führt zum Fehlen eines Wortsynchronisation s-Fehl er signals, wie dies die Signaifoige K veranschaulicht.

INSPECTED 109887/1782

Die Signalfolge M zeigt die gerade Parität der Wortencemarkierung an, wie dies von der Schaltung 22 angezeigt wird. Da das Signal bzw. der Impuls der Signalfoige H mit hohem -t'egel auftritt una da die hier nicht näher dargestellte Signalfolge L mit niedrigem Pegel auftritt, wird von dem UND-Glied kein Ausgangssignal abgegeben. Da das Signal bzw. der Impuls der Signalfolge J mit hohem Pegel auftritt una da das Ausgangssignai des UND-Gliedes 100 mit niedrigem Pegel auftritt, tritt auch kein Ausgangssignal von dem UIiD-GIied 104- her auf. Demgemäß k werden keine Wortsynchronisationsfehier bzw. Wortsynchronisations-Pehlersignale erzeugt.

Die in Fig. 4- dargestellten Signalfolgen veranschaulichen den Vorgang der Erzeugung eines Wortsynchronisations-Fehiersignais. Die Signalfolgen A und B sind hier wie in Fig. 3 dargestellt, wobei in beiden Signaifoigen die ersten auftretenden Datenbits fehlen. Die Paritätsanzeige der Wortendemarkierung ist hier gerade. Die Signalfolgen A und B sind auch hier in Zahlenform wiedergegeben. Die Signalfoigen D und E werden durch die Kombination der Signalfolgen A, B und C erzeugt. Die Datenbit-Fehlersignaifoige G wird hier nicht erzeugt, da sämtliche Datenbits k einander entsprechen. Die korrigierten Datenbits sind in der Signaifolge H veranschaulicht. Diese Bits sind dabei jedoch nicht tatsächlich korrigiert. Da die Parität der korrigierten, in der Signaifolge H veranschaulichten Datenbits ungerade ist, wird die Signalfolge L abgegeben. Da die angegebene Parität der Wortendemarkierung gerade ist, fuhrt die» zur Abgabe der Signalfolge M. Die Kombination der Signalfoigen L und M führt zur Abgabe eines Wortsynchronisations-IPehlersignals, wie dies durch cie Signaifolge K veranschaulicht ist.

Im folgenden seien die Figuren 5A bis 5 J näher betrachtet. Die Datenbits und die Itfortende-Mariiierungsbits beider Datenspuren sind in Zahlenform angegeben. Die Zahlendarstellung

109887/1762

remap Fi". ^l)A veranschaulicht den erwünschten Zustand be-

süpiich der Zahlendarstellungen nach Figuren 5B bis 5J. In Figuren 5B und 5C smö. die Zahlendarstellungen wiederholt, die m Figuren 3 unu 4 angegeben sind. In Piff. 5D ¹St der Fall veranschaulicht, nemäß don zwei Datenbitfohler hervorgerufen werden. Dabei ist das korrigierte Datenwort in dem Register 28 das gewünschte V/ort. Fig. 5E veranschaulicht den Fall, gemäß dem sowohl ein Datenbit~Fehl er signal als auch ein Wortsynchronisations-Fohiersi'~r.ai erzeugt wird. Fig. 5? veranschaulicht an einem Feispiel einen Wortende-Markierungsfehler, wohingegen Fig. 5^Λ darüber hinaus den Zustand veranschaulicht, daß ein Datenbitfehler vorliegt. Bei den obigen Beispielen ist ein .Vuesetsen eines für eine binäre "1" charakteristischen Datenbits veranschaulicht. In Figuren 5H una 51 ist das Auftreten eines zusätzlichen Datenbits veranschaulicht. Fig. 'pll zeigt dabei sowohl einen Datenbitf ehler, als auch einen Ii ort synchronisationsfehler, während Fig. 51 lediglich einen Datenbitfehier anzeigt. In Fx;:. 5J ist das Aussetzen veranschaulicht sowie das Fin__nufügen der Paritätsbits in die Wortendemarkierung, die zu eine;:: Wortsynchronisationsfehler führt.

Wie zuvor erläutert, ist die Wahrscheinlichkeit, daß an entsprechenden Positionen in jedem der Informationsv/orte ein Datembit auftritt, das kennzeichnend ist für das Aussetzen bzw. Fehlen eines Binärzeichens "1" gering. Außerdem ist die Wahrscheinlichkeit gering, daß ein Datenbit, das kennzeichnend ist für ein Binärzeichen "1", in fehlerhafter Weise hinzugefügt wird. Tn einem derartigen Fell sollte lediglich das Auftreten eines Wortsynchronisationsf.ehl.ers und eines Datenbitfehiers innerhalb desselben Wortze'ltrahmens die Sperrfunktion der Schaltung 30 steuern, währenddessen das korrigierte DatenwoT't nicht an eine Auswerteeinrichtung übertragen wird. Es dürfte ,jedoch einzusehen sein, daß bestimmte Fehlerzustände in der Praxis häufiger vorkommen können als andere Fehler-

109887/1762

zustänae und daß eine derartige Sperrfunktion geändert werden kann, und zwar in Anpassung an die für ein gegebenes System am günstigsten liegenden statistischen Viahrscheinlichkeiten. Es dürfte ferner einzusehen sein, daß die Schaltungsanordnung bzw« Vorrichtung gemäß der Erfindung mit mehr als zwei Aufzeichnungsspuren zusammenarbeiten kann, die redundante Informationen führen, ohne daß vom Erfindungsgedanken abgewichen wird. So icann z.B. in einem redundanten Dreispur—System die in Fig. 1 dargestellte Schaltungsanordnung teilweise verdoppelt werden., so daß eine Vielzahl von Fehiersignaien erzeugt werden kann. Dabei kann z.B. die Kombination der Spuren 1 und 2, der Spuren 2 und 3 und der Spuren 1 und 3 zur Erzeugung ,jeweils eigener Fehlersignale führen. Ein Verknüpfungsnetzwerk könnte dabei so ausgelegt sein, daß die Redundanz von mehr als einem entsprechenden Fehlersignal geprüft wird. In diesem Fall würde ein tatsächliches Fehlersignal erzeugt werden. Wenn lediglich eine der betreffenden Kombinationen zur Abgabe eines Fehlersignals führt, würde dieser Fehlerzustand aufgehoben werden.

109887/1762

Claims (14)

1. Patentansprüche

   Schaltungsanordnung zur V/iedergewinnung von Informationsworten, die auf einem zumindest zwei Aufzeichnungsspuren enthaltencien magnetischen Aufzeichnungsmedium redundant aufgezeichnet sind, wobei für die Aufzeichnung der Information sv/orte eine Doppelfrequenzcodierung benutzt ist, bei der die Informationsworte abwechselnd Taktbits und Date'nbits enthalten, wobei das Vorhandensein eines Datenbits eine erste Binärzahl una das Fehlen eines Datenbits eine zweite Binärzahl anzeigt, dadurch gekennzeichnet,

   a) daß Einrichtungen (14·) vorgesehen sind, die die Informationsworte von jeder Aufzeichnungsspur aufnehmen und erste und zweite Datenworte mit aus den Inforuationsworten ausgeblendeten TaKtbits erzeugen, und

   b) daß Einrichtungen (30) vorgesehen sind, die auf das Fehlen eines Datenbits in einem der Datenworte hin ein für die erste Binärzahl charakteristisches Datenbit korrigieren und ein korrigiertes Datenwort erzeugen.
2. 2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß Einrichtungen (18) vorgesehen sind, die ungleiche Bits an entsprechenden Bitpositionen des ersten una zweiten Datenworts ermitteln und die ein dafür kennzeichnendes Datenbit-Fehlersignai erzeugen.
3. 3. Schaltungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß Einrichtungen vorgesehen sind, die ein für das korrigierte Datenwort kennzeichnendes Paritäts-Signal erzeugen.
4. 4-, fjchaitungsanordnung nach Anspruch 3, dadurch gekennzeichnet, daß Einrichtungen vorgesehen sind, die das erzeugte Paritäts-Signal mit einem die tatsächliche Parität der von dem magnetischen Aufzeichnungsmedium aufgenommenen Informationsworte anzeigenden Signal vergleichen.

   109887/1762 '

   213887?
5. 5· Schaltungsanordnung nach Anspruch 4-, dadurch gekennzeichnet, daß Einrichtungen (26) vorgesehen sind, die bei negativem-Vergleichsergebnis ein Wortsynchronisier-Fehiersignai erzeugen.
6. 6. Schaltungsanordnung nach Anspruch 5» dadurch gekennzeichnet, daß Einrichtungen (30) vorgesehen sind, die die übertragung des korrigierten Datenworts an eine Auswerteeinrichtung in dem Fall verhindern, daio das Datenbit-

   _k Fehlersignal una das Wortsynchronisier-Eehlersignai itfähren eines bestimmten Datenwort-Seitrahmes auftreten.
7. 7. Schaltungsanordnung nach Anspruch 1 oaer 2, dadurch gekenn zeichnet, dali die aufgezeichneten Informationsworte eine Wortenae-MarKierung enthalten, welche em Paritätsbit in gedem Informationswort umfaßt, daß das eine Paritätsbit kennzeichnend ist für eine erste Binärzahi, während das anaere Paritätsbit kennzeichnend ist für eine zweite Binärzahl, derart, daß ©ine gerade oder ungerade Parität angezeigt wird, und daß Einrichtungen vorgesehen sind, die auf die Aufnahme der Datenbits in Jedem Datenwort hin Paritätsbits erzeugen.
8. 8. Schaltungsanordnung nach Anspruch 7» dadurch geKennzeiohnet, daß Einrichtungen (32) vorgesehen sind, die Übereinstimmungen der Paritätsbits ermitteln una ein Wortende*Harkieru»g3-FehlereigBai EU erzeugen gestatten.
9. 9. Schaltungsanordnung nach Anspruch 7 oaer 8, dadurch gekennzeichnet, daß Einrichtungen (30) vorgesehen sind, die die übertragung- des korrigierten Datenworts an eine Ausleerte einrichtung in dem Fall verhindern, daü das Datsnbit-Fehiersignai una das V/o rtenae-Markie rung s-Fehi er signal während eines bestimmten Datenwort-Zeitrahmens auftreten.

   109887/1762
10. 10. Schaltungsanordnung nach Anspruch 7? dadurch geKennzeiehnet,

    a) daß Einrichtungen vorgesehen sind, die die Parität der Wortende-Markierung ermitteln,

    b) daß Einrichtungen vorgesehen sind, die ein für das korrigierte Datenwort kennzeichnendes Paritäts-Signal erzeugen, una

    c) daß Einrichtungen vorgesehen sind, die in dem Fall ein Wort-Synchronisier-Fehlersignai erzeugen, daß ein der Parität entsprechendes Signal und das Paritätssignal voreinander atweichen.
11. 11. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß Einrichtungen (26) vorgesehen sind, die ein VJort-Synchronisier-Fehlersignal in dem Fall erzeugen, daß Taktbits an entsprechenden Bitpositionen in jedem der aufgenommenen Informationsworte fehlen.
12. 12. Schaltungsanordnung nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet,

    a) daß eine Signale einer ersten Gruppe von Signalen abgebende Signalquelie (62) und eine zweite Redundanz-Signalquelle (64-), die eine zweite Gruppe derselben Signale abgibt, vorgesehen sind, wobei die erste und zvreite Gruppe von Signalen jeweils unterschiedliche Paritäts-Signale enthält, die kennzeichnend sind für einen Paritäts-Zustana,

    b) daß Einrichtungen (20) vorgesehen sind., die die Signale der ersten und zweiten Gruppe von Signalen zur Erzeugung einer korrigierten Gruppe von Signalen zusammenfassen, u

    c) daß Einrichtungen (22,26) vorgesehen sind, die die Parität der korrigierten Gruppe von Signalen mit dem Paritäts-Zustana vergleichen, der durch die Paritäts-Signale der ersten und zweiten Gruppe von Signalen

    -109887/1762

    charakterisiert wird, una die ein Gruppensignal-Fehlersignai auf die Ermittelung von Abweichungen zwischen den betreffenaen Signalen erzeugen.
13. 13. Schaltungsanordnung nach Anspruch 12, dadurch gekennzeichnet, daß Einrichtungen (32) vorgesehen sind, die Übereinstimmungen zwischen den Paritäts-Signaien der ersten und ziveiten Gruppe von Signalen ermitteln und die ein Parität s-IFehl er signal zu erzeugen imstande sind.
14. 14. Schaltungsanordnung nach Anspruch 13, dadurch gekennzeichnet, daß Einrichtungen (30) vorgesehen sind, die die Übertragung der korrigierten Gruppe von Signalen an eine Auswerteeinrichtung in dem Fall verhindern, daß entweder ein Paritätssignai-Fehler oder ein Gruppensignal-Fehier in ein una demselben Gruppenzeitrahmen mit dem Signalfehier aufgetreten ist.

    1 09887/1762

    ZA

    Leerseite