DE2108496B2 - Circuit arrangement for the continuous functional control of the information processing and the output of data telegrams, especially in the case of computer-controlled railway signal systems - Google Patents
Circuit arrangement for the continuous functional control of the information processing and the output of data telegrams, especially in the case of computer-controlled railway signal systemsInfo
- Publication number
- DE2108496B2 DE2108496B2 DE19712108496 DE2108496A DE2108496B2 DE 2108496 B2 DE2108496 B2 DE 2108496B2 DE 19712108496 DE19712108496 DE 19712108496 DE 2108496 A DE2108496 A DE 2108496A DE 2108496 B2 DE2108496 B2 DE 2108496B2
- Authority
- DE
- Germany
- Prior art keywords
- computer
- output
- outputs
- computers
- monitoring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/18—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits
- G06F11/181—Eliminating the failing redundant component
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/18—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits
- G06F11/183—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits by voting, the voting not being performed by the redundant components
- G06F11/184—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits by voting, the voting not being performed by the redundant components where the redundant components implement processing functionality
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
- G06F11/2215—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test error correction or detection circuits
-
- G—PHYSICS
- G08—SIGNALLING
- G08C—TRANSMISSION SYSTEMS FOR MEASURED VALUES, CONTROL OR SIMILAR SIGNALS
- G08C25/00—Arrangements for preventing or correcting errors; Monitoring arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/02—Arrangements for detecting or preventing errors in the information received by diversity reception
- H04L1/06—Arrangements for detecting or preventing errors in the information received by diversity reception using space diversity
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Computer Hardware Design (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Hardware Redundancy (AREA)
- Multi Processors (AREA)
- Train Traffic Observation, Control, And Security (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Description
Die Erfindung betrifft eine Schaltungsanordnung zur ständigen Funktionskontrolle der Informationsverarbeitung und der Ausgabe von Datentelegrammen, bei der ein Datentelegramm für einen Üoertragungskanal in parallel betriebenen, gleichartigen Rechnern parallel erarbeitet und auf getrennten Leitungen einem gemeinsamen Ausgang für diesen Obertragungskanal zugeführt wird, mit einer Überwachungs- und Ausgabevorrichtung, die durch Vergleich der getrennt erarbeiteten Datentelegramme das Ausgangssignal eines defekten Rechners unterdrückt, insbesondere bei prozeßrechnergesteuerten Eisenbahnsignalanlagen.The invention relates to a circuit arrangement for the continuous function control of the information processing and the output of data telegrams a data telegram for a transmission channel in computers of the same type operated in parallel developed and fed to a common output for this transmission channel on separate lines, with a monitoring and output device that suppresses the output signal of a defective computer by comparing the separately processed data telegrams, especially in process computer-controlled railway signal systems.
Eine Schaltungsanordnung der vorstehend beschriebenen Art ist aus der DT-OS 14 74 071 bekanntA circuit arrangement of the type described above is known from DT-OS 14 74 071
Aus dem Buch von R. K. Richards. »Electronic Digital System«, New York - London -Sydney. 1966. S. 596 bis 601. ist es bekannt, daß bei drei gleichen, parallelwirkenden datenverarbeitenden Systemen durch Mehrheitsentscheid verhindert werden kann, daß am Ausgang der Mehrheitslogik ein falsches Bit auftritt, wenn nur von einem System ein falsches Bit abgegeben wird. Bei diesen Systemen ist eine aktive Reaktion auf eine festgestellte Abweichung zwischen zwei Systemen nicht vorgesehen.From the book by R. K. Richards. Electronic Digital System, New York - London - Sydney. 1966. p. 596 to 601. It is known that with three identical data processing systems operating in parallel a majority decision can prevent a wrong bit from appearing at the output of the majority logic, if only one system sends a wrong bit. In these systems there is an active response to an ascertained discrepancy between two systems is not provided for.
Aus der DT-AS 11 26 938 ist es bereits bekannt, zur Sicherung der Steuerung von Fernmeldevermittlungsanlagen die Geräte in allen Steuerstufen zu verdoppeln und jeweils den Ausgang eines Gerätes einer Stufe mit den Eingängen beider Geräte der nächsten Stufe zu verbinden. An jedem Geräteeingang wird dort ein Vergleich beider gelieferten Informationen durchgeführt. Bei Feststellung eines Fehlers wird dann in beiden Geräten einer Stufe nur die Information des ungestörten Gerätes der vorigen Stufe verarbeitet. Mit dieser Sicherung wird der Ausfall eines Gerätes in seiner Wirkung auf eine Stufe beschränkt, in allen anderen Stufen bleibt die Prüfbarkeit und Verdopplung erhalten. Bei dieser bekannten Anordnung sind viele Vergleicher erforderlich. Außerdem werden diese nicht überprüft. Eine solche Anordnung ist in manchen Fällen nicht sicher genug, so z. B. bei rechnergesteuerten Eisenbahnsignalanlagen, bei denen eine hohe signaltechnische Sicherheit verlangt wird.From the DT-AS 11 26 938 it is already known to Securing the control of telecommunications switching systems to double the devices in all control levels and the output of a device of one level with the inputs of both devices of the next level associate. A comparison of the two pieces of information provided is carried out at each device input. If an error is detected, the both devices of one level only processes the information of the undisturbed device of the previous level. With With this safeguard, the failure of a device is limited in its effect to one level, in all at other levels, the verifiability and duplication are retained. There are many in this known arrangement Comparator required. In addition, these are not checked. Such an arrangement is in some cases not sure enough B. in computer-controlled railway signal systems where a high level of signaling security is required.
Aus der DT-AS 12 22 550 ist eine Schaltungsanordnung zum Überwachen zweier parallelbetriebener gleichartiger Übertragungseinrichtungen in Zeitmultiplex -Fernmeldevermittlungsanlagen bekannt, bei der nach Feststellung eines Fehlers jeweils auf eine Reserveeinrichtung umgeschaltet wird und bei der diese Reserveeinrichtung vor Inbetriebnahme zunächst selbst geprüft wird. Bei Feststellung einer Störung der Reserveeinrichtung wird dann erneut umgeschaltet und die ursprünglich benutzte Einrichtung noch einmal geprüft. Diese Schaltungsanordnung benutzt also nur eine Einrichtung.From the DT-AS 12 22 550 a circuit arrangement for monitoring two parallel operated similar transmission facilities in time division multiplex telecommunication switching systems known in the after a fault has been detected, a switch is made to a reserve device and in which this Reserve device is checked by itself before commissioning. If a malfunction of the Reserve device is then switched over again and the device originally used again checked. This circuit arrangement therefore only uses one device.
Aus der DT-AS 12 93190 ist eine bitserielle Übertragung bei Datenverarbeitungsanlagen bekannt.The DT-AS 12 93190 is a bit-serial Transfer known in data processing systems.
Aus der Druckschift »Control Engineering«, Vol. 16, Heft 2, 1969, S. 102 bis 105, ist eine Mehrheitsentscheidung in Form einer zwei von drei Auswahl bekannt, die auf die Feststellung eines defekten Rechners hinausläuft.From the publication "Control Engineering", Vol. 16, Heft 2, 1969, pp. 102 to 105, a majority decision in the form of a two of three selection is known, the amounts to determining a defective computer.
durch zweifache Nachrichtenübertragung bekanntknown by double message transmission
In der älteren Anmeldung P 2017 853 wird bereits Schutz beansprucht für ein Steuerverfahren für eine Prozeßsteuerung, insbesondere für prozeßrechnergesteuerte Eisenbahnsignalanlagen, mit zwei die gleiche Eingangsinformation verarbeitenden Kommandoeinheiten, von denen die eine Kommandoeinheit zu erarbeitende Informationsteile und <.le andere Kommandoeinheit zugehörige Prüfteile erarbeitet, bei dem die Ausgänge beider Kommandoeinheiten in einer Verknüpfungseinheit zusammengefaßt werden unü bei dem jeweils das Zusammenpassen von Informationsteil und Prüftet! überwacht wird, das dadurch gekennzeichnet ist, daß beide Kommandoeinheiten parallel den Informationsteü erarbeiten, daß wenigstens wahlweise die eine oder andere Kommadoeinheit aus dem selbsterarbeiteten Informationsteil den zugehörigen Prüfteil erarbeitet, daß aber die Verknüpfungseinheit zur Sicherung der Übertragung zwischen der Verknüpfungseinheit und einem Befehlsempfänger jedenfalls nur wahlweise den Informationslei! v>n der einen (anderen) Kommandoeinheit und den Prüfteil von der anderen (einen) Kommandoeinheit zum Befehlsempfänger sendet und daß erst der Befehlsempfänger den Empfang eines zu einem Informationsteil passenden Prüfteils überwachtIn the older application P 2017 853, protection is already claimed for a control method for a process control, in particular for process computer-controlled railway signal systems, with two command units processing the same input information, of which one command unit is to be processed and every other command unit is being processed by test parts associated with it in which the outputs of both command units are combined in a linking unit and in which the matching of the information part and the test! is monitored, which is characterized in that both command units work out the information control in parallel, that at least one or the other command unit works out the associated test part from the self-developed information part, but that the link unit for securing the transmission between the link unit and a command receiver is only optional the information center! v> n the one (other) command unit and sends the test part from the other (one) command unit to the command receiver and that only the command receiver monitors the receipt of a test part that matches an information part
Vorliegend wird kein mit dem dort geschützten Steuerverfahren übereinstimmender Schutz beansprucht In the present case, no protection is claimed that corresponds to the tax procedure protected there
Die Aufgabe der Schaltungsanordnung nach der Erfindung besteht darin, bei der Informationsverarbeitung und Ausgabe von Datentelegrammen durch parallel arbeitende Rechner eine fortlaufende Funktionskontrolle zu ermöglichen und die geforderte Sicherheit zu gewährleisten.The task of the circuit arrangement according to the invention consists in the information processing and output of data telegrams by computers working in parallel to enable and to guarantee the required security.
Die Schaltungsanordnung nach der Erfindung ist dadurch gekennzeichnet, daß zur gleichzeitigen Ausgabe mehrerer Datentelegramme für mehrere Übertragungskanäle in drei Rechnern bitparallel erarbeitete Informationsteile und Prüfteile aller Datentelegramme bitseriell über einen jeweils diesem Übertragungskanal zugeordneten Ausgang des Rechners den getrennten Leitungen zugeführt werden, daß die Überwachungsund Ausgabevorrichtung durch paarweisen, bitweisen Vergleich und Mehrheitsentscheid einen defekten R ehner feststellt, daß die Überwachungs· und Ausgabevorrichtung mittels einer Steuereint .ehtung zur Abgabe der Datentelegramme an die Übei tragungskanäle während der Dauer, in der an den Ausgängen der Rechner die Informationsteile bitseriell auftreten, die Ausgänge eines von ihr ausgewählten, als nicht defekt festgestellten Rechners und während der Dauer, in der an den Ausgängen der Rechner die Prüfteile bitseriell auftreten, die Ausgänge eines anderen, als nicht defekt festgestellten Rechners mittels eines allen drei Rechnern und der Überwachungs- und Ausgabevorrichtung gemeinsam zugeordneten Taktgebers auf die Übertragungskanäle durchschaltet, und daß zur Funktionsprüfung der Vergleichs- und der Steuereinrichtung über die Ausgänge der Rechner absichtlich gefälschte Datentelegrammteile abgegeben werden, wenn der entsprechende Rechner nicht von der Steuereinrichtung zur Abgabe dieses Datentelegrammteiles auf die Übertragungskanäle ausgewählt ist.The circuit arrangement according to the invention is characterized in that for simultaneous output several data telegrams for several transmission channels in three computers in parallel Information parts and test parts of all data telegrams bit-serially over a respective transmission channel assigned output of the computer are fed to the separate lines that the monitoring and Output device by pairwise, bitwise comparison and majority decision a defective one R ehner determines that the monitoring and output device by means of a control unit for delivering the data telegrams to the transmission channels during the period in which the bits of information appear at the computer outputs, which Outputs of a computer selected by you and found to be non-defective and for the duration in which the test parts appear bit-serially at the computer outputs, the outputs of another as not defective determined computer by means of all three computers and the monitoring and output device jointly assigned clock switches through to the transmission channels, and that for a functional test the comparison device and the control device deliberately forged data telegram parts via the outputs of the computers are issued when the corresponding computer is not available from the control device this data telegram part is selected on the transmission channels.
Mit dieser Schaltungsanordnung wurde eine Möglichkeit gefunden, die Funktionskontrolle ohne zusätzlichen Aufwand, und ohne zeitliche Behinderung der Prozeßsteuerung in deren Ablauf einzufügen.With this circuit arrangement, a possibility was found to check the function without additional Effort, and without time hindrance to insert the process control in its sequence.
Die Erfindung sei an Hand der F i g. 1 und 2 beispielsweise näher erläutert In den Figuren sind nur die Teile dargestellt die unbeditigt für das Verstand'« der Erfindung erforderlich sind. Es zeigtThe invention is based on FIG. 1 and 2, for example, explained in more detail. In the figures are only the parts are shown which are unrelated to the mind '" of the invention are required. It shows
F i g. 1 ein Schema der erfindungsgemäßen Schaltungsanordnung und den Aufbau eines Datentelegramms undF i g. 1 shows a diagram of the circuit arrangement according to the invention and the structure of a data telegram and
Fig.2 ein Blockschaltbild der erfindungsgemäßen Überwachungs- und Ausgabevorrichtung.2 shows a block diagram of the inventive Monitoring and output device.
Die in F i g. 1 dargestellten Rechner Rl, R2 und R3 arbeiten parallel. Sie bekommen die gleichen Eingangsdaten DE Da sie gleichartige Programme haben, müssen sie zu gleichen Ergebnissen kommen. Die Ausgänge der Rechner sind mit einer Überwachungsund Ausgabevorrichtung OA V verbunden, über die die Übertragungskanäle KX bis Kn wahlweise mit den Ausgängen der Rechner verbunden werden können. Durch einen gemeinsamen Taktgeber Γ wird sichergestellt, daß die drei Rechner zur gleichen Zeit Daten zu Überwachungs- und Ausgabevorrichtung ÜA V ausgeben und diese auf die entsprechenden Übertragungskanäle durchschaltet.The in F i g. 1 illustrated computer R1, R2 and R3 work in parallel. They get the same input data DE Since they have programs of the same type, they must come to the same results. The computer outputs are connected to a monitoring and output device OA V , via which the transmission channels KX to Kn can optionally be connected to the computer outputs. A common clock Γ ensures that the three computers output data to the monitoring and output device ÜA V at the same time and switches them through to the corresponding transmission channels.
Jeder Rechner RX, R2 und R3 besitzt mindestens so viele Ausgänge RXIaX bis an, RlIaX bis an und RiIaX bis an. wie Übertragungskanäle KX bis Kn vorhanden sind. Die Ausgabe der Telegramme erfolgt parallel und alle Ausgänge der Rechner, jedoch wird auf jedem Ausgang das anstehende Telegramm seriell (bitweise) gegeben. Durch den gemeinsamen Takt wird gewährleistet, daß die drei Rechner zur gleichen Zeit Daten (Bit) zur Überwachungs- und Ausgabeschaltung ÜA V ausgeben. Die Überwachungs- und Ausgabeschaltung ÜAV vergleicht die Ausgabedaten der drei Rechner und stellt gegebenenfalls mit Mehrheitsentscheid fest, welcher Rechner gestört ist. Dieser Rechner wird dann von den abgehenden Datenkanälen KX bis Kn abgetrennt.Each computer RX, R2 and R3 has at least as many outputs RXIaX up to an, RlIaX up to an and RiIaX up to an. how transmission channels KX to Kn are available. The telegrams are output in parallel and all computer outputs, but the telegram is sent serially (bit by bit) at each output. The common clock ensures that the three computers output data (bits) to the monitoring and output circuit ÜA V at the same time. The monitoring and output circuit ÜAV compares the output data of the three computers and, if necessary, determines with a majority decision which computer is malfunctioning. This computer is then separated from the outgoing data channels KX to Kn .
Die von der Überwachungs- und Ausgabevorrichtung ÜA V getroffenen Entscheidungen werden über Überwachungsleitungen ÜX, Ü2 und Ui zu den Rechnern gegeben. Die von den drei Rechnern abgegebenen gleichen Telegramme DTsetzen sich nach dem unteren Teil der Fig. I aus dem Informationsteil Adresse AD + Befehl B und Prüfteil R zusammen. Zur Übertragung auf die Übertragungskanäle KX bis Kn kann jeweils für ein Telegramm von einem Rechner, z. B. Al. der Informationsteü, z. B. //Rl, und von einem anderen Rechner, z. B. R2, der Prüfteil R/R2 verwendet werden.The decisions made by the monitoring and output device ÜA V are given to the computers via monitoring lines ÜX, Ü2 and Ui. Emitted by the three computers, the same telegrams DTsetzen after the lower part of Fig. I from the information part of the address AD + instruction B, and R test piece together. For transmission to the transmission channels KX to Kn , a telegram from a computer, e.g. B. Al. the information part, e.g. B. // Rl, and from another computer, e.g. B. R2, the test part R / R2 can be used.
Der Rechner, von dem der Informationsteü genommen wird, soll im folgenden Informationsrechner genannt werden, der Rechner, von dem Prüfteil genommen wird, der Redundanzrechner. Die Funktio nen Informations- bzw. Redundanziechner sind den Rechnern RX, R2, R3 nicht fest zugeordnet, sie werden von der Überwachungs- und Ausgabevorrichtung ÜA V festgelegt, und zwar nach der momentanen ausgewählten Reihenfolge bzw. dem Störungszustand des Rechnertripeis.The computer from which the information part is taken shall be called the information computer in the following, the computer from which the test part is taken, the redundancy computer. Functionali NEN information or Redundanziechner are the computers RX, R2, R3 is not permanently assigned, they are determined by the monitoring and output device ÜA V, after the current selected order or the fault status of the Rechnertripeis.
Die F i g. 2 zeigt die erfindungsgemäße Überwachungs- und Ausgabeschaltung UAV in einem Ausführungsbeispiel. Sie besteht aus einer Durchschalteinrichtung A £, drei Vergleichseinrichtungen Vl 2, V23und V31 und einer Steuereinrichtung ST. Die drei Vergleichseinrichtungen vergleichen die von den drei Rechnern Rl1 R2 und R3 über ihre Ausgänge RXIaX bis an, RlIaX bis an und R3/a1 bis an ausgegebenen Datentelegramme derart bitweise, daß die Einrichtung Vl 2 die Bit der Telegramme der Rechner Rl und R2, dieThe F i g. 2 shows the monitoring and output circuit UAV according to the invention in one embodiment. It consists of a switching device A £, three comparison devices Vl 2, V23 and V31 and a control device ST. The three comparison devices compare the data telegrams output by the three computers Rl 1 R2 and R3 via their outputs RXIaX to an, RlIaX to an and R3 / a1 to an in such a way that the device Vl 2 reads the bits of the telegrams from the computers Rl and R2, the
Einrichtung V23 die Bit der Telegramme der Rechner Rl und A3 und die Einrichtung V31 die Bit der Telegramme der Rechner A3 und Ri vergleichen. Der Vergleich erfolgt jeweils gleichzeitig für die momentan an den Ausgängen der Rechner seriell anliegenden Bit. Bei fehlerhafter Ausgabe an einem Ausgang eines Rechners, z. B. des Rechners Al, melden zwei Vergleichseinrichtungen einen Fehler, nämlich, die Einrichtungen V12 und V31. Die Steuereinrichtung Si stellt durch die über die Leitungen Vl, V2 und V3 gegebenen Vergleichssignale fest, welcher Rechner gestört ist. Ein Rechner gilt dann als gestört, wenn seine Bitfehlerrate in einem der Ausgänge ein bestimmtes Maß überschreitet, z. B. vier Fehler pro Telegramm. Die Steuereinrichtung St erzeugt an ihren Ausgängen, abhängig von den Signalen der Vergleichseinrichtungen, Durchschaltkommandos für zwei Rechner. Im Falle des gestörten Rechners Ri werden dann über die Leitungen S2 und 53 die Ausgänge der Rechner R2 und R3 in der Durchschalteeinrichtung AE auf die Übertragungskanäle ACl bis Kn durchgeschaltet. Über die Leitung 51 wird die Durchschaltung des Rechners RX verhindert. Die an den Leitungen 51, 52 und S3 anliegenden Kommandos werden über Überwachungsleitungen ÜSi, ÜS2 und ÜS3 den zugehörigen Rechnern Ri, R2 und Λ3 zugeführt. Desgleichen werden die Vergleichssignale der Vergleichseinrichtungen Kl 2, V23 und V31 über entsprechende Leitungen ÜVi, ÜVI und ÜV3 den Rechnern Al, Rl und R3 eingegeben.Device V23 compare the bits of the telegrams from computers Rl and A3 and device V31 compare the bits from the telegrams from computers A3 and Ri . The comparison is carried out simultaneously for the bits currently present serially at the computer outputs. In the event of a faulty output at an output of a computer, e.g. B. the computer A1, two comparison devices report an error, namely, the devices V12 and V31. The control device Si uses the comparison signals given over the lines V1, V2 and V3 to determine which computer is malfunctioning. A computer is considered to be malfunctioning if its bit error rate exceeds a certain level in one of the outputs, e.g. B. four errors per telegram. The control device St generates switching commands for two computers at its outputs, depending on the signals from the comparison devices. In the case of the faulty computer Ri , the outputs of the computers R2 and R3 in the switching device AE are then switched through to the transmission channels AC1 to Kn via the lines S2 and 53. The connection of the computer RX is prevented via the line 51. The commands present on lines 51, 52 and S3 are fed to the associated computers Ri, R2 and Λ3 via monitoring lines ÜSi, ÜS2 and ÜS3. Likewise, the comparison signals from the comparison devices Kl 2, V23 and V31 are input to the computers A1 , Rl and R3 via corresponding lines ÜVi, ÜVI and ÜV3.
Die Durchschalteeinrichtung AEbewirkt das Verbinden der Ausgänge der durch die Steuereinrichtung 5/ markierten Rechner, z. B. Ri und Rl, auf die Übertragungskanäle Ki bis Kn und stellt damit sicher, daß kein gestörter Rechner auf die Übertragungskanäle aufgeschaltet wird. Zur Überwachung und Prüfung der Vergleichseinrichtungen V12, V23 und V31 und der Steuereinrichtung St werden von den Rechnern in gewissen Zeitabständen absichtlich falsche Daten (Bit) gesendet. Um die abgehenden Daten nicht zu verfälschen, sendet der Informationsrechner falsche Prüfbit und der Redundanzrechner falsche Informationsbit. Da die Datentelegramme aus zwei Rechnern zusammengestellt werden, ist damit gewährleistet, daß die absichtlich gefälschten Bits nicht zu den Übertragungskanälen gelangen.The switching device AE causes the connection of the outputs of the computers marked by the control device 5 /, e.g. B. Ri and Rl, on the transmission channels Ki to Kn and thus ensures that no disturbed computer is switched to the transmission channels. To monitor and check the comparison devices V12, V23 and V31 and the control device St , the computers intentionally send incorrect data (bits) at certain time intervals. In order not to falsify the outgoing data, the information computer sends incorrect check bits and the redundancy computer sends incorrect information bits. Since the data telegrams are compiled from two computers, this ensures that the intentionally forged bits do not reach the transmission channels.
Sendet ein Rechner zur Übertragung falsche Daten (Bit), so muß dieser Rechner aus der Vergleichsrückmeldung über die Leitungen ÜVi bzw. ÜVI, ÜVi erkennen, daß die beiden ihm zugeordneten Vergleichseinrichtun-If a computer sends incorrect data (bit) for transmission, this computer must recognize from the comparison feedback via the lines ÜVi or ÜVI, ÜVi that the two comparison devices assigned to it
gen einen Fehler melden. Zur Überprüfung der Steuereinrichtung 5/ sendet jeder Rechner in gewissen Zeitabständen so viele falsche Bit, daß er von den Ausgabekanälen abgetrennt werden muß, z. B. fünf falsche Bit in einem Telegramm. Auf Grund der von der Steuereinrichtung 5/ zurückführenden Überwachungsleitungen USi, ÜSl und ÜS3 kann der prüfende Rechner feststellen, ob er abgetrennt worden ist. Bei Störung der Vergleichseinrichtungen Vl 2, V23 und V31 oder der Steuereinrichtung 5/, die dem prüfenden Rechner zugeordnet sind, schaltet der Rechner seine Ausgabe ab.gen report a bug. To check the control device 5 / each computer sends so many incorrect bits at certain time intervals that it has to be separated from the output channels, e.g. B. five wrong bits in a telegram. On the basis of the monitoring lines USi, ÜSl and ÜS3 returning from the control device 5 /, the checking computer can determine whether it has been disconnected. If the comparison devices Vl 2, V23 and V31 or the control device 5 /, which are assigned to the testing computer, malfunction, the computer switches off its output.
Die Durchschalteeinrichtung AE'isl so aufgebaut, daß ein elektrischer Fehler sich immer so auswirkt, daß der Datenfluß zu den Übertragungskanälen Ki bis Kn unterbrochen wird.The switching device AE'isl constructed in such a way that an electrical fault always has such an effect that the flow of data to the transmission channels Ki to Kn is interrupted.
Durch die erfindungsgemäße Schaltungsanordnung wird eine sichere Datentelegramm-Übertragung von den Ausgängen der Rechner auf die Übertragungskanäle erreicht, und Störungen in den verschiedenen Einrichtungen werden rechtzeitig erkannt.The circuit arrangement according to the invention enables secure data telegram transmission from the outputs of the computers reached on the transmission channels, and interference in the various Facilities are recognized in good time.
So werden Fehler in den Rechnern sofort durch die Vergleichs- und die Steuereinrichtung erkannt.In this way, errors in the computers are immediately recognized by the comparison device and the control device.
Störungen in den Vergleichseinrichtungen erkennen die Rechner durch die Prüfvorgänge.The computers recognize faults in the comparison devices through the test processes.
Fehler in der Steuereinrichtung werden ebenfalls durch die Rechner und den Prüfvorgang erkannt.Errors in the control device are also recognized by the computer and the test process.
Störungen in der eigensicheren Durchschalteeinrichtung verhindern die Ausgabe der Datentelegramme auf die Übertragungskanäle und werden sofort erkannt.Faults in the intrinsically safe switching device prevent the output of the data telegrams the transmission channels and are recognized immediately.
Hierzu 2 Blatt ZeichnungenFor this purpose 2 sheets of drawings
Claims (2)
Priority Applications (9)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RO6986071A RO63302A (en) | 1971-02-23 | 1971-02-23 | DEVICE FOR CONTINUOUS CONTROL OPERATION AND INFORMATION PROCESSING AND TRANSMISSION OF DATA TELEGRAMS, TO RAILWAY INSTALLATIONS CONTROLLED PAL COMPUTERS |
DE19712108496 DE2108496C3 (en) | 1971-02-23 | 1971-02-23 | Circuit arrangement for the continuous functional control of the information processing and the output of data telegrams, in particular for process computer-controlled railway signal systems |
AT65872A ATA65872A (en) | 1971-02-23 | 1972-01-28 | CIRCUIT ARRANGEMENT FOR CONTINUOUS FUNCTIONAL CONTROL OF INFORMATION PROCESSING AND THE OUTPUT OF DATA TELEGRAMS, IN PARTICULAR IN THE CASE OF COMPUTER-CONTROLLED RAILWAY SIGNAL SYSTEMS |
IT2060972A IT947593B (en) | 1971-02-23 | 1972-02-16 | CIRCUIT ARRANGEMENT FOR THE CONTINUOUS PRO VA OF OPERATION OF THE PROCESSING OF INFORMATION AND THE ISSUE OF DATA TELEGRAMS IN PARTICULAR IN RAILWAY SIGNALING SYSTEMS COMMANDED BY ELECTRONIC PROCESSING COMPUTERS |
CH244872A CH551661A (en) | 1971-02-23 | 1972-02-21 | SYSTEM FOR CONTINUOUS CONTROL OF INFORMATION PROCESSING AND THE OUTPUT OF DATA TELEGRAMS, IN PARTICULAR IN THE CASE OF COMPUTER-CONTROLLED RAILWAY SIGNAL SYSTEMS. |
ES400051A ES400051A1 (en) | 1971-02-23 | 1972-02-22 | Data processing system |
FR7205889A FR2126272B1 (en) | 1971-02-23 | 1972-02-22 | |
GB804372A GB1359748A (en) | 1971-02-23 | 1972-02-22 | Data processing system |
BE779692A BE779692A (en) | 1971-02-23 | 1972-02-23 | CIRCUIT ARRANGEMENT FOR PERMANENT ERROR DETECTION IN AN INFORMATION PROCESSING SYSTEM |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19712108496 DE2108496C3 (en) | 1971-02-23 | 1971-02-23 | Circuit arrangement for the continuous functional control of the information processing and the output of data telegrams, in particular for process computer-controlled railway signal systems |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2108496A1 DE2108496A1 (en) | 1972-09-07 |
DE2108496B2 true DE2108496B2 (en) | 1975-08-28 |
DE2108496C3 DE2108496C3 (en) | 1978-12-14 |
Family
ID=5799540
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19712108496 Expired DE2108496C3 (en) | 1971-02-23 | 1971-02-23 | Circuit arrangement for the continuous functional control of the information processing and the output of data telegrams, in particular for process computer-controlled railway signal systems |
Country Status (9)
Country | Link |
---|---|
AT (1) | ATA65872A (en) |
BE (1) | BE779692A (en) |
CH (1) | CH551661A (en) |
DE (1) | DE2108496C3 (en) |
ES (1) | ES400051A1 (en) |
FR (1) | FR2126272B1 (en) |
GB (1) | GB1359748A (en) |
IT (1) | IT947593B (en) |
RO (1) | RO63302A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2909512B1 (en) * | 1979-03-10 | 1980-07-10 | Standard Elek K Lorenz Ag | Track interlocking |
DE3024370A1 (en) * | 1980-06-27 | 1982-01-28 | Siemens AG, 1000 Berlin und 8000 München | REDUNDANT CONTROL SYSTEM |
DE3108870A1 (en) * | 1981-03-09 | 1982-09-30 | Siemens AG, 1000 Berlin und 8000 München | Method for checking the operation of a multiplexer in a three-computer system |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2019622B (en) * | 1978-04-14 | 1982-04-07 | Lucas Industries Ltd | Digital computing apparatus |
GB1604492A (en) * | 1978-05-30 | 1981-12-09 | Westinghouse Brake & Signal | Railway control systems |
DE3009355C2 (en) * | 1980-03-12 | 1984-08-30 | Standard Elektrik Lorenz Ag, 7000 Stuttgart | Redundant computing system |
IN160140B (en) * | 1981-10-10 | 1987-06-27 | Westinghouse Brake & Signal | |
US4967347A (en) * | 1986-04-03 | 1990-10-30 | Bh-F (Triplex) Inc. | Multiple-redundant fault detection system and related method for its use |
JP3229070B2 (en) * | 1993-06-01 | 2001-11-12 | 三菱電機株式会社 | Majority circuit and control unit and majority integrated semiconductor circuit |
CZ200658A3 (en) * | 2006-01-26 | 2007-05-02 | Azd Praha S. R. O. | Method of simple calibration of digital measuring system operating in the mode of minimum number of branches of all available branches |
DE102007062974B4 (en) | 2007-12-21 | 2010-04-08 | Phoenix Contact Gmbh & Co. Kg | Signal processing device |
DE102012010143B3 (en) | 2012-05-24 | 2013-11-14 | Phoenix Contact Gmbh & Co. Kg | Analog signal input circuit with a number of analog signal acquisition channels |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3257546A (en) * | 1963-12-23 | 1966-06-21 | Ibm | Computer check test |
DE1278766B (en) * | 1967-11-07 | 1968-09-26 | Standard Elektrik Lorenz Ag | Method for controlling the exchange of information between two or more computers and computer-controlled devices, for example telecommunication systems, in particular telephone switching systems |
GB1253309A (en) * | 1969-11-21 | 1971-11-10 | Marconi Co Ltd | Improvements in or relating to data processing arrangements |
-
1971
- 1971-02-23 RO RO6986071A patent/RO63302A/en unknown
- 1971-02-23 DE DE19712108496 patent/DE2108496C3/en not_active Expired
-
1972
- 1972-01-28 AT AT65872A patent/ATA65872A/en not_active Application Discontinuation
- 1972-02-16 IT IT2060972A patent/IT947593B/en active
- 1972-02-21 CH CH244872A patent/CH551661A/en not_active IP Right Cessation
- 1972-02-22 FR FR7205889A patent/FR2126272B1/fr not_active Expired
- 1972-02-22 ES ES400051A patent/ES400051A1/en not_active Expired
- 1972-02-22 GB GB804372A patent/GB1359748A/en not_active Expired
- 1972-02-23 BE BE779692A patent/BE779692A/en not_active IP Right Cessation
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2909512B1 (en) * | 1979-03-10 | 1980-07-10 | Standard Elek K Lorenz Ag | Track interlocking |
DE3024370A1 (en) * | 1980-06-27 | 1982-01-28 | Siemens AG, 1000 Berlin und 8000 München | REDUNDANT CONTROL SYSTEM |
DE3108870A1 (en) * | 1981-03-09 | 1982-09-30 | Siemens AG, 1000 Berlin und 8000 München | Method for checking the operation of a multiplexer in a three-computer system |
Also Published As
Publication number | Publication date |
---|---|
IT947593B (en) | 1973-05-30 |
DE2108496A1 (en) | 1972-09-07 |
DE2108496C3 (en) | 1978-12-14 |
ATA65872A (en) | 1975-07-15 |
BE779692A (en) | 1972-08-23 |
ES400051A1 (en) | 1974-12-16 |
GB1359748A (en) | 1974-07-10 |
FR2126272A1 (en) | 1972-10-06 |
CH551661A (en) | 1974-07-15 |
FR2126272B1 (en) | 1976-07-23 |
RO63302A (en) | 1978-08-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3208573C2 (en) | 2 out of 3 selection device for a 3 computer system | |
DE2108496B2 (en) | Circuit arrangement for the continuous functional control of the information processing and the output of data telegrams, especially in the case of computer-controlled railway signal systems | |
EP3133447B1 (en) | Safety switch | |
DE102006047469A1 (en) | Switch arrangement e.g. relay contact, examining method, involves utilizing test signal as indicator for switched path when comparison of test signal with stored signal sample, which results in compatible signal with signal sample | |
DE3402633A1 (en) | CIRCUIT ARRANGEMENT FOR CONNECTING A SUBSCRIBER TO A BUS LINE | |
DE2854655A1 (en) | SIGNAL TRANSFER CONTROL ARRANGEMENT | |
DE19850672C2 (en) | Line fault test circuit for an electrical data transmission system | |
DE3840570C2 (en) | ||
EP0059789A2 (en) | Device for testing the functions of a multi-computer system | |
DE3742118C2 (en) | ||
EP0540536B1 (en) | Cryptographic device with a display for indentification of a defective function in the device | |
DE19543817C2 (en) | Method and arrangement for checking and monitoring the operation of at least two data processing devices with a computer structure | |
DE2203173C3 (en) | Test device in an electronic data processing system | |
DE2017853B2 (en) | Tax procedures for securing information processing and transmission | |
DE3742117C2 (en) | ||
DE2831960C2 (en) | Safety device for the receiving-side evaluation circuit of a data transmission system with information that is mutually exclusive | |
EP0645920B1 (en) | Method and device for one channel transmission of data telegrams | |
DE2736119C3 (en) | Circuit arrangement for telecommunications switching systems, in particular telephone switching systems with individual central devices that are common to them | |
DE3821871A1 (en) | Broadband coupling device | |
EP0029215B1 (en) | Data transmission device with a buffer memory and device for data protection | |
DE102021133657A1 (en) | Method and system for securing the exchange of data in a network system for industrial controls | |
EP4354803A2 (en) | Method and circuit for operating a network or network section | |
DE2217665A1 (en) | CIRCUIT ARRANGEMENT FOR REMOTE SIGNALING, IN PARTICULAR TELEPHONE SWITCHING SYSTEMS WITH AT LEAST TWO COMPUTERS FOR THE ALTERNATING CONTROL OF THE SWITCHING PROCESSES | |
DE102012001624B4 (en) | Failure tolerant safety-at-work system | |
EP0665701A1 (en) | Method for monitoring the connection paths in a digital time division multiplex exchange |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
8339 | Ceased/non-payment of the annual fee |