DE2063492C3 - Schaltungsanordnung zur Einstellung einer konstanten Phasenlage von Taktimpulsen gegenüber zugeordneten Datenimpulsen einer Datenimpulsreihe - Google Patents

Description

Die Erfindung betrifft eine Schaltungsanordnung zur Einstellung einer konstanten Phasenlage von Taktimpulsen gegenüber zugeordneten Datenimpulsen einer Datenimpulsreihe, die aus einem bewegten Speicher einer Datenverarbeitungsanlage von einer

Ausleseschaltung ausgelesen und an eine Auswerteschaltung übertragen wird.

Um der Auswerteschaltung das. richtige Zeitmaß für die Auswertung der Datenimpulse zu geben, ist in der in der USA.-Patentschrift 2 823255 beschriebenen Schaltung ein mit einer Synchronisationsspur des Speichers gekoppelter Referenzimpulsgenerator vorgesehen, dessen Eeierenzimpulse gleiche Frequenz wie die in anderen Spuren des Speichers aufgezeichneten Informationssignale haben. Die Referenzimpulse werden direkt auf die Auswerteschaltung gegeben und steuern dort die Weiterleitung der Informationsimpulse.

Dieses System arbeitet jedoch nur dann einigermaßen zufriedenstellend, wenn die Informationsimpulse eine sehr viel längere Impulsbreite haben als die Referenzimpulse, weil dann Phasenverschiebungen zwischen den Referenzimpulsen und den Informationsimpulsen unschädlich bleiben können. Bei den Speichern moderner Datenverarbeitungsanlagen, bei

denen die Datenimpulse in großer Packungsdichte aufgezeichnet sind, ist gewöhnlich nur eine Taktimpulsspur vorhanden. Beim Ablesen von Datenwörtern aus unterschiedlichen Bereichen des Speichers sind daher wechselnde Phasenbeziehungen zwischen den

6<> Taktimpulsen und den ausgelesenen Daten unvermeidlich.

Der Erfindung liegt daher die Aufgabe zugrunde, eine Schaltung zur Erzeugung von Taktimpuisen zu schaffen, welche in vorbestimmter, konstanter Phasenbeziehung zu den aus einem bewegten Speicher ausgelesenen Datenimpulsen auftreten.

In Weiterbildung der eingangs genannten Schaltung löst die Erfindung diese Aufgabe dadurch, daß an ei-

nen Referenzimpulsgenerator ein erster Signalgeber zur Erzeugung eines die gewünschte Phasenlage repräsentierenden ersten Steuersignals angeschlossen ist, daß ein zweiter Signalgeber an den Referenzimpulsgenerator und die Ausleseschaltung angeschlossen ist und ein zweites Steuersignal erzeugt, dessen Amplitude den Phasenunterschied zwischen einem Datenimpuls der Datenimpulsreihe und einem nächsten Referenzimpuls repräsentiert, und daß eine Vergleichsschaltung an den ersten und zweiten Signalgeber angeschlossen ist, die vom Auftreten de«; nächsten oder eines folgenden Referenz'nipulses ar» die Amplitude eines der Steuersignale kontinuierlich vck <Λ?η und bei Gleichheit seiner Amplitude mi; de- nie' ' veränderten Steuersignal-Amplitude einen V*V'--npuls an die Auswerteschaltung abgibt. Nach r* -. Luundung _sj_n(j mithin die erzeugten Taktimpuls oxakt um den zeitlichen Betrag gegenüber Oe.- Keferenzimpulsen verschoben, der das Auftreten dei T^ktimpulse in der gewünschten Phasenlage für jeden Datenimpuls, also beispielsweise in der zeitlichen Mitte jeder Bitzelle, sichergestellt. Die durch die Erfindung ermöglichte exakte Phasenanpassung der Taktimpulse an die ausgelesenen Datenimpulse ist in ihrer Genauigkeit nur durch die Toleranzen der Schaltungskomponenten begrenzt und insbesondere keiner dem System innewohnender Quantelung unterworfen.

Zweckmäßige und vorteilhafte Weiterbildungen der Erfindung sind Gegenstand der Unteransprüche, deren Vorteile aus der nachfolgenden Beschreibung eines bevorzugten Ausführungsbeispiels der Erfindung hervorgehen, wobei auf die Zeichnungen Bezug genommen wird. Es zeigt

Fig. 1 ein Blockdiagramm einer Schaltungsanordnung zur Wiedergewinnung von Datenimpulsen einer Datenimpulsreihe mit Einstellung der Phasenlage zugeordneter Taktimpulse,

Fig. 2 ein Blockschaltbild eines Signalgebers aus

Fig. 1.

Fig. 3 das Schaltbild des Verzögerungsgenerators

aus Fig. 1,

Fiu. 4 ein Blockdiagramm des Schaltwerks aus

Fig- K und

Fig. 5 ein Zeirdiagramm verschiedener impulsreihen und Signale zur Erläuterung der Betriebsweise des Taktes mit variabler Phase.

Ein bewegter Speicher in Form einer Platte 10 weist -emäß Fig. ! Datensneichczonen 11 sowie eine Haupttakt° und Adres'senspeicherzone 12 auf. Die Datenspeicherzcnen umfassen viele Spuren, wobei für jede Spur ein Kopf zum Lesen und Schreiben von Datenimpulsen in der Zone vorgesehen ist. Dieses

»Kop'-prO-Spur«-5ysicm umiaui cmc GfüppC VOü

Lese Schreibköpfen. Verstärkern und Impulsformern. Zur Vereinfachung der Beschreibung ist das Kopf-pro-Spur-System zu einer Ausleseschaltung 2 zusammengefaßt dargestellt. In ähnlicher Weise ist die Tpktspurausiieseschaltung; als ^:Referenzimpükge;nefator 1 angegeben. Beim Auslesen von der'Plätte erzeugt die Quelle 1 eine Referenzimpulsreihe gemäß Kurve A aus Fig. 5. Die Quelle 2 erzeugt am Anschluß 7 Impulse, die Daten während Bitzellperioden definieren. Quelle 2 erzeugt Synchronisierimpulse am Anschluß 8, die am Anfang von Bitzellgruppen auftreten, sowie Rückstellimpulse am Anschluß 9, die am Ende von Bitzellgruppen i. /treten. Die Quelle 2 kann sich konventioneller Platteßspeicheradreßtechniken bedienen, um zwischen den Synchronisierimpulsen und dem Datenmuster zu unterscheiden. Beispielsweise könnte ein Adreßregister aus einer Reihe von Flip-Flops Binärzahlen speichern, die für die Stellen oder Adressen von Sektoren auf der Trommel repräsentativ wären. Jeder Sektor der Platte kann einheitlich durch eine der Binärzahlen identifiziert werden. Während der Schreiboperation könnten die Synchronisierimpulse in die Datenspur bei bestimmten Adressen eingeschrieben weiden. Während des Auslesens könnten logische Schaltungen, die auf das Adreßregister ansprechen, das Lesekopfsignal der Datenspur weitergeben. Wenn die Plattenadresse derjenigen Adresse entspricht, bei der ein Synchronisierimpuls gespeichert war, könnten die logischen '5 Schaltungen einen Synchronisierimpuls am Anschluß 8 erzeugen. Die Quelle 2 kann sich ähnlicher Techniken bedienen, um die Rückstellimpulse am Anschluß 9 zu erzeugen.

Ein typisches Muster, das von der Quelle 2 erzeugt wird, ist in Kurve ß(Fig. 5) dargestellt lie erste vertikale Linie links präsentiert die Vorderkante eines Synchronisierimpubes. Die nächste vertikale Linie der Kurve B repräsentiert die rückwärtige Kante des Synchronisierimpulses. Die anderen vertikalen Linien =5 stellen die Kanten der Bitzellen dar. Das Muster bestimmt Daten während dieser Bitzellen, deren Periode gleich der Periode der Referenzimpulsreihe ist. Das bedeutet, daß die Frequenz der Referenzimpulsreihe der Datengeschwindigkeit folgt. Zum Zwecke der Erläuterung sei angenommen, daß das Impulsmuster und die Referenzimpulsreihe um 90° auseinanderbiegen; d.h. ein Referenzzeitgeberimpuls tritt ein Viertel innerhalb der Bitzelle auf. Im tatsächlichen Betrieb können die Impulse beliebige andere Phasenbeziehungen untereinander besitzen.

Ein erster Signalgeber 4 erzeugt am Anschluß 30 ein erstes analoges Steuersignal, das das Zweieinhalbfache der Bitperiode repräsentiert. Der Periodensensor kann gewöhnliche Schaltungen, beispielsweise einen Generator mit linear ansteigender Ausgangsspannung sowie Prüf- und Halteschsltungen aufweisen, ähnlich jenen, wie sie weiter unten in Verbindung mit dem zweiten Signalgeber 3 beschrieben werden, oder er kann eine Spannungsqueile mit fester Ausgangsspannung aufweisen, wenn die Periode konstant bleibt. Der zweite Signalgeber 3 (Fig. 1) erzeugt ein zweites analoges Steuersignal am Anschluß 20 entsprechend der Kurve K in Fig. 5. Aus der Kurve K entnimmt man, daß da, zweite Steuersignal beim Auftreten des Synchronisierimpulses (Kurve B) anzusteigew beginnt, bis es einen Wert annimmt, der für die bestehende Phasendifferenz repräsentativ ist. In ähnlicher Weise uteüt ;;:ch beim Auftreten j<"d<·« nachfolgenden Synchronisierimpulses der Wert des zweiten Steuersignals entsprechend den Änderungen der bestehenden Phasen Jiffere^ selbst ein. Die Werte der Schaltungskomponenten sind so eingestellt, daß die beeiden analogen Steuersignale den gleichen Skalenfaktör aufweisen, d.h. die Spannung in Volt pro Zeiteinheit ist jeweils die gleiche. Unter den angenommenen Bedingungen bezüglich der bestehenden Phasendifferenzen ist das zweite analoge Steuersignal proportional dem Eineinviertelfachen der Bitperiode. Der als Vergleichsschaltung dienende Verzögerungsimpulsgenerator S aus Fig. 1 erzeugt Ausgangsimpulse gemäß der Kurve C in Fig. 5 in Abhängigkeit von Triggerimpulsen. Diese aus der Quelle 1 abgeleiteten Triggerimpulsc haben die gleiche Frequenz wie

die Datengeschwindigkeit des aus der Quelle 2 abge- die Vergleicher 35, 38 und 41 sowie ein ODER-Tor leiteten Musters. Die Ausgangstaktimpulse regeln die 39. Der Eingarigsanschluß 30 ist mit dem Perioden-Zeit, bei der die Datenauswerteschaltung 13 das aus sensor 4 verbunden und nimmt von diesem ein erstes der Quelle 2 abgeleitete Datenmuster taktet. Die analoges Steuersignal auf, das eine analoge Darstel-Größe der Zeitverzögerung zwischen einem gegebe- 5 lung des Zweiundeinhalbfachen der Bkpcriode ist. Im nen Triggerimpuls und seinem zugehörigen Aus- Kippkreis 27 ist ein Verstärker 34 mit dem Eingangsgangstaktimpuls wird von der Große der beiden ana- anschluß 30 in' Verbindung, ferner mit einer Strom-Mogen Steuersignale bestimmt.' Wie noch weiter quelle 31,· einem'Ko'ndcnsator, 32, einem Transistor ausgeführt werden wird, ist die Zeitverzögerung pro- 33, einer Diode 36 und einem Vergleicher 35. Der portional der Differenz zwischen diesen beiden Signa- ¹⁰ Verstärker 34 lädt den Kondensator 32, um einen Pelen. Unter den vorstehenden Bedingungen bezüglich gel zu erzeugen, der gleich dem ersten analogen Steuder existierenden Phasendifferenz würde die Zeitver- erpegel ist. Der Transistor 33 ist mit dem Schaltzögerung dem Eineinviertelfachen der Bitzellperiode werk 6, dem Verstärker 34 unH der Diode 36 entsprechen. Da die Triggerinipulse um ein Viertel verbunden. Ein erstes Schaltsteuersignal, abgeleitet innerhalb einer Bitzelle auftreten und die Zeitverzö- ¹S aus dem Schaltwerk 6, aktiviert den Transistor 33 bei gerung dem Eineinviertelfachen der Bitperioden ent- Auftreten eines Triggerimpulses. Die Kurve F aus spricht, treten die Ausgangstaktimpulse eineinhalb Fig. 5 stellt dieses Steuersignal dar. Wenn der Transi-Bitperioden nach dem Anfang einer Bitzelle auf. Das stör 33 leitend wird, wird die Diode 36 gesperrt und bedeutet, das sie in der Mitte der nachfolgenden Bit- der Kondensator 32 entlädt sich in die Stromquelle zelle auftreten. ²⁰ 31. Die Spannung über dem Kondensator 32, hier

Das Schaltwerk6 aus Fig. 1 liefert Steuersignale kurz als Verzögerungssignal bezeichnet, hat während gemäß den Kurven D bis /aus Fig. 5, die den Betrieb des Entladens die Form einer Rampe bzw. eines der Verzögerungsschaltungen in dem Verzögerungs- gleichmäßigen Abfalls. Die Kurve J aus Fig. 5 stellt impulsgenerator 5 steuern und den zweiten Signalge- dieses Sieuersignal dar. Wenn die Schaltungskompober 3 zur Anpassung seines Ausgangssignals an mög- ²5 nenten gt Mgnet ausgelegt sind, haben die Spannungsliche Veränderungen der Phasendifferenz veranlas- abfalle, die von den Kippschaltungen in dem Phasensen. sensor und in dem Verzögerungsimpulsgenerator

Nach Fig. 2 enthält der zweite Signalgeber (Pha- erzeugt werden, die gleiche Neigung. Das zweite anasensensor) 3 eine Stromquelle 21, die mit dem Schalt- löge Steuersignal und das Verzögerungssignal werden werk 6, einem Kondensator 22 und einem Verstärker 3° dann den gleichen analogen Skalenfaktor besitzen. 23 in Verbindung steht. Die Stromquelle wird akti- Bei den vorgenannten Annahmen ist dieses Verzögeviert, wenn ein Steuersignal am Anschluß 50 entspre- rungssignal eine analoge Darstellung der Differenz chend der Kurve / in Fig. 5 in den EIN-Zustand zwischen dem Zweiundeinhalbfachen der Bitperiode übergeht. Dieses Steuersignal nimmt einen EIN-Zu- und derjenigen Zeit, die seit dem Triggerimpuls verstand beim Auftreten des Synchronisierimpulses, der 35 strichen ist. Zu einem Zeitpunkt, der einer Verzögeaus dem Datenmuster abgeleitet wurde, an. Die rung von eineinviertel Bitperioden entspricht, wird Stromquelle 21 läßt einen Ladestrom auf den Kon- das Verzögerungssignal die gleiche Amplitude aufdensator 22 fließen und erzeugt dadurch einen Span- weisen wie das zweite analoge Steuersignal. Der Vernungsanstieg (a voltage ramp) über dem Kondensator. gleicher 35 erzeugt einen Impuls, wenn die beiden S: Der Anstieg setzt sich fort, bis die Stromquelle 21 4° gnale gleich sind.

durch Übergehen des Steuersignals in den AUS-Zu- Das Schaltwerk 6 spricht auf den Impuls vom Verstand reaktiviert wird. Das Steuersignal geht in den gleicher 35 an und ändert den Zustand des ersten AUS-Zustand beim Auftreten des zweiten Triggerim- Schaltsteuersignals. Daher wird dei Transistor 33 pulses nach dem Synchronisierimpuls über. Nach Re- nichtleitend, und der Verstärker 34 ermöglicht eine aktivierung der Stromquelle 21 entlädt sich der Kon- 45 Entladung des Kondensators 32 auf seinen Anfangsdensator 22 in seinen Normalzustand. Daher kann ein pegel. Wenn der Kondensator 32 auf diesen Pegel neuer Anstieg beim Auftreten eines nachfolgenden entladen hat, ist er erneut imstande, einen weiteren Synchronisierimpulses erzeugt werden. Anstieg (ramp) zu erzeugen.

Der Verstärker 23 steht in Verbindung mit dem Ähnliche Verzögerungssignale werden in Sequenz

Kondensator 22, einer Speicherschaltung 24 und mit 5° von den Kippschaltungen 28 und 29 während der Zeit dem Anschluß 20. Der Verstärker 23 spricht auf die erzeugt, in der der Kondensator 32 der Kippschaltung Spannung über dem Kondensator 22 an und erzeugt 27 sich entlädt.

das zweite analoge Steuersignal, das der Maximal- In jedem Fall baut eine der Kippschaltungen auf,

spannung gleicht, die am Ende des Anstiegs erzeugt während die anderen beiden zurückgesetzt werden, worden ist. Unter den angenommenen Bedingungen 55 Die Vergleicher 38 und 41 arbeiten in gleicher Weise bezüglich der existierenden Phasendifferenz ist dieses wie der Vergleicher 35 und erzeugen diese Verzöge-Signal proportional dem Eineinviertelfachen der Bit- rungssignale.

periode. Die Speicherschaltung 24 ist an die Auslese- Ein ODER-Tor 39 ist ir«t dem Ausgang jedes der

schaltung 2, den Verstärker 23 und den Anschluß 20 Vergleicher verbunden und erzeugt einen Impuls jeangeschlossen. Die Speichereinheit 24 speichert das ⁶° desmal dann, wenn einer der Komparatoren einen zweite analoge Steuersignal bis zum Auftreten eines Impuls erzeugt.

Rückstellimpulses aus der Quelle 2. Der Rückstellim- Die F'g. 4 und 5 erläutern Einzelheiten des Steuerpuls tritt periodisch kurz vor dem Synchronisierimpuls werkes 6. Der Anschluß 9 ist mit der Quelle 2 für das auf. Daher kann ein zweites analoges Steuersignal Impulsmuster verbunden und empfängt von ihr einen möglichen Änderungen in def Phasendifferenz ange- 65 Rückstellimpuls. Die Anschlüsse 42, 43 und 44 sind paßt werden. mit dem Verzögerungsimpulsgenerator 5 verbunden

Der Verzogerungsimpulsgenerstor 5 umfaßt nach und empfangen von diesem die von den in ihm befind-F ig ^ die identischen Kippschaltungen 27. 28 und 29. liehen Vergleicherschaltungen erzeugten Ausgangs-

impulse. Der Anschluß 8 ist mit der Quelle 2 für das wurde, dient zum Zurücksetzen des Flip-Flops 46. Datenimpulsmuster verbunden und empfängt von ihr Die Kurve F wird vom Flip-Flop 47 auf folgende das Synchronisiersignal. Die Flip-Flops 45,46,47,48, Weise erzeugt: Der EINS-Ausgang des Flip-Flops 46 49 und 61 sind gewöhnlich bistabile Flip-Flops mit liefert den Setzimpuls für das Flip-Flop 47. Das Rück-Setzein^jngen, Rückstelleingängen EINS-Ausgängen 5 Stellsignal für das Flip-Flop 47 wird aus einem , und NULL-Ausgängen: Die Ausgangsanschlüsse 15, ODER_:Tor57 abgeleitet, das den Ausgang des Kom-16 und 17 verbinden die'EINS-Ausgähge der Flip- parators 35 in dem Verzögerungsimpulsgensrator 5 Flops 47, 48 und 49 mit dem Verzogerungsimpulsge- mit dem RücksteUimpuls aus der Datenmusternerator 5 und versorgen ihn mit Schaltsteuersignalen, quelle 2 verknüpft. Bei dieser Anordnung wechselt die diejenigen Schaltungen steuern, die die Verzöge- ¹⁰ das Flip-Flop 47 immer dann in seinen wahren Zurungssignale erzeugen. Der Ausgangsanschluß 50 ist stand, wenn das Flip-Flop 46 in den wahren Zustand mit dem Phasensensor 3 verbunden und liefert an ihn übergeht. Man erinnere sich, daß das Flip-Flop 46 sich das öffnende Torsignal, das in Fig. 5 als Kurve / dar- in einen wahren Zustand bei jedem dritten Referenzgestellt ist. Eine Schaltung von ODER-Toren 53, 56, impuls stellt. Die Kurvenform F kann dahe« die ihr 57, 58 und 60 sowie von UND-Toren 51, 52, 54, 55 ¹S zugeordnete Kippschaltung im Verzögerungsimpuls- und 59 verbinden die Flip-Flops 45 bis 49 und das generator 5 bei jedem dritten Referenzimpuls akti-Flip-Flop 61. Die Kurvenform der Ausgangssignale vieren.

der Flip-Flops 45, 46, 47, 48, 49, 61 sind in Fig. 5 Die Kurven G und H werden von den Flip-Flops

als Kurven D, E, F, G, H sowie L dargestellt. 48 und 49 auf ähnliche Weise erzeugt. Diese zwei

Im Intervall zwischen dem Synchronisierimpuls und ²⁰ Kurven können ihre zugehörigen Kippschaltungen bei

dem Rückstellimpuls dienen die Flip-Flops 45 und 46 jedem dritten Referenzimpuls aktivieren,

als Zähler zum Dritteln der Referenzimpulsreihe. Aus Die Kurve /wird von einem UND-Tor 62 erzeugt,

Fig. 5 kann man entnehmen, daß die entsprechenden das den NULL-Ausgang des Flip-Flops 46 mit dem

Ausgänge (Kurven D und E) ihren Pegel bei jedem Synchronisierimpuls am Anschluß 8 verknüpft,

dritten Referenzimpuls wechseln. Es gibt drei mögli- ²5 Die Kurve L wird vom Flip-Flop 61 auf folgende

ehe Zustandskombinationen für diese beiden Flip- Weise erzeugt: Der am Anschluß 8 aufgenommene

Flops. Beide können in dem EINS-Zustand, beide Synchronisierimpuls wird mit dem Stelleingang des

können in dem NULL-Zustand sein und das Flip-Flop Flip-Flops 61 verbunden und der RücksteUimpuls, der

45 kann im EINS-Zustand sein, während das Flip- am Anschluß 9 aufgenommen wird, wird mit dem

Flop 46 sich im NULL-Zustand befindet. 3° Rückstelleingangdes Flip-Flops 61 verbunden. Daher

Die Kurven D, E und L sind nützlich zum Ver- wird der EINS-Ausgang des Flip-Flops 61, entspre-

j ständnis der Steuerung bei der Erzeugung der Kur- chend der Kurve L, einen wahren Zustand annehmen,

; ven F, G und H. Die letzteren drei Kurven dienen während des Intervalls zwischen dem Auftreten eines

zum sequentiellen Aktivieren der Kippkreise des Ver- Synchronisierimpulses und dem RücksteUimpuls. Der

zögerungsimpulsgenerators 5. 35 EINS-Ausgang des Flip-Flops 61 ist mit dem UND-

'· Die Kurve D wird vom Flip-Flop 45 auf folgende Tor 51 verbunden und arbeitet so, daß die FHp-

.:! Weise erzeugt: Die Referenzimpulsreihe, der Flops 45 und 46 als ein durch dreiteilender Zähler

NULL-Ausgang des Flip-Flops 45 und der EINS- arbeiten.

Ausgang des Flip-Flops L werden in einem UND-Tor In der vorgeschriebenen bevorzugten Ausfüh-

51 kombiniert und das resultierende Signal dient zum 40 rungsform der Erfindung kann im Rahmen des Erfin-

: Setzen des Flip-Flops 45. Das Rückstellsignal für das dungsgedankens auf vielfache Weise abgewichen wer-

Flip-Flop 45 wird von dem ODER-Tor 53 abgeleitet, den. Beispielsweise kann für den Fall, daß die Periode

, das den Ausgang eines UND-Tores 52 mit dem Rück- der Referenzimpulsreihen im wesentlichen konstant

Stellimpuls verknüpft, der aus der Datenmusterquelle ist und im weiteren bekannt wird, eine feste Spannung

i| anvAnschluß9steht. Das UND-Tor 52 verknüpft die 45 zur Darstellung des vorgeschriebenen Vielfachen der

j Referenzimpulsreihe mit dem EINS-Ausgang des Bitperiode Verwendung finden. Bei einem anderen

ι Flip-Flops 46. Bei dieser Anordnung wechselt das Beispiel kann das Verzögerungssignal als Spannungs-

Flip-Flop 46 in seinen wahren Zustand, wenn ein Re- teiler (ramp) erzeugt werden, der vom Pegel des zwei-

^!*| ferenzimpuls auftritt, während es in seinem falschen ten Steuersignals bis zum Pegel des ersten Steuersi-

' Zustand steht. Weiterhin ändert sich das Flip-Flop 45 5° gnals ansteigt.

': in seinen falschen Zustand bei Auftreten eines Rück- Zusammenfassend wurde ein System zur Erzeu-

! Stellimpulses oder bei Koinzidenz eines Referenzim- gung einer Taktimpulsreihe von vorgeschriebener

' pulses mit dem wahren Zustand des Flip-Flops 46. Phasenbeziehung zu einem Datenimpulsmuster be-

j Die Kurve E wird von dem Flip-Flop 46 auf fol- schrieben. Eine Schaltung erzeugt ein Phasensignal,

• gende Weise erhalten: Die Referenzimpulsreihe, der 55 das die PhasenbezieJ- -ing zwischen einer zeitgebenden

! EINS-Ausgang des Flip-Flops 45 und der NULL- Referenzimpulsreihe und dem Datenimpulsmuster

Ausgang des Flip-Flops 46 werden von einem UND- anzeigt. Jeder Referenzimpuls triggert einen einstell-

Tor 54 verknüpft und das resultierende Signal setzt baren Verzögerungsimpulsgenerator, der von dem

das Flip-Flop 46. Eine logische Schaltung, ähnlich wie Phasensignal geregelt wird, so daß er Impulse an der

sie zum Zurücksetzen des Flip-Flops 45 benutzt 6o vorgeschriebenen Fhase erzeugt.

Hierzu 4 Blatt Zeichnungen

Claims (11)

20 Patentansprüche:

1. Schaltungsanordnung zur Einstellung einer konstanten Phasenlage von Taktimpulsen gegenüber zugeordneten Datenimpulsen einer Datenimpulsreihe, die aus einem bewegten Speicher einer Datenverarbeitungsanlage von einer Ausleseschaltung ausgelesen und an eine Auswerteschaltung übertragen wird, dadurch gekennzeichnet, daß an einen Referenzimpulsgenerator (1) ein erster Signalgeber (4) zur Erzeugung eines die gewünschte Phasenlage repräsentierenden erste^r Steuersignals angeschlossen ist; daß ein zweiti: Signalgeber (3) an den Referenzimpulsgenerator (1) und die Ausleseschaltung (2) angeschlossen ist und ein zweites Steuersignal erzeugt, dessen Amplitude den Phasenunterschied zwischen einem Datenimpuls ds, Datenimpulsreihe und einem nächsten Referenzimpuls repräsentiert; und daß eine Vergleichsschaltung (5) an den ersten und zweiten Signalgeber angeschlossen ist, die vom Auftreten des nächsten oder eines folgenden Referenzimpulses an die Amplitude eines der Steuersignale kontinuierlich verändert und bei Gleichheii seiner Amplitude mit der nicht veränderten Steuersignalamplitude einen Taktimpuls an die Auswerteschaltung (13) abgibt.

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß der zweite Signalgeber (3) eine triggerbare Spannungsqu^lle (21, 22) mit linearem Ausgangs-Spannungs nstieg aufweist, an die ein löschbarer Speiche*" (24) angeschlossen ist.

3. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß die Spannungsquelle einen Kondensator (22) aufweist, der von einer Konstantstromquelle (21) aufgeladen wird, solange die Stromquelle (21) getriggert ist.

4. Schaltungsanordnung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß die Vergleichsschaltung (5) einen Vergieicher (35) aufweist, an dessen einem Eingang das zweite Steuersignal anliegt; daß der zweite Eingang des Vergleichers mit dem Ausgang eines Kippkreises (27) verbunden ist, welcher an den ersten Signalgeber (4) angeschlossen ist und bei Triggern eine sich linear ändernde Ausgangsspannung abgibt.

5. Schaltungsanordnung nach Anspruch 4, dadurch gekennzeichnet, daß die Ausgangsspannung des Kippkreises (27) sich nach Triggern mit gleicher fip.schwindiffkeit ändert, wie die Süannung der Spannungsquelle (21, 22) bei Triggern zunimmt.

6. Schaltungsanordnung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß die Eingange eines Schaltwerkes (6) an den Refe-

- renzimpuls-Generator (1) und die Ausleseschaltung (2) angeschlossen sind und daß das Schaltwerk Triggerimpulse für den zweiten Signalgeber (3) sowie die Vergleichsschaltung (5) abgibt.

7. Schaltungsanordnung nach Anspruch 6, dadurch gekennzeichnet, daß das Schaltwerk mehrere bistabile Elemente enthält, und dem Kippkreis (27) einen Triggerimpuls gleichzeitig mit dem Ende des Triggerimpulses für den zweiten Signalgeber zuführt.

8. Schaltungsanordnung nach einem der vorste

henden Ansprüche, dadurch gekennzeichnet, daß der von der Vergleichsschaltung (5) abgegebene Taktimpuls einer Zeitverzögerung entspricht, die der Differenz aus erstem Steuersignal und zweitem Steuersignal entspricht.

9 Schaltungsanordnung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß der Kippkreis (27) einen Kondensator (32) aufweist, derauf eine das erste Steuersignal repräsentierende Spannung aufladbar ist und bei Triggern über eine Konstantstromquelle (31) mit linearem Spannungsabfali ertladbar ist.

10. Schaltungsanordnung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß in der Vergleichsschaltung mehrere Kippkreise (27, 28, 29) mit zugehörigen Vergleichern (35,33,4i) parallel geschaltet sind und durch zugehörige bistabile Elemente (47, 48, 49) zeitlich um je eine Taktperiode versetzt wirksam werden.

11. Schaltungsanordnung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß der Referenzimpulsgenerator mit den aus der Taktspur einer magnetischen Speicherplatte ausgelesenen Taktsignalen synchronisiert ist.